KR20120092578A - 웨이퍼 오버레이 능력과 조합된 레티클의 임계 치수 균일성 및 정합을 결정하는 독특한 마크 및 그 방법 - Google Patents

웨이퍼 오버레이 능력과 조합된 레티클의 임계 치수 균일성 및 정합을 결정하는 독특한 마크 및 그 방법 Download PDF

Info

Publication number
KR20120092578A
KR20120092578A KR1020127007923A KR20127007923A KR20120092578A KR 20120092578 A KR20120092578 A KR 20120092578A KR 1020127007923 A KR1020127007923 A KR 1020127007923A KR 20127007923 A KR20127007923 A KR 20127007923A KR 20120092578 A KR20120092578 A KR 20120092578A
Authority
KR
South Korea
Prior art keywords
mask
data
wafer
error
information
Prior art date
Application number
KR1020127007923A
Other languages
English (en)
Inventor
동섭 최
아미르 위드만
자인 사이딘
프랑크 라스케
존 로빈슨
Original Assignee
케이엘에이-텐코 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케이엘에이-텐코 코포레이션 filed Critical 케이엘에이-텐코 코포레이션
Publication of KR20120092578A publication Critical patent/KR20120092578A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

반도체 회로 상에서의 얼라인먼트를 계산하는 조합 계측 마크, 시스템 및 방법을 개시한다. 그러한 조합 계측 마크는 마스크 부정합 구조체 및 웨이퍼 오버레이 마크 구조체를 포함할 수 있다.

Description

웨이퍼 오버레이 능력과 조합된 레티클의 임계 치수 균일성 및 정합을 결정하는 독특한 마크 및 그 방법{UNIQUE MARK AND METHOD TO DETERMINE CRITICAL DIMENSION UNIFORMITY AND REGISTRATION OF RETICLES COMBINED WITH WAFER OVERLAY CAPABILITY}
본 출원은 2009년 3월 2일자로 출원된 미국 특허 가출원 번호 제61/238,276호를 우선권 주장하며, 그 전체 내용은 참조로서 본 명세서에 인용된다.
본 발명은, 일반적으로는 오버레이 계측(overlay metrology)에 이용되는 장치 및 방법에 관한 것으로, 보다 구체적으로는 레티클 부정합 마크(reticle misregistration mark) 및 웨이퍼 오버레이 마크를 포함하는 조합 계측 마크를 이용하는 장치 및 방법에 관한 것이다.
기하학적 형상이 지속적으로 축소됨에 따라, 제조업자들은 흔히 반도체 웨이퍼의 비파괴 검사 및 분석을 수행하는 데에 광학적 기법을 이용하고 있다. 웨이퍼 테스트 계측 장비 및 기법은 흔히 웨이퍼가 이전 처리 단계들에서 손상되지 않았는지를 확인하고 얼라인먼트(alignment)를 측정하는 데에 이용되고 있다.
집적 회로의 제조에 이용되는 하나의 중요한 프로세스 제어 기법은 웨이퍼 상에 연속한 패터닝된 층들 간에 오버레이 정밀도의 측정을 포함할 수 있다. 추가적인 프로세스 제어 기법은 적어도 2개의 별개의 프로세스에 의해 형성된 단일층 상에 형성된 주기적 구조체(periodic structure)의 얼라인먼트의 측정을 포함할 수 있다.
반도체 회로 상에서의 얼라인먼트를 계산하는 조합 계측 마크, 시스템 및 방법을 개시한다. 그러한 조합 계측 마크는 마스크 부정합 구조체 및 웨이퍼 오버레이 마크 구조체를 포함할 수 있다.
시스템은, 조합 계측 마크를 이용하여 반도체 디바이스의 적어도 하나의 층 상의 적어도 하나의 패턴에 대해 얼라인먼트 정보를 취득하는 수단, 얼라인먼트 오차를 계산하는 수단, 및 마스크 데이터와 웨이퍼 데이터 간의 계산된 상관 관계를 제공하는 수단을 포함할 수 있다.
방법은, 조합 계측 마크를 이용하여 반도체 디바이스의 적어도 하나의 층 상의 적어도 하나의 패턴에 대해 얼라인먼트 정보를 취득하고, 얼라인먼트 오차를 계산하며, 그리고 마스크 데이터와 웨이퍼 데이터 간의 계산된 상관 관계를 제공하는 것을 포함할 수 있다.
전술한 개괄적인 설명은 물론 후술하는 상세한 설명은 모두 단지 예시적이면서 설명적인 것이지 청구 범위에 기재된 바와 같이 본 발명을 반드시 제한하는 것은 아니라는 점은 이해할 것이다. 본 명세서에 포함되어 그 일부를 구성하는 첨부 도면은 본 발명의 실시예들을 예시하는 것으로, 개괄적인 설명과 함께 본 발명의 원리를 설명하는 기능을 한다.
당업자라면 본 발명의 다수의 이점을 첨부 도면을 참조함으로써 잘 이해할 수 있을 것이다.
도 1은 2개의 집적 회로 층들 간의 얼라인먼트 및 동일층 상의 2개의 상이한 패턴 간의 얼라인먼트 정보를 측정하도록 구성된 예시적인 계측 마크를 도시하는 평면도이다.
도 2는 2개의 집적 회로 층들 간의 얼라인먼트 및 동일층 상의 2개의 상이한 패턴 간의 얼라인먼트 정보를 측정하도록 구성된 예시적인 계측 마크를 도시하는 평면도이다.
도 3은 조합 계측 마크를 분석하는 프로세스 흐름도이다.
도 4는 조합 계측 마크로부터 얻어진 정보를 분석하는 프로세스 흐름도이다.
도 5a 내지 도 5c는 슬릿 시그너처(slit signature), 스캔 시그너처 및/또는 스캔 차(scan difference)를 결정하는 방법을 나타내는 도면이다.
도 6a는 예시적인 조합 계측 마크를 나타내는 도면이다.
도 6b는 예시적인 조합 계측 마크를 나타내는 도면이다.
도 7은 조합 계측 마크를 분석하는 프로세스 흐름도이다.
도 8은 웨이퍼 상의 다중 노출 조건의 일례를 나타내는 도면이다.
도 9는 조합 계측 마크로부터 얻어진 정보를 분석하는 프로세스 흐름도이다.
도 10은 편평하지 않은 표면을 갖는 마스크를 나타내는 도면이다.
이하, 첨부 도면에 도시된 개시하는 본 발명에 대해 상세하게 설명할 것이다.
도 1 내지 도 4를 전반적으로 참조하여, 반도체 회로 상의 얼라인먼트를 계산하기 위한 조합 계측 마크(100), 시스템(300), 및 방법(400)을 개시한다. 그러한 조합 계측 마크(100)는 마스크 부정합 구조체(102) 및 웨이퍼 오버레이 마크 구조체(104)를 포함할 수 있다. 시스템(300)은, 조합 계측 마크를 이용하여 반도체 디바이스의 적어도 하나의 층 상의 적어도 하나의 패턴에 대해 얼라인먼트 정보를 취득하는 수단, 얼라인먼트 오차를 계산하는 수단, 및 마스크 데이터와 웨이퍼 데이터 간의 계산된 상관 관계를 제공하는 수단을 포함할 수 있다. 방법(400)은, 조합 계측 마크를 이용하여 반도체 디바이스의 적어도 하나의 층 상의 적어도 하나의 패턴에 대해 얼라인먼트 정보를 취득하고, 얼라인먼트 오차를 계산하며, 그리고 마스크 데이터와 웨이퍼 데이터 간의 계산된 상관 관계를 제공하는 것을 포함할 수 있다.
레티클 제조는 마스크 부정합 마크를 인쇄하고 그 마크들을 레티클 프로세스 제어, 처분(disposition) 및 공학적 분석을 위해 측정하는 것을 수반한다. 웨이퍼 제조는 웨이퍼 오버레이 마크를 인쇄하고 그 마크들을 웨이퍼 프로세스 제어, 처분 및 공학적 분석을 위해 측정하는 것을 수반한다. 일반적으로, 마스크 부정합 마크 및 웨이퍼 오버레이 마크는 서로 다르며, 마스크 부정합 마크와 웨이퍼 오버레이 마크의 데이터 처리는 개별적이다. 예를 들면, 웨이퍼 팹(fab)에서는 일반적으로 마스크가 사양 내에 있는지의 여부를 확인하는 것과 같은 마스크 품질 정보 이외의 마스크 데이터(임계 치수나 부정합)는 이용하지 않는다.
도 1 및 도 2에서는 레티클 부정합 계측은 물론 웨이퍼 오버레이 계측 모두를 위한 조합 계측 마스크(100)를 도시하고 있다. 레티클 얼라인먼트 마크와 웨이퍼 오버레이 마크를 조합함으로써, 직접적인 비교가 이루어질 수 있고, 프로세스 제어, 처분 및 공학적 분석을 위한 후속 데이터 분석에서 오차가 덜 발생하게 된다. 마크의 동일 장소 배치는 공간적 외삽(extrapolation) 및 보간(interpolation)의 필요성을 제거할 수 있고 보다 정밀한 결과를 제공할 수 있다.
조합 계측 마크(100)는 외층 작업 구역(102) 및 내층 작업 구역(104)을 포함할 수 있다. 추가로, 조합 계측 마크(100)는 박스(106) 및/또는 십자형과 같은 구별 특성을 포함할 수 있다. 하나의 실시예에서, 조합 계측 마크(100)는 y 방향과 같은 제1 방향에서 오버레이 정보를 제공하도록 구성된 4개의 외층 작업 구역을 포함할 수 있다. 4개의 작업 구역 중에서, 2개는 제1 기판 층에 배치되고 2개는 제2 기판 층에 배치될 수 있다. 이 실시예에서, 작업 구역들의 대칭 중심은 정확하게 일치할 수 있고, 작업 구역의 형상은 마크의 중심에 대해 회전 대칭을 이룬다(90°, 180°, 270°, 및 360°). 각각의 작업 구역은 조대(coarse)하게 분단된 적어도 하나의 라인을 갖는 주기적 구조체를 포함할 수 있다. 각 라인의 사이즈, 간격, 및/또는 폭은 광범위하게 변화시킬 수 있다. 도시한 바와 같이, 각 외층 작업 구역(102)의 주기적 구조체는 서로 동일 방향으로 배향될 수 있는 한편, 각 내층 작업 구역(104)의 주기적 구조체는 서로 동일 방향으로 배향될 수 있지만, 각 외층 작업 구역(102)의 주기적 구조체와는 다른 방향으로 배향될 수 있다.
게다가, 조합 계측 마크(100)는 프로세스 제어, 처분 및 공학적 분석과 같은 웨이퍼 처리를 개선시키도록 레티클 부정합 데이터와 웨이퍼 오버레이 데이터의 조합된 자동 이용으로 활용될 수 있고, 임계 치수 데이터로 확장시킬 수 있다. 웨이퍼 오버레이 데이터 분석은 그리드 분석과 필드 분석으로 나눌 수 있다. 그리드 오버레이 데이터 분석은 주로 스캐너, 프로세스 및 계측으로부터의 오차 기여도(error contribution)를 포함할 수 있다. 필드 오버레이 데이터 분석은 주로 스캐너, 마스크 및 계측으로부터의 오차 기여도를 포함한다. 마스크로부터의 오차 기여도를 명확하게 알고 있다면, 오차의 모든 근원을 정량화하고 분리시켜 감소시키는 능력을 개선시킬 수 있다. 바아 내 바아(bar-in-bar) 구성으로 이용되는 조합 계측 마크(100)의 다른 예가 도 6a에 도시되어 있다. 박스 내 박스(box-in-box) 구성으로 이용되는 조합 계측 마크(100)의 또 다른 예가 도 6b에 도시되어 있다.
도 3에 도시한 바와 같이, 웨이퍼 팹에서는 조합 계측 마크(100)를 활용하여 마스크 데이터를 획득한 후에 얻어진 정보를 이용할 수 있다. 예를 들면, 그 정보 플로우는 마스크 데이터, 로트 데이터(lot data), 로트 히스토리 데이터, 이용된 프로세스 툴(예를 들면, 노출 툴, CMP 툴, 에칭 툴, 증착 툴 등)에 관한 데이터를 포함할 수 있다. 데이터 플로우는 정보 플로우에 기초할 수 있다. 예를 들면, 호스트(306)는 마스크 데이터 베이스(302) 및 고급 프로세스 제어 데이터 베이스(advanced process control database : APC DB)312)로부터 선택될 특정 정보를 나타낼 수 있다. 본 예에서, 마스크 오차 계산 엔진(304) 및 고급 프로세스 제어(APC) 계산 엔진(314)이 정정 가능한 것들을 계산하여 이들을 고급 프로세스 제어(APC)(308)를 통해 노출 툴(310)에 전송한다.
도 4에서는 전반적으로 스캐너 필드 시그너처를 결정하는 방법을 도시하고 있다. 스캐너 관련 웨이퍼 필드 오버레이 오차는 웨이퍼 오버레이 오차로부터 마스크 오차(즉, 설계된 마스크 배치와 실제 마스크 배치 간의 불일치로 초래된 오차)를 추출함으로써 조합 계측 마크(100)의 측정 데이터로부터 추출할 수 있다. 웨이퍼 오버레이(필드)[WaferOverlay( field )]는 다음과 같이 나타낼 수 있다.
Figure pct00001
조합 계측 마크(100)를 이용하여 마스크 계측과 웨이퍼 계측을 일치시킴으로써 다음과 같이 나타낼 수도 있다.
Figure pct00002
프로세스 영향(예를 들면, 에칭, 화학적/기계적 폴리싱, 증착 등과 같은 제조 프로세스의 영향으로 초래된 오차)은 각각의 필드에 대해 개별적으로 선형 필드 보정을 적용함으로써 최소화할 수 있어, 다음과 같이 표현될 수 있다.
Figure pct00003
이 경우, 계측 오차 부분[예를 들면, 정밀도 결여, 툴 유발 편이, 및 툴 유발 편이의 가변성(TIS 3Sigma)과 같은 계측 툴로부터 야기된 오차]은 스캐너 부분에 비해 비교적 작다[스캐너의 단일 기계 오버레이(single machine overlay : SMO)는 6 nm인 반면, 계측시 총 측정 최소치(total measurement minimizing : TMU)는 1 nm일 수 있다]. 추가로, 0°및 180°측정을 이용하고 측정 사이트마다 툴 유발 편이(tool induced shift : TIS)의 보정을 수행함으로써, 계측 오차는 최소화되거나 및/또는 무시될 수 있다. 따라서, 웨이퍼 오버레이(필드)는 다음과 같이 나타낼 수 있다.
Figure pct00004
상기한 방법을 이용하여 순수 스캐너 필드 시그너처를 추출한 후에, 아래의 식을 이용하여 스캐너 필드 오버레이 오차의 세부 오차 성분들을 분석할 수 있다.
Figure pct00005
(여기서, Δ : 체계적 δ: 비체계적)
또한, 도 5a 내지 도 5c에 도시한 바와 같이, 슬릿 시그너처, 스캔 시그너처 및/또는 스캔 차가 스캐너 필드 시그너처[위에서 Scanner( field )로서 나타냄]로부터 결정될 수 있다. 각각의 슬릿 위치는 동일 슬릿 위치의 평균을 이용할 수 있다. 예를 들면, A 위치의 슬릿 위치는 다음과 같이 나타낼 수 있다.
Figure pct00006
스캔 시그너처는 슬릿 위치에 따른 스캔 평균으로부터 슬릿 시그너처를 뺌으로써 결정할 수 있다. 예를 들면, 스캔 시그너처는 다음과 같이 나타낼 수 있다.
Figure pct00007
스캔 차는 도 5c에 도시한 바와 같이 +스캔과 -스캔의 차이를 포함할 수 있다.
도 7에서는 얼라인먼트 오차를 계산하는 방법(400)을 도시하고 있다. 추출된 스캐너(필드) 시그너처를 이용함으로써, 스캐너의 각각의 오차 성분들을 모니터링할 수 있다. 작업(410)은 조합 계측 마크를 이용하여 반도체 디바이스의 적어도 하나의 층 상의 적어도 하나의 패턴의 얼라인먼트 정보를 취득하는 것을 나타낸다. 예를 들면, 첫 번째로, 렌즈 시그너처가 추출 스캐너 시그너처의 동일 스캔 방향 위치를 평균함으로써 모니터링될 수 있다. 두 번째로, 스테이지 시그너처(스테이지 동기화)가 스캐너(필드) 시그너처로부터 렌즈 시그너처를 추출하고 모든 동일 슬릿 위치 데이터로부터 평균값을 뺌으로써 모니터링될 수 있다. 세 번째로, 스캔 방향이 다음의 식에서 +스캔과 -스캔의 별도의 디스플레이를 이용하여 모니터링될 수 있다.
Figure pct00008
네 번째로, 드리프트가 단일 웨이퍼에서의 노출 순서로서 및 노출된 웨이퍼의 순서로서 각 필드의 필드 보정 파라미터에 의해 모니터링될 수 있다. 다섯 번째로, 마스크 처킹(mask chucking)이 (0D*+180D*)/2를 이용하여 모니터링될 수 있으며, 여기서 0D* 및 180D*는 0°의 레티클 노출 및 180°의 레티클 노출 동안의 웨이퍼 오버레이이다. 추가적으로, 상기한 방법(들)은 마스크 부정합 마크 및 웨이퍼 오버레이 마크 모두를 노출시키는 데에 동일한 마스크가 이용된 경우에 마스크 데이터를 추출하지 않고 이용될 수 있다. 하나의 실시예에서, 컴퓨터 프로세서가 마스크 정합 정보 및 적어도 하나의 임계 치수 파일을 웨이퍼 오버레이 및 임계 치수 분석 소프트웨어 내로 받아들일 수 있다.
작업(420)은 얼라인먼트 오차를 계산하는 것을 나타낸다. 예를 들면, 웨이퍼 임계 치수 오차의 추출 마스크 임계 치수 오차 부분을 계산하는 것이 마스크 임계 치수 측정 및 웨이퍼 임계 치수 측정 모두에 대해 동일한 임계 치수 타겟을 이용하여 수행될 수 있다. 예를 들면 20x20 ㎛ 타겟이 레티클 상에 이용될 수 있고, 이 타겟은 웨이퍼 상에서 5x5 ㎛ 타겟으로 변환되며, 두 타겟은 모두 레티클과 웨이퍼 모두로부터 임계 치수 균일성(critical dimension uniformity: CDU)을 추출하는 계측 장치에 의해 측정될 수 있다. 하나의 실시예에서, 컴퓨터 프로세서는 마스크 정합 데이터 및 임계 치수 데이터를 웨이퍼 스케일 및 요구된 배향에 의해 변환하여, 웨이퍼 데이터를 매칭시키거나, 및/또는 알고리즘(예를 들면, 한계값 필터)을 이용하여 적어도 하나의 이상치(outlier)를 제거할 수 있다. 추가의 예에서, 컴퓨터 프로세서는 관련 모델(예를 들면, 다항식 모델과 같은 e-비임 라이터 또는 스캐너 보정 모델)을 마스크 데이터에 적용하여 원시 데이터, 모델 데이터 또는 잉여 데이터(residual data) 중 적어도 하나를 표시할 수 있으며, 컴퓨터 프로세서는 마스크 데이터와 웨이퍼 데이터 간의 상관 관계를 계산할 수 있다(예를 들면, 차이값 또는 R2값). 조합 계측 마크의 이용은 웨이퍼에 대한 마스크의 상관 관계 및 영향을 결정할 수 있게 한다.
작업(430)은 마스크 데이터와 웨이퍼 데이터 간의 계산된 상관 관계를 제시하는 것을 나타낸다. 예를 들면, 계산된 상관 관계는 예를 들면 디스플레이 장치에 제시되거나, 프린터로 제시될 수 있다. 추가적인 예에서, 다른 얼라인먼트 정보가 모바일 디바이스로 제시될 수 있다. 다른 예에서, 마스크 정합 정보 및 웨이퍼 오버레이 정보가 함께 제시될 수 있거나, 마스크 임계 치수 오차 정보 및 웨이퍼 임계 치수 오차 정보가 함께 제시될 수 있거나, 마스크 오차 정보가 웨이퍼 오버레이 정보 및 임계 치수 데이터 정보 중 적어도 하나를 뺀 후에 제시될 수 있거나, 및/또는 마스크 오차 정보가 웨이퍼 오버레이 정보 및 임계 치수 데이터 정보를 뺀 후에 제시될 수 있다. 추가적인 실시예에서, 레티클 상에서 임계 치수 타겟을 측정한 후에 웨이퍼 상에 인쇄된 동일 위치를 측정함으로써 레티클 오차가 웨이퍼 오차로부터 분해될 수 있다.
스캐너 검증 또는 캘리브레이션이 생산 중에 마스크 정합 정보 및 웨이퍼 오버레이 정보를 이용하여 실시될 수 있다. 이러한 예에서, 마스크 정합과 웨이퍼 오버레이 간의 상과 관계는 웨이퍼 오버레이에 대한 스캐너의 영향의 척도로서 기능할 수 있다. 이상적으로, 웨이퍼 오버레이에 대한 스캐너의 영향은 없다. 웨이퍼 오버레이에 대한 스캐너의 영향이 없는 경우, 마스크에 대한 정합 시그너처가 웨이퍼 오버레이 상에 직접 반영될 수 있다. 추가로, 마스크에 대한 정합 시그너처는 웨이퍼에 대한 오버레이 시그너처와 동일할 수 있으며, 이는 상관 관계값이 1이거나 1에 근사함을 의미한다. 웨이퍼 오버레이에 대한 스캐너의 영향이 높아지는 경우(즉, 네거티브 성능), 상관 관계값은 0보다 작거나 0에 근사한다.
정합 측정과 웨이퍼 오버레이 측정 간의 노이즈를 최소화하기 위해, 마스크 정합 측정 및 웨이퍼 오버레이 측정 모두를 감정할 필요가 있다. 예를 들면, 정합 측정 및 웨이퍼 오버레이 측정 모두에 대해 동일한 계측 패턴이 측정될 수 있다. 웨이퍼 오버레이 마크가 스캐너에 의한 2회 노출에 의해 생성될 수 있고, 이는 각각의 웨이퍼 오버레이 측정값이 이미 델타, 또는 노출 간의 차이임을 의미할 수 있다. 그러나, 마스크 정합은 각 마스크에 대해 이루어지고 있다. 따라서, 상관 관계를 결정하는 데에 이용될 수 있는 마스크 정합 오차는 각각의 측정 위치에 대해 제2 마스크 정합값에서 제1 마스크 정합값을 뺌으로써 계산될 수 있다. 예를 들면, 도 4에 도시한 바와 같이 단일 포인트 상관 관계가 웨이퍼 오버레이 측정 대 mask2 - mask1의 상관 관계에 의해 계산될 수 있다. 다른 예에서, 단일 마스크가 마스크 정합 오차를 계산하기 위해 2회 노출될 수 있다.
추가적으로, 실제 생산 조건 하에서 웨이퍼 오버레이에 대한 스캐너 성능을 검증하는 것이 중요하다. 하나의 실시예에서, 도 8에 도시한 바와 같은 조합 노출과 같은 조합 노출을 이용함으로써 스캐너 검증을 위한 웨이퍼를 생성할 수 있다. 도 8에서는 노출 조건과 같은 프로세스에서의 상이한 인자들 간의 관계를 결정하기 위해 정보를 수집하는 동안에 변화가 존재하고 있는 실험 계획(design of experiment: DoE)을 도시하고 있다. 본 예에서는, 제1 및 제2 노출에 대해 동일한 하나씩의 노출 조합과 제3 내지 제6 노출에 대해 이용되는 4개의 상이한 조합을 포함한 6개의 노출 조합이 이용되고 있다. 추가로, 6개보다 많은 노출 조합이 이용될 수도 있다.
도 8에서는 또한 복수의 웨이퍼 필드를 위한 DoE 노출 조합을 도시하고 있다. 단일 스캐너는 종종 생산 중에 수많은 상이한 DoE 노출 및/또는 조사(illumination)를 수행한다. 스캐너 검증의 효율을 최대화하기 위해, 동일 웨이퍼 상에 복수의 DoE 조건을 노출시키는 것이 필요할 수 있다. 도 8의 웨이퍼 상에 도시한 바와 같이, 각각의 DoE 조합은 동일한 개수의 플러스 스캔 필드와 마이너스 스캔 필드를 포함한 다중 필드 상에 노출될 수 있다.
도 9에서는 극자와선(extreme ultraviolet: EUV) 스캐너(901)에 대한 마스크 유발 오버레이 오차 데이터를 제공하는 데이터 흐름도(900)를 도시하고 있다. 오버레이 오차 데이터는 마스크 정합 오차 측정 데이터(902), 마스크 비평탄도 오차 데이터(903), 및 이미지 배치 오차 데이터(904)를 포함할 수 있다. 도 4와 관련하여 전술한 바와 같이, 주어진 측정 위치에 대해 제2의 측정된 마스크 정합값에서 제1의 측정된 마스크 정합값을 뺌으로써 마스크 정합 오차가 계산될 수 있다.
도 10에서는 마스크(1000)의 편평하지 않은 부분에 의해 유발될 수 있는 비평탄도 오차를 도시하고 있다. 척 상에 배치된 경우, 마스크(1000)는 실질적으로 편평한 부분(1001) 및 이 편평한 부분(1001)과 관련하여 적어도 부분적으로 편평하지 않은 부분(1002)을 가질 수 있다. 실질적으로 편평한 부분(1001)으로부터 적어도 부분적으로 편평하지 않는 부분(1002)으로의 편차의 정도는 높이차(Δz)로 나타낼 수 있으며, 그 높이차는 마스크 계측 스테이지 또는 스캐너 레티클 스테이지에 기초할 수 있다. 그 높이차는 다음과 같이 측정할 수 있다. 비평탄도 오차를 나타내는 마스크 편이값(Δx)이 다음과 같은 식에 따라 계산될 수 있다.
Figure pct00009
여기서, Δ는 입사각이며, M은 마스크와 웨이퍼 간의 확대비이다. 다양한 마스크에 대해 마스크 편이값(Δx)을 비교하여 마스크 비평탄도 오차 데이터를 생성할 수 있다.
도 9를 다시 참조하면, 이미지 배치 오차는 다양한 노출 조건(예를 들면, 조사, 디바이스 피쳐 정보 및 스캐너 수차 정보)으로부터 얻어진 패턴 배치 오차(예를 들면, 투사 렌즈의 파면으로 인한 코마 수차에 의한 오차)의 비교를 통해 계산할 수 있다.
마스크 정합 오차 측정 데이터(902), 마스크 비평탄도 오차 데이터(903), 및 이미지 배치 오차 데이터(904)가 오버레이 오차 시그너처(905)로 조합될 수 있다. 오버레이 오차 시그너처(905)는 EUV 스캐너(901)에 대한 입력으로서 제공될 수 있고, 이에 의해 EUV 스캐너(901)는 오버레이 오차 시그너처(905)를 이용하여 그러한 오차들을 보상하도록 스캐너 캘리브레이션 또는 검증을 수행할 수 있다.
본 발명에 있어서, 개시하는 방법은 메모리와 같은 유형의 매체로 구현된 디바이스에 의해 판독 가능한 일련의 명령 또는 소프트웨어로서 구현될 수 있다. 게다가, 개시하는 방법에서의 단계들의 특정 순서 또는 서열은 모범적인 기법의 일례라는 점을 이해할 것이다. 설계상 선호도에 기초하여, 그 방법의 단계들의 특정 순서 또는 서열은 개시한 범위 내로 유지하면서 재배열될 수 있다는 점을 이해할 것이다. 첨부된 방법 청구항은 표본적인 순서로 다양한 단계들의 요소를 제시하는 것이지, 제시한 특정 순서 또는 서열로 반드시 제한될 필요는 없다.
본 발명 및 이에 부수적인 대부분의 이점들을 상기한 상세한 설명으로부터 이해할 수 있을 것으로 여겨지며, 개시한 범위로부터 벗어난다거나 모든 실질적 이점을 희생시킨다거나 하지 않고 그 구성 요소들의 형태, 구조 및 배치에서 다양한 변형이 이루어질 수 있다는 점은 명백할 것이다. 개시한 형태는 단지 설명을 위한 것으로, 그러한 변형은 이하의 청구 범위에 포함될 것이다.

Claims (22)

  1. 조합 계측 마크(combined metrology mark)로서,
    동일 층 상의 2개의 상이한 패턴 간에 얼라인먼트(alignment) 정보를 제공하도록 된 마스크 부정합 구조체(mask misregistration structure);
    웨이퍼 상의 적어도 하나의 층 상에 인쇄되어, 기판의 적어도 2개의 연속하는 층들 상의 2개의 상이한 패턴들 간의 얼라인먼트 정보를 제공하도록 된 웨이퍼 오버레이 마크 구조체
    를 포함하는 조합 계측 마크.
  2. 제1항에 있어서, 상기 마스크 부정합 구조체 및 웨이퍼 오버레이 구조체 중 적어도 하나는 격자계 마크(grating based mark)를 포함하는 것인 조합 계측 마크.
  3. 제2항에 있어서, 상기 격자계 마크는,
    적어도 2개의 직사각형 작업 구역을 포함하며, 이들 작업 구역의 제1 세트는 제1 방향으로 배향된 적어도 하나의 조대(coarse)하게 분단된 라인에 의해 이루어진 주기적 구조체를 포함하며, 작업 구역의 제2 세트는 제1 방향에 대해 직교하게 배향된 제2 방향으로 배향된 적어도 하나의 조대하게 분단된 라인에 의해 이루어진 주기적 구조체를 포함하는 것인 조합 계측 마크.
  4. 제1항에 있어서, 조합 계측 마크의 중앙에 배치된 박스형 구조체를 더 포함하는 것인 조합 계측 마크.
  5. 제4항에 있어서, 상기 박스형 구조체는 1 ㎛의 접촉 박스를 포함하는 것인 조합 계측 마크.
  6. 제1항에 있어서, 조합 계측 마크의 중앙에 배치된 십자형 구조체를 더 포함하는 것인 조합 계측 마크.
  7. 웨이퍼를 처리하는 방법으로서,
    조합 계측 마크를 이용하여 반도체 디바이스의 적어도 하나의 층 상의 적어도 하나의 패턴에 대한 얼라인먼트 정보를 취득하는 것;
    얼라인먼트 오차를 계산하는 것; 및
    마스크 데이터와 웨이퍼 데이터 간의 계산된 상관 관계를 제시하는 것
    을 포함하는 웨이퍼 처리 방법.
  8. 제7항에 있어서, 조합 계측 마크를 이용하여 반도체 디바이스의 적어도 하나의 층 상의 적어도 하나의 패턴에 대한 얼라인먼트 정보를 취득하는 것은,
    마스크 정합 정보와 적어도 하나의 임계 치수 데이터 파일을 취득하는 것을 포함하는 것인 웨이퍼 처리 방법.
  9. 제7항에 있어서, 얼라인먼트 오차를 계산하는 것은,
    마스크 정합 데이터와 임계 치수 데이터를 웨이퍼 스케일 및 요구되는 배향에 의해 웨이퍼 데이터와 매칭되도록 변환하는 것을 포함하는 것인 웨이퍼 처리 방법.
  10. 제7항에 있어서, 얼라인먼트 오차를 계산하는 것은,
    알고리즘을 이용하여 적어도 하나의 이상치(outlier)를 제거하는 것을 포함하는 것인 웨이퍼 처리 방법.
  11. 제7항에 있어서, 얼라인먼트 오차를 계산하는 것은,
    관련 모델을 마스크 데이터에 적용하여, 원시 데이터, 모델 데이터 또는 잉여 데이터(residual data) 중 적어도 하나를 표시하는 것을 포함하는 것인 웨이퍼 처리 방법.
  12. 제7항에 있어서, 얼라인먼트 오차를 계산하는 것은,
    마스크 데이터와 웨이퍼 데이터 간의 상관 관계를 계산하는 것을 포함하는 것인 웨이퍼 처리 방법.
  13. 제7항에 있어서, 마스크 데이터와 웨이퍼 데이터 간의 계산된 상관 관계를 제시하는 것은,
    마스크 정합 정보 및 웨이퍼 오버레이 정보를 함께 제시하는 것을 포함하는 것인 웨이퍼 처리 방법.
  14. 제7항에 있어서, 마스크 데이터와 웨이퍼 데이터 간의 계산된 상관 관계를 제시하는 것은,
    마스크 임계 치수 오차 정보 및 웨이퍼 임계 치수 오차 정보를 함께 제시하는 것을 포함하는 것인 웨이퍼 처리 방법.
  15. 제7항에 있어서, 마스크 데이터와 웨이퍼 데이터 간의 계산된 상관 관계를 제시하는 것은,
    웨이퍼 오버레이 정보 및 임계 치수 데이터 정보 중 적어도 하나를 뺀 후의 마스크 오차 정보를 제시하는 것을 포함하는 것인 웨이퍼 처리 방법.
  16. 제7항에 있어서, 마스크 데이터와 웨이퍼 데이터 간의 계산된 상관 관계를 제시하는 것은,
    웨이퍼 오버레이 정보 및 임계 치수 데이터 정보 중 적어도 하나를 뺀 후의 마스크 오차 정보를 제시하는 것을 포함하는 것인 웨이퍼 처리 방법.
  17. 제7항에 있어서, 마스크 정합 측정 및 웨이퍼 오버레이 측정을 감정하는 것;
    스캐너에 의한 이중 노출에 의해 웨이퍼 오버레이 마크를 생성하는 것; 및
    제2 마스크 정합값으로부터 제1 마스크 정합값을 뺌으로써 마스크 정합 오차를 계산하는 것
    을 더 포함하는 것인 웨이퍼 처리 방법.
  18. 제17항에 있어서, 마스크 정합 측정 및 웨이퍼 오버레이 측정을 감정하는 것은,
    단일 마스크를 2회 노출시킴으로써 마스크 정합 측정을 생성하는 것을 포함하는 것인 웨이퍼 처리 방법.
  19. 제17항에 있어서, 스캐너에 의한 이중 노출에 의해 웨이퍼 오버레이 마크를 생성하는 것은,
    노출 조건 조합을 이용하는 것을 포함하는 것인 웨이퍼 처리 방법.
  20. 제7항에 있어서, 마스크 정합 오차 데이터를 받아들이는 것;
    마스크 비평탄도 오차 데이터를 받아들이는 것; 및
    마스크 정합 오차 데이터 및 마스크 비평탄도 오차 데이터에 따라 마스크 캘리브레이션 및 검증 중 적어도 하나를 수행하는 것
    을 더 포함하는 것인 웨이퍼 처리 방법.
  21. 제20항에 있어서, 이미지 배치 오차 데이터를 받아들이는 것; 및
    이미지 배치 오차 데이터에 따라 마스크 캘리브레이션 및 검증 중 적어도 하나를 수행하는 것
    을 더 포함하는 것인 웨이퍼 처리 방법.
  22. 조합 계측 마크를 이용하여 반도체 디바이스의 적어도 하나의 층 상의 적어도 하나의 패턴에 대한 얼라인먼트 정보를 취득하는 수단;
    얼라인먼트 오차를 계산하는 수단; 및
    마스크 데이터와 웨이퍼 데이터 간의 계산된 상관 관계를 제시하는 수단
    을 포함하는 시스템.
KR1020127007923A 2009-08-31 2010-08-31 웨이퍼 오버레이 능력과 조합된 레티클의 임계 치수 균일성 및 정합을 결정하는 독특한 마크 및 그 방법 KR20120092578A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US23827609P 2009-08-31 2009-08-31
US61/238,276 2009-08-31
US12/819,281 US8804137B2 (en) 2009-08-31 2010-06-21 Unique mark and method to determine critical dimension uniformity and registration of reticles combined with wafer overlay capability
US12/819,281 2010-06-21

Publications (1)

Publication Number Publication Date
KR20120092578A true KR20120092578A (ko) 2012-08-21

Family

ID=43624477

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127007923A KR20120092578A (ko) 2009-08-31 2010-08-31 웨이퍼 오버레이 능력과 조합된 레티클의 임계 치수 균일성 및 정합을 결정하는 독특한 마크 및 그 방법

Country Status (5)

Country Link
US (1) US8804137B2 (ko)
EP (1) EP2474024A2 (ko)
JP (1) JP2013503493A (ko)
KR (1) KR20120092578A (ko)
WO (1) WO2011026055A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230002526A (ko) * 2020-04-15 2023-01-05 케이엘에이 코포레이션 반도체 디바이스의 오정합을 측정하는 데 유용한 디바이스 스케일 피쳐를 갖는 오정합 타겟
KR20230005352A (ko) * 2020-05-05 2023-01-09 케이엘에이 코포레이션 고 지형 반도체 스택들에 대한 계측 타겟들

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10890436B2 (en) 2011-07-19 2021-01-12 Kla Corporation Overlay targets with orthogonal underlayer dummyfill
US8932961B2 (en) 2012-02-13 2015-01-13 Globalfoundries Inc. Critical dimension and pattern recognition structures for devices manufactured using double patterning techniques
WO2013177208A1 (en) * 2012-05-22 2013-11-28 Kla-Tencor Corporation Overlay targets with orthogonal underlayer dummyfill
US9052595B2 (en) * 2013-03-15 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography process
US9252061B2 (en) 2014-04-02 2016-02-02 Globalfoundries Inc. Overlay mark dependent dummy fill to mitigate gate height variation
US9490217B1 (en) * 2015-04-15 2016-11-08 United Microelectronics Corp. Overlay marks and semiconductor process using the overlay marks
CN108700823B (zh) * 2016-02-22 2020-11-27 Asml荷兰有限公司 对量测数据的贡献的分离
US10141156B2 (en) * 2016-09-27 2018-11-27 Kla-Tencor Corporation Measurement of overlay and edge placement errors with an electron beam column array
EP3321740A1 (en) * 2016-11-11 2018-05-16 ASML Netherlands B.V. Determining an optimal operational parameter setting of a metrology system
US10915017B2 (en) 2017-08-31 2021-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-function overlay marks for reducing noise and extracting focus and critical dimension information
DE102018117690A1 (de) 2017-08-31 2019-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-Funktions-Überlagerungsmarken zum Reduzieren von Rauschen und Extrahieren von Informationen über Fokus und kritische Abmessung
EP3454129A1 (en) * 2017-09-07 2019-03-13 ASML Netherlands B.V. Beat patterns for alignment on small metrology targets
CN113544830A (zh) * 2019-03-08 2021-10-22 科磊股份有限公司 偏移测量的动态改善
US11551980B2 (en) 2019-03-08 2023-01-10 Kla-Tencor Corporation Dynamic amelioration of misregistration measurement
US11073768B2 (en) 2019-06-26 2021-07-27 Kla Corporation Metrology target for scanning metrology
US11353799B1 (en) 2019-07-23 2022-06-07 Kla Corporation System and method for error reduction for metrology measurements
US11182892B2 (en) * 2019-09-16 2021-11-23 Kla Corporation Periodic semiconductor device misregistration metrology system and method
US11353321B2 (en) 2020-06-12 2022-06-07 Kla Corporation Metrology system and method for measuring diagonal diffraction-based overlay targets
JPWO2022230788A1 (ko) * 2021-04-28 2022-11-03
TWI795798B (zh) * 2021-06-02 2023-03-11 東龍投資股份有限公司 對準誤差補償方法及其系統
CN117950279A (zh) * 2024-03-14 2024-04-30 粤芯半导体技术股份有限公司 一种图形关键尺寸量测方法、装置、电子设备及存储介质

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0286117A (ja) * 1988-09-22 1990-03-27 Hitachi Ltd 位置合わせ装置
JP3210145B2 (ja) * 1993-07-14 2001-09-17 キヤノン株式会社 走査型露光装置及び該装置を用いてデバイスを製造する方法
JPH1012544A (ja) * 1996-06-26 1998-01-16 Nikon Corp 位置計測方法及び露光方法
JPH10308346A (ja) * 1997-05-01 1998-11-17 Nikon Corp 投影露光方法及び投影露光による半導体デバイスの製造方法
US6671048B1 (en) 1999-10-21 2003-12-30 Koninklijke Philips Electronics N.V. Method for determining wafer misalignment using a pattern on a fine alignment target
US7068833B1 (en) * 2000-08-30 2006-06-27 Kla-Tencor Corporation Overlay marks, methods of overlay mark design and methods of overlay measurements
JP5180419B2 (ja) 2000-08-30 2013-04-10 ケーエルエー−テンカー・コーポレーション 重ね合わせマーク、重ね合わせマークの設計方法および重ね合わせ測定の方法
JP2003092246A (ja) * 2001-09-17 2003-03-28 Canon Inc アライメントマーク及びアライメント装置とその方法、及び露光装置、デバイスの製造方法
TWI251722B (en) * 2002-09-20 2006-03-21 Asml Netherlands Bv Device inspection
JP2004134473A (ja) * 2002-10-09 2004-04-30 Nikon Corp 位置検出用マーク、位置検出装置、位置検出方法、露光装置、および露光方法
JP2004134474A (ja) 2002-10-09 2004-04-30 Nikon Corp 位置検出装置の検査方法、位置検出装置、露光装置、および露光方法
KR20050066889A (ko) 2003-12-27 2005-06-30 동부전자 주식회사 마스크 정렬 및 오버레이 정렬을 위한 마크 시스템
US7315087B2 (en) * 2004-06-23 2008-01-01 Intel Corporation Angled elongated features for improved alignment process integration
JP2006080299A (ja) * 2004-09-09 2006-03-23 Nikon Corp 結像性能計測方法及び露光方法
JP2007096069A (ja) 2005-09-29 2007-04-12 Nikon Corp 位置合わせ方法、重ね合わせ精度計測方法、露光方法、位置合わせ装置、露光装置、及び重ね合わせ精度計測装置
US7842442B2 (en) * 2006-08-31 2010-11-30 Advanced Micro Devices, Inc. Method and system for reducing overlay errors within exposure fields by APC control strategies
TWI373694B (en) * 2007-08-09 2012-10-01 Nanya Technology Corp Exposure methiod

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230002526A (ko) * 2020-04-15 2023-01-05 케이엘에이 코포레이션 반도체 디바이스의 오정합을 측정하는 데 유용한 디바이스 스케일 피쳐를 갖는 오정합 타겟
KR20230005352A (ko) * 2020-05-05 2023-01-09 케이엘에이 코포레이션 고 지형 반도체 스택들에 대한 계측 타겟들

Also Published As

Publication number Publication date
WO2011026055A3 (en) 2011-07-28
EP2474024A2 (en) 2012-07-11
US8804137B2 (en) 2014-08-12
JP2013503493A (ja) 2013-01-31
WO2011026055A2 (en) 2011-03-03
US20110051150A1 (en) 2011-03-03

Similar Documents

Publication Publication Date Title
KR20120092578A (ko) 웨이퍼 오버레이 능력과 조합된 레티클의 임계 치수 균일성 및 정합을 결정하는 독특한 마크 및 그 방법
US10133191B2 (en) Method for determining a process window for a lithographic process, associated apparatuses and a computer program
CN107850862B (zh) 光刻设备和器件制造方法
US9940703B2 (en) Method of measuring a property of a target structure, inspection apparatus, lithographic system and device manufacturing method
US10816907B2 (en) Method for determining an optimized set of measurement locations for measurement of a parameter of a lithographic process, metrology system and computer program products for implementing such methods
CN107924140B (zh) 测量光刻工艺参数的方法和设备、衬底以及该方法中使用的图案化装置
US10571812B2 (en) Method of calibrating focus measurements, measurement method and metrology apparatus, lithographic system and device manufacturing method
WO2007086511A1 (ja) 処理条件決定方法及び装置、表示方法及び装置、処理装置、測定装置及び露光装置、基板処理システム、並びにプログラム及び情報記録媒体
US11669017B2 (en) Method for controlling a manufacturing apparatus and associated apparatuses
US11194258B2 (en) Method and apparatus for determining a fingerprint of a performance parameter
JP4227470B2 (ja) 位置検出方法
KR102353128B1 (ko) 기판 내의 응력을 결정하는 방법들, 리소그래피 공정을 제어하는 제어 시스템, 리소그래피 장치 및 컴퓨터 프로그램 제품
US20230035488A1 (en) Metrology method
EP3270225A1 (en) Method and apparatus for determining a fingerprint of a performance parameter
US20110213584A1 (en) Calibration of Lithographic Apparatus
JP2004259909A (ja) 重ね合わせ検査方法および重ね合わせ検査装置
WO2021151565A1 (en) Metrology method and associated metrology and lithographic apparatuses
EP3376290A1 (en) Metrology method and method of device manufacture
NL2024779A (en) Metrology method and associated metrology and lithographic apparatuses

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid