CN110543083A - 光刻叠对校正以及光刻工艺 - Google Patents

光刻叠对校正以及光刻工艺 Download PDF

Info

Publication number
CN110543083A
CN110543083A CN201910439073.3A CN201910439073A CN110543083A CN 110543083 A CN110543083 A CN 110543083A CN 201910439073 A CN201910439073 A CN 201910439073A CN 110543083 A CN110543083 A CN 110543083A
Authority
CN
China
Prior art keywords
zone
alignment
wafer
compensation
nth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910439073.3A
Other languages
English (en)
Inventor
洪爱真
李永尧
刘恒信
王景澄
王盈盈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110543083A publication Critical patent/CN110543083A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7046—Strategy, e.g. mark, sensor or wavelength selection
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70775—Position control, e.g. interferometers or encoders for determining the stage position
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70783—Handling stress or warp of chucks, masks or workpieces, e.g. to compensate for imaging errors or considerations related to warpage of masks or workpieces due to their own weight
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7049—Technique, e.g. interferometric
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7088—Alignment mark detection, e.g. TTR, TTL, off-axis detection, array detector, video detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明的一些实施例揭露光刻叠对校正以及光刻工艺。根据本发明的一些实施例，一种方法包含：接收晶片；在所述晶片上方界定多个区；沿着第一方向，根据一方程式针对所述多个区的各者执行多区对准补偿；及根据所述多个补偿值，针对所述多个区的各者执行晶片对准及光刻曝光。逐区执行所述晶片对准及所述光刻曝光。

Description

光刻叠对校正以及光刻工艺
技术领域
本发明实施例涉及光刻叠对校正以及光刻工艺。
背景技术
半导体集成电路(IC)行业已经历急剧增长。IC材料及设计的技术进步已产生诸代IC，其中各代包括比前一代更小且更复杂的电路。在IC演变的过程中，功能密度(即，每芯片面积的互连装置的数目)已大致增大，而几何形状大小(即，可使用一工艺产生的最小组件(或线))已减小。尺度的这种减小通常通过增大生产效率及减小相关联成本而提供益处。
但是，尺寸的这种减小也增大了处理及IC制造的复杂性。例如，更难以减小使用先进光刻技术的光刻图案化中引起的叠对误差。
发明内容
根据本发明的一实施例，一种方法包括：接收晶片；在所述晶片上方界定多个区，其中各区包含多个场；通过沿着第一方向执行多区对准补偿而确定针对所述多个区的各者的多个补偿值；及根据所述多个补偿值针对所述多个区的各者执行晶片对准。
根据本发明的一实施例，一种方法包括：接收晶片；测量所述晶片的表面拓扑；基于所述表面拓扑测量计算拓扑变动；当所述拓扑变动小于预定值时执行单区对准补偿或当所述拓扑变动大于所述预定值时执行多区对准补偿；及根据所述单区对准补偿或所述多区对准补偿执行晶片对准。
根据本发明的一实施例，一种方法包括：接收晶片；在所述晶片上方界定第一区到第N区；针对所述第一区到所述第N区执行多区对准补偿以获得针对所述第一区的第一补偿值到针对所述第N区的第N补偿值；根据所述第一补偿值针对所述第一区执行第一晶片对准且对所述第一区上方的光刻胶层执行第一光刻曝光；及根据所述第N补偿值针对所述第N区执行第N晶片对准且对所述第N区上方的所述光刻胶层执行第N光刻曝光。
附图说明
在结合附图阅读时，从下文详细描述最佳地了解本揭露的方面。注意，根据行业中的标准实务，各种构件未按比例绘制。实际上，为了讨论的简明起见，各种构件的尺寸可任意增大或减小。
图1是表示根据本揭露的方面的光刻叠对校正方法的流程图。
图2是表示根据本揭露的方面的光刻叠对校正方法的流程图。
图3是表示根据本揭露的方面的光刻操作的流程图。
图4是根据一些实施例的光刻曝光系统的示意侧视图。
图5是根据一些实施例的晶片400的俯视图。
图6是展示拓扑变动的图表。
图7是根据一些实施例的操作126a中的晶片400的俯视图。
图8A到8C是根据一些实施例的处于操作126a中的各种制造步骤的晶片400的俯视图。
图9A到9E是根据一些实施例的处于操作126b中的各种制造步骤的晶片400的俯视图。
图10是根据一些实施例的晶片500的俯视图。
具体实施方式
下文揭露提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述元件及布置的具体实例以简化本揭露。当然，这些仅为实例且不旨在限制。例如，在下文描述中第一构件形成于第二构件上方或第二构件上可包含其中第一构件及第二构件形成为直接接触的实施例，且还可包含其中额外构件形成于第一构件与第二构件之间，使得第一构件及第二构件可不直接接触的实施例。此外，本揭露可在各种实例中重复参考数字及/或字母。这种重复用于简单及简明的目的，且本身不指示所讨论的各种实施例及/或配置之间的关系。
此外，空间相对术语(例如“下面”、“下方”、“下”、“上方”、“上”、“在……上”及类似者)可在本文中用于方便描述一个元件或构件与另一(些)元件或构件的关系，如图中所绘示。空间相对术语旨在涵盖除在图中所描绘的定向之外装置在使用或操作中的不同定向。设备可以其它方式(旋转90度或以其它定向)定向，且本文中使用到空间相对描述词可同样相应地解释。
如本文中使用，例如“第一”、“第二”及“第三”的术语描述各种元件、组件、区域、层及/或区段，这些元件、组件、区域、层及/或区段不应受限于这些术语。这些术语可仅用于区分一个元件、组件、区域、层或区段与另一者。例如“第一”、“第二”及“第三”的术语在本文中使用时不暗含一序列或顺序，除非背景内容清楚指示。
按一序列的连续光刻步骤制造硅晶片，包含掩模对准、光刻曝光、光刻胶显影、层蚀刻及层生长或沉积以形成界定IC内的装置结构的图案。为了IC正确地操作，连续层中的这些图案必须彼此准确对准。包含图案的层之间的未对准可能导致短路或连接故障，这显著影响装置良率。此外，图案之间的对准是基于准确地形成图案，且因此在工艺中相对于晶片的掩模对准十分重要。
为了促成掩模对准，将专用对准结构安置并且用于实现叠对(OVL)控制或确保OVL准确度(即，减小对准残差(residual))。但是，IC制造期间的效应(例如晶片的热循环)可使理想上平坦的晶片表面变形并且形成可因使对准结构变形或使对准结构从其在对准到晶片的表面时的指定位置移位而使OVL控制降级的晶片拓扑。在一些实施例中，可执行线性模型补偿以补偿这些偏差。但是，已观察到拓扑引起叠对的降级且甚至在执行线性模型补偿时获得高叠对变动。
本揭露因此提供一种能够减轻叠对变动且改进晶片对准的光刻叠对校正方法及光刻工艺。因此，改进连续层之间的叠对。
图1是表示根据本揭露的方面的光刻叠对校正方法10的流程图。方法10包含操作100：接收晶片。方法10进一步包含操作102：在晶片上方界定多个区。在一些实施例中，多个区的各者包含多个场(field)。方法10进一步包含操作104：通过根据一方程式执行多区对准补偿而确定针对多个区的各者的多个补偿值。方法10进一步包含操作106：根据多个补偿值针对多个区的各者执行晶片对准。方法10将根据一或多个实施例进一步描述。应注意，方法10的操作可在各种方面的范围内重新布置或以其它方式修改。应进一步注意，可在方法10之前、期间及之后提供额外工艺，且本文中可仅简要描述一些其它工艺。因此，其它实施方案在本文中描述的各种方面的范围内是可能的。
图2是表示根据本揭露的方面的光刻叠对校正方法12的流程图。方法12包含操作120：接收晶片。方法12进一步包含操作122：测量晶片的表面拓扑。方法12进一步包含操作124：从表面拓扑测量计算拓扑变动。方法12进一步包含操作126a：在拓扑变动小于预定值时执行单区对准补偿。方法12进一步包含操作126b：在拓扑变动大于预定值时执行多区对准补偿。方法12进一步包含操作128：根据单区对准补偿或多区对准补偿执行晶片对准。方法12将根据一或多个实施例进一步描述。应注意，方法12的操作可在各种方面的范围内重新布置或以其它方式修改。应进一步注意，可在方法12之前、期间及之后提供额外工艺，且本文中可仅简要描述一些其它工艺。因此，其它实施方案在本文中描述的各种方面的范围内是可能的。
图3是表示根据本揭露的方面的方法20的流程图。方法20包含操作200：接收晶片。方法20进一步包含操作202：在晶片上方界定第一区到第N区。方法20进一步包含操作204：针对第一区到第N区执行多区对准补偿以获得针对第一区的第一补偿值到针对第N区的第N补偿值。方法20进一步包含操作206：根据第一补偿值针对第一区执行第一晶片对准且对第一区上方的光刻胶层执行第一光刻曝光。在一些实施例中，从第一区到第N区逐区执行晶片对准及光刻曝光。因此，方法20进一步包含操作208：根据第N补偿值针对第N区执行第N晶片对准且对第N区上方的光刻胶层执行第N光刻曝光。方法20将根据一或多个实施例进一步描述。应注意，方法20的操作可在各种方面的范围内重新布置或以其它方式修改。应进一步注意，可在方法20之前、期间及之后提供额外工艺，且本文中可仅简要描述一些其它工艺。因此，其它实施方案在本文中描述的各种方面的范围内是可能的。
图4是根据一些实施例的光刻曝光系统300的示意侧视图。光刻曝光系统300包含曝光设备302、对准设备304、单晶片载物台306及控制器308。在一些实施例中，曝光设备302及对准设备304可具有相同扫描路径P。根据操作100、120或200接收晶片400，且将晶片400放置于单晶片载物台306上。
图5是根据一些实施例的晶片400的俯视图。在一些实施例中，晶片400包含半导体晶片，例如硅晶片。在一些实施例中，晶片400可包含具有第一图案的一层(未展示)，且第一图案包含经设计用于对准监测及叠对检测的各种对准标记(未展示)。在各种实施例中，层可包含半导体材料层(例如硅(Si)层或硅锗(SiGe)层)、介电材料层(例如层间介电(ILD)层)或导电材料层(例如金属层或掺杂多晶硅层)，但本揭露不限于此。
在一些实施例中，材料层(未展示)可经形成于经图案化层上，且光刻胶层402(图4中展示)可被放置在材料层上方。材料层可在后续操作中经图案化以形成与第一图案对准的第二图案。在一些实施例中，材料层可包含半导体材料层(例如Si层或SiGe层)、介电材料层(例如氧化硅(SiO)层、氮化硅(SiN)或低介电系数材料层)，或导电材料层(例如金属层或掺杂多晶硅层)，但本揭露不限于此。在一些实施例中，通过适当技术(例如旋涂涂布)将光刻胶层402涂布在材料层上。光刻胶层402在光刻曝光工艺期间对辐射光束敏感，且抗后续工艺(例如蚀刻或离子植入)。在一些实施例中，光刻胶层402包含聚合物材料作为抗性的基质；辐射敏感组分(例如光酸产生剂或PAG)；及溶剂。光刻胶层402可为正型光刻胶或负型光刻胶。在曝光工艺期间，产生经照明部分与未经照明部分之间的化学差异，且差异可由后续化学显影利用。在一些实施例中，于显影工艺期间去除正型光刻胶的经照明部分。在替代实施例中，于显影工艺期间去除负型光刻胶的未经照明部分。晶片400可进一步经历其它操作，例如热烘焙以在旋涂涂布后减少光刻胶层402的溶剂。
参考图4及5，在晶片400上方界定多个场(也称作照射区域)404。场404可被称作通过光掩模曝光的曝光区域，所述曝光区域包含针对一个晶片或数个晶片的图案。如图5中展示，场404经布置为列及行。在一些实施例中，一个场404中的光刻胶层402是通过曝光设备302曝光于光掩模，且沿着扫描路径P的下一场404中的光刻胶层402接着是通过曝光设备302曝光于光掩模。在一些实施例中，沿着另一扫描路径P的其它场中的光刻胶层402可接着曝光，直到晶片400的所有域404中的光刻胶层402已被曝光。在一些实施例中，光刻曝光系统300可在执行曝光操作之前扫描具有对准标记的场404。
根据操作122，测量表面拓扑。相应地，获得多个调平数据。在一些实施例中，通过利用调平模块(未展示)来获得多个调平数据。在一些实施例中，调平模块包含调平信号源及调平传感器。调平信号源包含(例如，但不限于)具有适当波长以有效监测晶片400的局部几何形状的激光源。调平传感器对由调平信号传感器产生的调平信号敏感。在一些实施例中，调平信号由调平信号源产生，从晶片400反射，且被引导到调平传感器，且由调平传感器接收。因此，获得多个调平数据。在一些实施例中，于操作122后执行上述材料层及光刻胶层402的形成及热烘焙。
仅举例来说，图6是展示拓扑变动的图表。如图6中展示，x轴是以毫米为单位的晶片半径，且y轴是以纳米为单位的顶部表面高度偏差。根据操作124，从多个调平数据获得拓扑变动。在一些实施例中，晶片400的中心与周边之间的拓扑变动可被减小到由图6中展示的虚线指示的值，其意味着晶片400大体上平坦。在一些实施例中，晶片400的中心与周边之间的拓扑变动可为明显的，如通过图6中展示的实线展示，这意味着晶片400可遭受翘曲，且对准标记可遭受变形或移位。
根据拓扑变动执行操作126a或操作126b。在一些实施例中，根据操作126a，在拓扑变动小于预定值时执行单区对准补偿。在一些实施例中，根据操作126b，在拓扑变动大于预定值时执行多区对准补偿。在一些实施例中，预定值等于或小于2nm，但本揭露不限于此。
图7是操作126a中的晶片400的俯视图。在一些实施例中，单区对准补偿进一步包含下列操作。例如，如图7中展示，在晶片400上方界定边缘区ZE。此外，边缘区ZE包含在图7中用点标记的多个场404。在一些实施例中，对准设备304检测边缘区ZE中的各场404中的多个对准标记(未展示)的位置，且控制器308对边缘区ZE中的各场404执行单区对准补偿以获得用于晶片对准的多个实时补偿值。在一些实施例中，对准设备304检测边缘区ZE中的各场404中的对准标记(未展示)的位置，且控制器308对边缘区ZE中的各场404执行单区对准补偿。在一些实施例中，边缘区ZE中的一些场404具有一或多个对准标记(未展示)，而边缘区ZE中的其它场404不具有对准标记。在一些实施例中，可选择对准标记的位置以与场404的边界重合。在一些实施例中，各场包含一个芯片或替代地多个芯片，且因此将对准标记放置于待形成切割道的区域上方。由于在后续制造阶段通过透过切割道切割而分离芯片，故对准将不占用用于形成集成电路(IC)装置的有价值的空间。
应注意，针对x方向及y方向两者执行单区对准补偿。在一些实施例中，对准设备304沿着x方向检测边缘区ZE中的各场404中的对准标记的位置，且接着沿着y方向检测边缘区ZE中的各场404中的对准标记的位置。接下来，控制器308分别针对x方向及y方向执行单区对准补偿。因此，用于晶片对准的多个补偿值包含针对x方向及y方向两者的值。在一些实施例中，单区对准补偿包含线性模块，但本揭露不限于此。
参考图2，执行操作128。例如，晶片载物台306具备晶片移动机构(例如步进电动机或导螺杆)，所述晶片移动机构根据由控制器308提供的用于晶片对准的多个补偿值在x方向及y方向上移动晶片400。例如，曝光设备302沿着扫描路径P移动，且根据多个补偿值对准光掩模与各场404。如上文提及，各场404中的光刻胶层402接着通过曝光设备302曝光于光掩模。在一些实施例中，晶片载物台306根据由控制器308提供的用于晶片对准的多个补偿值使晶片400在晶片400的表面平面内旋转。换句话说，晶片载物台306能够在平移及旋转模式中移动，使得晶片400可与光掩模对准。
总而言之，根据方法12，当晶片400的拓扑变动小于预定值(例如，2nm)时，界定边缘区ZE，检测边缘区ZE中的场404中的对准标记，且执行单区对准补偿以获得多个补偿值。明显地，根据从单区对准补偿(其基于边缘区ZE)获得的多个补偿值执行针对整个晶片400的各场404的晶片对准。
在一些实施例中，在光刻曝光后，使光刻胶层402显影，使得图案从光掩模转印到光刻胶层402，且接着通过层蚀刻转印到材料层。这些操作可被称作光刻图案化。相应地，可在经图案化材料层中形成图案及对准标记，且可通过叠对工具测量经图案化材料层与其下方经图案化材料层之间的叠对准确度。在一些实施例中，叠对工具测量两个层中的对准标记之间的偏差，且所述测量数据可存储于数据库中。在一些实施例中，所述测量数据可用于针对下一层的光刻操作的单区对准补偿。
在一些实施例中，根据操作126b，在拓扑变动大于预定值时执行多区对准补偿。在一些实施例中，预定值等于或小于2nm，但本揭露不限于此。图8A到8C是处于操作126b中的各种制造步骤的晶片400的俯视图。在一些实施例中，多区对准补偿进一步包含下列操作。例如，根据操作102，在晶片400上方界定多个区。在一些实施例中，多个区包含第一区Z1到第N区Zn，其中n为大于1的正整数。在一些实施例中，n小于1000，但本揭露不限于此。因此，可了解根据操作202，在晶片400上方界定第一区Z1到第N区Zn。区的各者(即，第一区Z1到第N区Zn)包含多个场404，其在图8A到8C中用点标记。如图8A到8C中展示，区可布置为同心圆，但本揭露不限于此。第一区Z1为边缘区，而第N区Zn为中心区。例如，当n为3时，第一区Z1为边缘区，而第三区Z3为中心区，如图8A到8C中展示。
在一些实施例中，根据操作104，接着根据一方程式针对各区执行多区对准补偿以获得针对多个区的各者的多个补偿值。在一些实施例中，根据操作204，针对第一区Z1到第N区Zn执行多区对准补偿以获得针对第一区Z的第一补偿值到针对第N区Zn的第N补偿值。明显地，根据如下方程式执行多区对准补偿：
dXm＝αm*Z1+βm*Z2+γm*Z3+...ωm*Zn (1)
在方程式(1)中，m指示区经历多区对准补偿，且m为小于或等于n的正整数，dXm指示待在晶片对准期间调整的补偿值，αm指示在针对第m区的多区对准补偿的执行期间第一区中的场的权重，βm指示在针对第m区的多区对准补偿的执行期间第二区中的场的权重，γm指示在针对第m区的多区对准补偿的执行期间第三区中的场的权重，ωm指示在针对第m区的多区对准补偿的执行期间第N区中的场的权重。在一些实施例中，m等于或小于n。在一些实施例中，m等于或大于1。
例如，当n等于3时，整个晶片400上方的场404被划分为如图8A中展示的第一区Z1、如图8B中展示的第二区Z2及如图8C中展示的第三区Z3。因此，方程式可呈现为：
dXm＝αm*Z1+βm*Z2+γm*Z3 (2)
接着针对第一区Z1执行多区对准补偿，且因此，m等于1。在一些实施例中，对准设备304检测第一区Z1中的各场404中的对准标记的位置，如图8A中展示，且控制器308针对第一区Z1中的各场404执行多区对准补偿以根据下列方程式获得用于晶片对准的实时第一补偿值：
dX1＝α1*Z1+β1*Z2+γ1*Z3 (3)
应注意，当一权重包含m等于n时，所述权重值大于其它权重值。例如，在执行针对第一区Z1(m＝1)的多区对准补偿时，针对第一区Z1(n＝1)的权重值α1大于针对第二区Z2及第三区Z3的其它权重值(即，β1及γ1)。
接着针对第二区Z2执行多区对准补偿，且因此，m等于2。在一些实施例中，对准设备304检测第二区Z2中的各场404中的对准标记的位置，如图8B中展示，且控制器308针对第二区Z2中的各场404执行多区对准补偿以根据下列方程式获得用于晶片对准的实时第二补偿值：
dX2＝α2*Z1+β2*Z2+γ2*Z3 (4)
如上文提及，当一权重包含m等于n时，所述权重值大于其它权重值。因此，在执行针对第二区Z2(m＝2)的多区对准补偿时，针对第二区Z2(n＝2)的权重值β2大于针对第一区Z1及第三区Z3的其它权重值(即，α2及γ2)。
接着针对第三区Z3执行多区对准补偿，且因此，m等于3。在一些实施例中，对准设备304检测第三区Z3中的各场404中的对准标记的位置，如图8C中展示，且控制器308针对第三区Z3中的各场404执行多区对准补偿以根据下列方程式获得用于晶片对准的实时第三补偿值：
dX3＝α3*Z1+β3*Z2+γ3*Z3 (5)
如上文提及，当一权重包含m等于n时，所述权重值大于其它权重值。因此，在执行针对第三区Z3(m＝3)的多区对准补偿时，针对第三区Z3(n＝3)的权重值γ3大于针对第一区Z1及第二区Z2的其它权重值(即，α3及β3)。
此外，应注意，在第一区Z1、第二区Z2及第三区Z3中针对x方向及y方向两者执行多区对准补偿。在一些实施例中，对准设备304沿着x方向检测第一区Z1中的各场404中的对准标记的位置，且接着沿着y方向检测第一区Z1中的各场404中的对准标记的位置。接下来，控制器308分别针对x方向及y方向执行多区对准补偿。因此，针对第一区Z1的第一补偿值包含针对x方向及y方向两者的值。类似地，分别针对第二区Z2及第三区Z3执行上述操作。在一些实施例中，可在完成沿着x方向及y方向的所有区中的场中的对准标记的检测后，执行多区补偿。
在一些实施例中，根据操作106，根据多个补偿值针对多个区的各者执行晶片对准。在一些实施例中，根据操作206，根据第一补偿值针对第一区Z1执行第一晶片对准，紧接着对第一区Z1上方的光刻胶层402执行第一光刻曝光。在一些实施例中，例如，晶片载物台306具备晶片移动机构，所述晶片移动机构根据从控制器308传达的用于晶片对准的多个补偿值在x方向及y方向上移动并旋转晶片400。曝光设备302接着根据第一补偿值沿着扫描路径P移动，且将光掩模与第一区Z1中的各场404对准。如上文提及，第一区Z1中的各场404中的光刻胶层402接着通过曝光设备302曝光于光掩模。
根据操作208，根据第二补偿值针对第二区Z2执行第二晶片对准，紧接着对第二区Z2上方的光刻胶层402执行第二光刻曝光。如上文提及，晶片载物台306具备晶片移动机构，所述晶片移动机构根据由控制器308提供的用于第二晶片对准的第二补偿值在x方向及y方向上移动并旋转晶片400。曝光设备302接着根据第二补偿值沿着扫描路径P移动，且将光掩模与第二区Z2中的各场404对准。如上文提及，第二区Z2中的各场404中的光刻胶层402接着通过曝光设备302曝光于光掩模。
根据操作208，根据第三补偿值针对第三区Z3执行第三晶片对准，紧接着对第三区Z3上方的光刻胶层402执行第三光刻曝光。如上文提及，晶片载物台306根据由控制器308提供的用于第三晶片对准的第三补偿值在x方向及y方向上移动并旋转晶片400。曝光设备302接着根据第三补偿值沿着扫描路径P移动，且将光掩模与第三区Z3中的各场404对准。如上文提及，第三区Z3中的各场404中的光刻胶层402接着通过曝光设备302曝光于光掩模。
应注意，根据操作208，逐区执行晶片对准及光刻曝光，直到根据第N补偿值针对第N区Zn执行第N晶片对准，且对第N区Zn上方的光刻胶层402执行第N光刻曝光。
在一些实施例中，当晶片400的拓扑变动小于预定值(例如，2nm)时，界定边缘区ZE，检测边缘区ZE中的场404中的对准标记，且执行单区对准补偿以获得多个补偿值。明显地，根据从单区对准补偿(其基于边缘区ZE)获得的多个补偿值执行针对整个晶片400的各场404的晶片对准。此外，可在晶片对准之后执行针对各场404的光刻曝光。
在一些实施例中，当晶片400的拓扑变动大于预定值时，界定多个区(即，Z1到Zn)，检测各区中的场404中的对准标记，且执行多区对准补偿以获得第一到第N补偿值。明显地，逐区执行针对不同区中的场404的晶片对准及光刻曝光。例如，执行针对第一区Z1中的场404的第一晶片对准及第一曝光，随后执行针对第二区Z2中的场404的第二晶片对准及第二曝光等等，直到执行针对第N区Zn中的场404的第N晶片对准及第N曝光。换句话说，逐区执行包含晶片对准及光刻曝光的一序列。
应注意，当晶片400的拓扑变动大于预定值时，晶片400的拓扑可对晶片400的不同区呈现不同影响。因此，第一区Z1到第三区Z3被界定，且根据第一补偿值到第三补偿值逐区执行晶片对准。相应地，补偿对各区的影响，且因此确保叠对准确度。
在一些实施例中，于光刻曝光后，使光刻胶层402显影，使得图案从光掩模转印到光刻胶层402，且接着通过层蚀刻转印到材料层。这些操作可被称作光刻图案化。相应地，可在经图案化材料层中形成图案及对准标记，且可通过叠对工具来测量经图案化材料层与其下方经图案化材料层之间的叠对准确度。在一些实施例中，叠对工具测量两个层中的对准标记之间的偏差，且所述测量数据可被存储于数据库中。此外，可通过测量数据获得针对对准残差的平均+3σ值。在一些实施例中，当对准残差小于(例如，但不限于)4nm时，晶片400可被转移到下一操作。在一些实施例中，此测量数据可被用于针对下一层的光刻操作的多区对准补偿。
在一些实施例中，根据操作126b，在拓扑变动大于预定值时执行多区对准补偿。在一些实施例中，预定值等于或小于2nm，但本揭露不限于此。图9A到9E是处于操作126b中的各种制造步骤的晶片400的俯视图。在一些实施例中，多区对准补偿进一步包含下列操作。例如，根据操作102，在晶片400上方界定多个区。在一些实施例中，多个区包含第一区Z1到第N区Zn，其中n为大于1的正整数。如上文提及，n小于1000，但本揭露不限于此。因此，可了解根据操作202，在晶片400上方界定第一区Z1到第N区Zn。区的各者包含在图9A到9E中用点标记的多个场404。如图9A到9E中展示，区经布置为同心圆，但本揭露不限于此。例如，区可为整数个场404的多边形块。在一些情况中，区可包含非连续场。在一些实施例中，基于拓扑变动与预定值之间的差异确定区的数目。例如，差异越大，界定的区越多。在特定实施例中，基于拓扑变动选择各区中的场404。例如，靠近在一起或具有到晶片的中心的类似距离的具有类似拓扑变动的场被选择到一个区中。第一区Z1为边缘区，而第N区Zn为中心区。在一些实施例中，当n为5时，第一区Z1为边缘区，而第五区Z5为中心区，如图9A到9E中展示。
在一些实施例中，根据操作104，根据一方程式针对多个区的各者执行多区对准补偿以获得针对多个区的各者的多个补偿数据。在一些实施例中，根据操作204，执行针对第一区Z1到第N区Zn的多区对准补偿以获得针对第一区Z的第一补偿值到针对第N区Zn的第N补偿值。根据上述方程式(1)执行多区对准补偿。
例如，当n等于5时，整个晶片400上方的场404被划分为如图9A中展示的第一区Z1、如图9B中展示的第二区Z2、如图9C中展示的第三区Z3、如图9D中展示的第四区Z4及如图9E中展示的第五区Z5。因此，方程式(1)可呈现为：
dXm＝αm*Z1+βm*Z2+γm*Z3+δm*Z4+εm*Z5 (6)
接着针对第一区Z1执行多区对准补偿，且因此，m等于1。在一些实施例中，对准设备304检测第一区Z1中的各场404中的对准标记的位置，如图9A中展示，且控制器308针对第一区Z1中的各场404执行多区对准补偿以根据下列方程式获得用于晶片对准的实时第一补偿值：
dX1＝α1*Z1+β1*Z2+γ1*Z3+δ1*Z4+ε1*Z5 (7)
如上文提及，当一权重包含m等于n时，所述权重值大于其它权重。相应地，在执行针对第一区Z1(m＝1)的多区对准补偿时，针对第一区Z1(n＝1)的权重值α1大于其它权重值(即，β1、γ1、δ1及ε1)。接着针对第二区Z2执行多区对准补偿，且因此，m等于2。针对第二区Z2中的各场404执行多区对准补偿以根据方程式获得用于晶片对准的实时第二补偿值：
dX2＝α2*Z1+β2*Z2+γ2*Z3+δ2*Z4+ε2*Z5 (8)
如上文提及，在执行针对第二区Z2(m＝2)的多区对准补偿时，针对第二区Z2(n＝2)的权重值β2大于其它权重值(即，α2、γ2、δ2及ε2)。接着针对第三区Z3执行多区对准补偿，且因此，m等于3。针对第三区Z3中的各场404执行多区对准补偿以根据方程式获得用于晶片对准的实时第三补偿值：
dX3＝α3*Z1+β3*Z2+γ3*Z3+δ3*Z4+ε3*Z5 (9)
如上文提及，在执行针对第三区Z3(m＝3)的多区对准补偿时，针对第三区Z3(n＝3)的权重值γ3大于其它权重值(即，α3、β3、δ3及ε3)。接着针对第四区Z4执行多区对准补偿，且因此，m等于4。针对第四区Z4中的各场404执行多区对准补偿以根据方程式获得用于晶片对准的实时第四补偿值：
dX4＝α4*Z1+β4*Z2+γ4*Z3+δ4*Z4+ε4*Z5 (10)
如上文提及，在执行针对第四区Z4(m＝4)的多区对准补偿时，针对第四区Z4(n＝4)的权重值δ4大于其它权重值(即，α4、β4、γ4及ε4)。接着针对第五区Z5执行多区对准补偿，且因此，m等于5。针对第五区Z5中的各场404执行多区对准补偿以根据方程式获得用于晶片对准的实时第五补偿值：
dX5＝α5*Z1+β5*Z2+γ5*Z3+δ5*Z4+ε5*Z5 (11)
如上文提及，在执行针对第五区Z5(m＝5)的多区对准补偿时，针对第五区Z5(n＝5)的权重值ε5大于其它权重值(即，α5、β5、γ5及δ5)。
应注意，在第一区Z1到第五区Z5的各者中针对x方向及y方向两者执行多区对准补偿。
在一些实施例中，根据操作106，根据多个补偿值针对各区执行晶片对准。在一些实施例中，根据操作206，根据第一补偿值针对第一区Z1执行第一晶片对准，紧接着对第一区Z1上方的光刻胶层402执行第一光刻曝光。在一些实施例中，例如，晶片载物台306具备晶片移动机构，所述晶片移动机构根据由控制器308提供的用于晶片对准的第一补偿值在x方向及y方向上移动并旋转晶片400。曝光设备302接着沿着扫描路径P移动，且根据第一补偿值将光掩模与第一区Z1中的各场404对准。如上文提及，第一区Z1中的各场404中的光刻胶层402接着通过曝光设备302曝光于光掩模。
根据操作208，根据第二补偿值针对第二区Z2执行第二晶片对准，紧接着对第二区Z2上方的光刻胶层402执行第二光刻曝光。根据操作208，根据第三补偿值针对第三区Z3执行第三晶片对准，紧接着对第三区Z3上方的光刻胶层402执行第三光刻曝光。在一些实施例中，重复执行操作208直到第四区Z4、第五区Z5或第N区中的场404皆曝光。换句话说，逐区执行晶片对准及光刻曝光，直到根据操作208，根据第N补偿值针对第N区Zn执行第N晶片对准，且对第N区Zn上方的光刻胶层402执行第N光刻曝光。
在一些实施例中，当晶片400的拓扑变动小于预定值(例如，2nm)时，界定边缘区ZE，检测边缘区ZE中的场404中的对准标记，且执行单区对准补偿以获得多个补偿值。明显地，根据从单区对准补偿(其基于边缘区ZE)获得的多个补偿值执行针对整个晶片400的各场404的晶片对准。此外，可在晶片对准之后执行针对各场404的光刻曝光。
在一些实施例中，当晶片400的拓扑变动大于预定值(例如，2nm)时，界定多个区(即，Z1到Z5或Z1到Zn)，检测各区中的场404中的对准标记，且执行多区对准补偿以获得第一到第N补偿值。明显地，逐区执行包含针对不同区中的场404的晶片对准及光刻曝光的一序列。
如上文中提及，在一些实施例中，在执行针对所有区(即，Z1到Z5或Z1到Zn)的多区补偿后，依序针对第一区Z1到第N区Zn的场404执行晶片对准及曝光。在一些实施例中，执行针对第一区Z1的多区补偿，且在针对第一区Z1的多区补偿后依序针对第一区Z1中的场404执行第一晶片对准及第一曝光。执行针对第二区Z2的多区补偿，且在针对第二区Z2的多区补偿后依序针对第二区Z2中的场404执行第二晶片对准及第二曝光。类似地，执行针对第N区Zn的多区补偿，且在针对第N区Zn的多区补偿后依序针对第N区Zn中的场404执行第N晶片对准及第N曝光。换句话说，可依序针对场逐区执行多区补偿、晶片对准及曝光。
图10是根据一些实施例的晶片的俯视图。在一些其它实施例中，当晶片的拓扑变动大于预定值时，在晶片500上方界定多个区(例如第一区Z1到第五区Z5)，且各区包含多个场504。检测各区Z1到Zn中的场中的对准标记，且执行多区对准补偿以获得第一到第N补偿。明显地，沿着来回横跨区的Z字形路径Pz依序针对各场504执行晶片对准及光刻曝光，如图10中展示。在一些实施例中，相同列中的场504属于不同区；但是，根据针对不同区的第N补偿值执行晶片对准，且接下来执行光刻曝光。
应注意，当晶片400的拓扑变动大于预定值时，晶片400的拓扑可对晶片400的不同区呈现不同影响。因此，界定第一区Z1到第N区Zn(例如，第五区Z5)，且根据第一补偿值到第N补偿值逐区执行晶片对准。相应地，补偿对各区的影响，且因此确保叠对准确度。
在一些实施例中，在光刻曝光后，使光刻胶层402显影，使得图案从光掩模转印到光刻胶层402，且接着通过层蚀刻转印到材料层。这些操作可被称作光刻图案化。相应地，可在经图案化材料层中形成图案及对准标记，且可通过叠对工具测量经图案化材料层与其下方经图案化材料层之间的叠对准确度。在一些实施例中，叠对工具测量两个层中的对准标记之间的偏差，且所述测量数据可存储于数据库中。在一些实施例中，所述测量数据可用于针对下一层的光刻操作的多区对准补偿。
此外，可使用测量数据计算对准残差(Δ(m+3s))。基于各对准标记与其先前形成对准标记之间的未对准计算对准残差。发现，对准残差根据本光刻叠对校正方法减小到小于，例如但不限于4nm。得出结论，叠对校正经改进，且晶片400可转移到下一操作。
相应地，本揭露提供一种能够逐区减轻叠对变动且改进晶片对准的光刻叠对校正方法及光刻操作。在一些实施例中，根据晶片的拓扑变动提供不同补偿模型(即，单区模型及多区模型)，因此可有效且准确地执行晶片对准。在一些实施例中，针对不同区执行包含具有不同权重的模型的多区对准补偿，因此可减小各区中的场中的叠对残差。换句话说，减小整个晶片的叠对残差。因此，改进通过光刻图案化形成的连续层之间的叠对。
在一些实施例中，提供一种方法。方法包含下列操作。接收晶片。在所述晶片上方界定多个区。各区包含多个场。通过执行多区对准补偿确定针对所述多个区的各者的多个补偿值。根据所述多个补偿值针对所述多个区的各者执行晶片对准。
在一些实施例中，提供一种方法。方法包含下列操作。接收晶片。测量所述晶片的表面拓扑。基于所述表面拓扑测量计算拓扑变动。在所述拓扑变动小于预定值时执行单区对准补偿。替代地，在所述拓扑变动大于所述预定值时执行多区对准补偿。根据所述单区对准补偿或所述多区对准补偿执行晶片对准。
在一些实施例中，提供一种方法。方法包含下列操作。接收晶片。在所述晶片上方界定第一区到第N区。针对所述第一区到所述第N区执行多区对准补偿以获得针对所述第一区的第一补偿值到针对所述第N区的第N补偿值。根据所述第一补偿值执行针对所述第一区的第一晶片对准，及对所述第一区上方的光刻胶层执行第一光刻曝光。根据所述第N补偿值针对所述第N区执行第N晶片对准及对所述第N区上方的所述光刻胶层执行第N光刻曝光。
上文概括数个实施例的特征，使得本领域技术人员可更好地了解本揭露的方面。本领域技术人员应了解他们可易于使用本揭露作为设计或修改用于执行本文中介绍的实施例的相同目的及/或实现相同优点的其它程序及结构的基础。本领域技术人员还应了解这些等效构造不偏离本揭露的精神及范围，且他们可在本文中作出各种变化、替换及更改，而不脱离本揭露的精神及范围。
符号说明
10 方法
12 方法
20 方法
100 操作
102 操作
104 操作
106 操作
120 操作
122 操作
124 操作
126a 操作
126b 操作
128 操作
200 操作
202 操作
204 操作
206 操作
208 操作
300 光刻曝光系统
302 曝光设备
304 对准设备
306 单个晶片载物台
308 控制器
400 晶片
402 光刻胶层
404 场
500 晶片
504 场
P 扫描路径
ZE 边缘区
Z1 第一区
Z2 第二区
Z3 第三区
Z4 第四区
Z5 第五区

Claims (1)

1.一种方法，其包括：
接收晶片；
在所述晶片上方界定多个区，其中各区包含多个场；
通过沿着第一方向执行多区对准补偿来确定针对所述多个区的各者的多个补偿值；及
根据所述多个补偿值，针对所述多个区的各者执行晶片对准。
CN201910439073.3A 2018-05-29 2019-05-24 光刻叠对校正以及光刻工艺 Pending CN110543083A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/992,000 2018-05-29
US15/992,000 US10831110B2 (en) 2018-05-29 2018-05-29 Lithographic overlay correction and lithographic process

Publications (1)

Publication Number Publication Date
CN110543083A true CN110543083A (zh) 2019-12-06

Family

ID=68693693

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910439073.3A Pending CN110543083A (zh) 2018-05-29 2019-05-24 光刻叠对校正以及光刻工艺

Country Status (3)

Country Link
US (2) US10831110B2 (zh)
CN (1) CN110543083A (zh)
TW (1) TW202004842A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113376969A (zh) * 2020-03-10 2021-09-10 长鑫存储技术有限公司 套刻误差的补偿方法、曝光系统、服务器及可读存储介质

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11209737B1 (en) * 2020-06-30 2021-12-28 Kla Corporation Performance optimized scanning sequence for eBeam metrology and inspection
TWI825425B (zh) * 2021-05-28 2023-12-11 南亞科技股份有限公司 校正微影製程的方法
TWI809929B (zh) * 2022-04-08 2023-07-21 南亞科技股份有限公司 具有疊對標記的半導體元件結構

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5525808A (en) * 1992-01-23 1996-06-11 Nikon Corporaton Alignment method and alignment apparatus with a statistic calculation using a plurality of weighted coordinate positions
JP2000068198A (ja) * 1998-03-31 2000-03-03 Asm Lithography Bv 改良基板ホルダ付きリソグラフィ―的投影装置
DE10018857C1 (de) * 2000-04-14 2001-11-29 Heraeus Quarzglas Vorrichtung zur Herstellung eines Quarzglaskörpers
US6812550B1 (en) * 2003-11-03 2004-11-02 Advanced Micro Devices, Inc. Wafer pattern variation of integrated circuit fabrication
US6948149B2 (en) * 2004-02-19 2005-09-20 Infineon Technologies, Ag Method of determining the overlay accuracy of multiple patterns formed on a semiconductor wafer
JP2006148013A (ja) * 2004-11-24 2006-06-08 Nikon Corp 位置合わせ方法及び露光方法
US7184853B2 (en) * 2005-05-18 2007-02-27 Infineon Technologies Richmond, Lp Lithography method and system with correction of overlay offset errors caused by wafer processing
US8186069B1 (en) * 2010-03-23 2012-05-29 David Gian-Teh Ho Multi-beam laser optical alignment method and system
NL2006336A (en) * 2010-04-29 2011-11-01 Asml Netherlands Bv Lithographic apparatus and device manufacturing method.
TW201227898A (en) * 2010-12-24 2012-07-01 Unimicron Technology Corp Package substrate and fabrication method thereof
US20130090877A1 (en) * 2011-10-07 2013-04-11 Kabushiki Kaisha Toshiba Lithography tool alignment control system
NL2009719A (en) * 2011-12-02 2013-06-05 Asml Netherlands Bv Alignment mark deformation estimating method, substrate position predicting method, alignment system and lithographic apparatus.
CN103365124B (zh) * 2012-03-31 2015-01-21 中芯国际集成电路制造(上海)有限公司 曝光对准方法
KR20230055404A (ko) * 2012-11-30 2023-04-25 가부시키가이샤 니콘 반송 시스템, 노광 장치, 반송 방법, 노광 방법 및 디바이스 제조방법, 및 흡인 장치
US9442392B2 (en) * 2012-12-17 2016-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Scanner overlay correction system and method
US9058974B2 (en) * 2013-06-03 2015-06-16 International Business Machines Corporation Distorting donor wafer to corresponding distortion of host wafer
US9123583B2 (en) * 2013-07-12 2015-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Overlay abnormality gating by Z data
US9646896B2 (en) * 2013-07-12 2017-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Lithographic overlay sampling
US9053284B2 (en) * 2013-09-04 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for overlay control
US9401016B2 (en) * 2014-05-12 2016-07-26 Kla-Tencor Corp. Using high resolution full die image data for inspection
CN105223781B (zh) * 2014-06-26 2017-06-23 无锡华润上华科技有限公司 一种步进式光刻机对位监控方法
US10718606B2 (en) * 2015-04-17 2020-07-21 Nikon Corporation Determination of customized components for fitting wafer profile
US9940429B2 (en) * 2015-06-29 2018-04-10 International Business Machines Corporation Early overlay prediction and overlay-aware mask design
CN106483770B (zh) * 2015-08-31 2018-08-10 中芯国际集成电路制造(上海)有限公司 套刻精度补偿方法
US10340165B2 (en) * 2016-03-29 2019-07-02 Kla-Tencor Corporation Systems and methods for automated multi-zone detection and modeling
US10740888B2 (en) * 2016-04-22 2020-08-11 Kla-Tencor Corporation Computer assisted weak pattern detection and quantification system
WO2017207953A1 (en) * 2016-05-31 2017-12-07 Cirrus Logic International Semiconductor Ltd Method and wafer for fabricating transducer devices
US11294289B2 (en) * 2016-10-14 2022-04-05 Asml Netherlands B.V. Selecting a set of locations associated with a measurement or feature on a substrate
NL2021881A (en) * 2017-11-01 2019-05-06 Asml Holding Nv Lithographic cluster, lithographic apparatus, and device manufacturing method background
US11935728B2 (en) * 2020-01-31 2024-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method of manufacturing a semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113376969A (zh) * 2020-03-10 2021-09-10 长鑫存储技术有限公司 套刻误差的补偿方法、曝光系统、服务器及可读存储介质
WO2021180011A1 (zh) * 2020-03-10 2021-09-16 长鑫存储技术有限公司 套刻误差的补偿方法、曝光系统、服务器及可读存储介质

Also Published As

Publication number Publication date
US11966170B2 (en) 2024-04-23
TW202004842A (zh) 2020-01-16
US10831110B2 (en) 2020-11-10
US20210041792A1 (en) 2021-02-11
US20190369504A1 (en) 2019-12-05

Similar Documents

Publication Publication Date Title
US11966170B2 (en) Lithographic overlay correction and lithographic process
US11513444B2 (en) Noise reduction for overlay control
KR101309752B1 (ko) 오버레이 정밀도와 패턴 배치 에러를 동시에 검출하기 위한구조 및 방법
US7666559B2 (en) Structure and method for determining an overlay accuracy
US7244533B2 (en) Method of the adjustable matching map system in lithography
US9442392B2 (en) Scanner overlay correction system and method
US10838309B2 (en) Device manufacturing method and patterning devices for use in device manufacturing method
KR20190137132A (ko) 리소그래피 프로세스의 최적화를 위한 방법 및 장치
US9513552B2 (en) Multiple-patterning photolithographic mask and method
US10833022B2 (en) Structure and method to improve overlay performance in semiconductor devices
US20150016943A1 (en) Lithographic Overlay Sampling
US20190049849A1 (en) Wafer table chuck having a particle recess
US7736844B2 (en) Overlay mark and method of forming the same
US10269662B2 (en) Scanning methods for focus control for lithographic processing of reconstituted wafers
US20060154457A1 (en) Method for varying the uniformity of a dopant as it is placed in a substrate by varying the speed of the implant across the substrate
JP2006332177A (ja) 半導体ウエハ、その製造方法及びマスク
KR20240110795A (ko) 스트레서 막을 사용하는 정밀 다축 포토리소그래피 정렬 보정
TWI764562B (zh) 多步驟製程檢測方法
KR970010569B1 (ko) 반도체 장치의 제조 방법
US6468704B1 (en) Method for improved photomask alignment after epitaxial process through 90° orientation change
US6784974B1 (en) Exposure method and exposure apparatus
JPH1116826A (ja) 位置合わせ方法および装置
KR20030002278A (ko) 반도체소자의 중첩도 측정마크
JPH088151A (ja) 半導体ウエハおよびその半導体ウエハを用いた半導体装置の製造方法
JP2014229644A (ja) 露光方法、露光装置、それらを用いたデバイスの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191206