JPH088151A - 半導体ウエハおよびその半導体ウエハを用いた半導体装置の製造方法 - Google Patents

半導体ウエハおよびその半導体ウエハを用いた半導体装置の製造方法

Info

Publication number
JPH088151A
JPH088151A JP6139194A JP13919494A JPH088151A JP H088151 A JPH088151 A JP H088151A JP 6139194 A JP6139194 A JP 6139194A JP 13919494 A JP13919494 A JP 13919494A JP H088151 A JPH088151 A JP H088151A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
chip
chip formation
formation region
photomask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6139194A
Other languages
English (en)
Inventor
Kyoya Nitta
恭也 新田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP6139194A priority Critical patent/JPH088151A/ja
Publication of JPH088151A publication Critical patent/JPH088151A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/708Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70858Environment aspects, e.g. pressure of beam-path gas, temperature
    • G03F7/70866Environment aspects, e.g. pressure of beam-path gas, temperature of mask or workpiece
    • G03F7/70875Temperature, e.g. temperature control of masks or workpieces via control of stage temperature

Landscapes

  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Atmospheric Sciences (AREA)
  • Toxicology (AREA)
  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【目的】 高精度な寸法のパターンを有する半導体ウエ
ハおよび高精度な寸法のパターンおよび微細加工ができ
る半導体装置の製造方法を提供する。 【構成】 各ICチップの形成領域1cのパターンは相
互に90度位相が異なっているように配置されている半
導体ウエハ1とすることにより、各ICチップの形成領
域1cにおける熱膨張の現象によるパターンの寸法の誤
差が相互に異なる方向に発生することになり、それらの
寸法の誤差は相互に消し合うようにできる。そのため、
高精度な寸法のパターンを有する半導体ウエハ1の構造
とすることができる。また、露光装置を用いてそれぞれ
のICチップの形成領域1cにおけるパターンは90度
位相が異なった形態とすることにより、半導体装置の製
造技術として高精度な寸法のパターンを得ることができ
ると共に微細加工ができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体ウエハおよびそ
の半導体ウエハを用いた半導体装置の製造方法に関し、
特に、高精度でかつ微細加工ができるフォトリソグラフ
ィ工程を採用するものに適用して有効な技術に関する。
【0002】
【従来の技術】半導体装置、特に半導体集積回路装置に
おいては、高集積化および微細化を遂行するために、そ
の製造工程においてフォトリソグラフィを行う露光技術
が多用されており、その露光技術を用いて微細加工が行
われている。
【0003】前記露光技術は、半導体ウエハに複数のI
Cチップを配置して1枚の半導体ウエハから複数のIC
チップをウエハ処理工程により製作するために、半導体
ウエハの表面に露光装置を用いてフォトマスクのパター
ンを転写することが行われている。
【0004】また、露光工程においては、露光装置の試
料台であるXYテーブルに半導体ウエハをセットし、対
物レンズの上にセットされているフォトマスクのパター
ンを照射光により半導体ウエハに転写することが行われ
ている。
【0005】前記フォトマスクには、半導体集積回路装
置の製作におけるウエハ処理工程においてフィールド絶
縁膜、ゲート電極、ソースおよびドレインとなる半導体
領域、多層配線構造の配線層および層間絶縁膜などのパ
ターンを形成するために多種多様なものが使用されてい
る。
【0006】
【発明が解決しようとする課題】ところが、半導体集積
回路装置の製作におけるウエハ処理工程における露光技
術には種々の問題点があることを本発明者は見い出し
た。
【0007】すなわち、露光装置のXYテーブルに半導
体ウエハを半導体ウエハのオリフラを位置合わせの基準
としてセットした後、半導体ウエハの各ICチップの形
成領域にフォトマスクのパターンを順次転写することが
行われている。
【0008】ところが、縦あるいは横への方向性を有し
ているパターンが多い配線層などを形成するためのフォ
トリソグラフィ工程においては、例えばアルミニウム
(Al)などの被加工膜へのエッチングによるマスクの
パターンの転写を行った場合、エッチング後の高温状態
から常温状態にする冷却工程において半導体ウエハの伸
縮の縦方向と横方向との違いが出てきて縦と横の方向に
よって一律に伸縮しないという現象が発生する。そのた
めに、この種のフォトリソグラフィ工程を重ねて行くと
露光時の照射光の照射による熱などの影響による熱膨張
現象により、各ICチップの形成領域での配線層などの
パターン寸法が半導体ウエハの縦方向と横方向では異な
ってくる。
【0009】そのため、それらのパターン寸法の誤差は
各ICチップ単位では小さな誤差であるが、半導体ウエ
ハのレベルではその誤差が積み重なって大きな誤差とな
り、1枚の半導体ウエハの各場所毎のICチップ形成領
域に形成されるパターンの寸法が異なってくるという問
題が発生する。
【0010】また、各ICチップ毎のパターン寸法の誤
差およびICチップ内における縦方向と横方向との寸法
の誤差が生じることにより、高精度でしかも微細構造の
パターンを形成することができないという問題もある。
【0011】前述した問題点は、半導体集積回路装置を
製作する各フォトリソグラフィ工程においてそれぞれ発
生することであるが、特に熱膨張率の大きい材料から形
成されるアルミニウムなどを材料とする配線層であっ
て、配線層のパターンは縦方向または横方向の一方向に
対しての配線ラインパターンが多く、隣接する配線層が
直交するような配線ラインパターンのケースが少ししか
ないために、配線層を形成するフォトリソグラフィ工程
でのパターン寸法の誤差が大きく発生するという問題も
ある。
【0012】本発明の一つの目的は、高精度な寸法のパ
ターンを有する半導体ウエハを提供することにある。
【0013】本発明の他の目的は、高精度な寸法のパタ
ーンおよび微細加工ができる半導体装置の製造方法を提
供することにある。
【0014】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0015】
【課題を解決するための手段】本発明において開示され
る発明のうち、代表的なものの概要を説明すれば、以下
のとおりである。
【0016】本発明の半導体ウエハは、半導体基板の表
面に複数のチップの形成領域が縦横に配置して設けられ
ているものであって、チップの形成領域に形成されてい
る各種のパターンが複数重層して形成されており、チッ
プの形成領域に形成されている各種のパターンにおいて
同じ層における1つのパターンは同じ配置を有する類と
してチップの形成領域が少なくとも2種類に類別されて
おり、異なる類のチップの形成領域のパターンは相互に
90度位相が異なっているように配置されているものと
する。
【0017】また、本発明の半導体装置の製造方法は、
表面に複数のチップの形成領域を縦横に配置した半導体
ウエハの上にフォトレジスト膜を形成した後、半導体ウ
エハを露光装置の試料台となっている第1のXYテーブ
ルにセットすると共にフォトマスクを露光装置のマスク
載置台となっている第2のXYテーブルにセットし、露
光装置を用いてチップの形成領域の上のフォトレジスト
膜にフォトマスクにおけるマスクパターンを露光して転
写する工程と、第1のXYテーブルまたは第2のXYテ
ーブルを90度回転移動させた後、露光装置を用いてチ
ップの形成領域とは異なる位置に配置されているチップ
の形成領域の上のフォトレジスト膜にフォトマスクにお
けるマスクパターンを露光して転写する工程とを行うも
のとする。
【0018】
【作用】前記した半導体ウエハによれば、チップの形成
領域に形成されている各種のパターンにおいて同じ層に
おける1つのパターンは同じ配置を有する類としてチッ
プの形成領域が少なくとも2種類に類別されており、異
なる類のチップの形成領域のパターンは相互に90度位
相が異なっているように配置されていることにより、各
チップの形成領域における熱膨張の現象によるパターン
の寸法の誤差が相互に異なる方向に発生することにな
り、それらの寸法の誤差は相互に消し合うことになるた
めに、高精度な寸法のパターンを有する半導体ウエハと
なる。
【0019】また、前記した本発明の半導体装置の製造
方法によれば、露光装置を用いてチップの形成領域の上
のフォトレジスト膜にフォトマスクにおけるマスクパタ
ーンを露光して転写する工程と、試料台となっている第
1のXYテーブルまたはマスク載置台となっている第2
のXYテーブルを90度回転移動させた後、露光装置を
用いてチップの形成領域とは異なる位置に配置されてい
るチップの形成領域の上のフォトレジスト膜にフォトマ
スクにおけるマスクパターンを露光して転写する工程と
を備えていることにより、前工程と後工程とにより形成
するチップの形成領域におけるパターンは90度位相が
異なった形態となるために、それぞれの熱膨張の現象に
より発生するそれらの寸法の誤差が影響し合って極めて
少なくなり、高精度な寸法のパターンおよび微細加工が
できる半導体装置の製造技術となる。
【0020】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。なお、実施例を説明するための全図におい
て同一機能を有するものは同一の符号を付し、重複説明
は省略する。
【0021】(実施例1)図1は、本発明の一実施例で
ある半導体ウエハを示す平面図である。図2は、本発明
の一実施例である半導体ウエハおよびそれを用いて半導
体集積回路装置を製造する場合に使用する露光装置を示
す側面図である。図3は、本発明の一実施例である半導
体ウエハおよびそれを用いて半導体集積回路装置を製造
する場合に使用するフォトマスクを示す平面図である。
図4は、図3のIV−IV線の断面図である。
【0022】図1〜図4を用いて、本発明の半導体ウエ
ハおよびそれを用いて半導体集積回路装置を製造する方
法について説明する。
【0023】まず、図1および図2に示すように、半導
体ウエハ1を露光装置2の試料台となっているXYテー
ブル(第1のXYテーブル)3にセットする。
【0024】半導体ウエハ1は、例えば単結晶のシリコ
ンからなる半導体基板1aであり、平面形状は円形であ
り、その一部にオリフラ1bを設けており、内部に正方
形のICチップの形成領域1cをXY方向に複数個有す
るものである。オリフラ1bは、半導体ウエハ1におけ
る結晶方位、伝導型の判別および位置合わせを容易にす
るために半導体ウエハ1の外周に設けられているフラッ
トな面からなる主オリフラを示すものである。
【0025】なお、副オリフラなども設けることができ
るが、このケースにおいては省略している。また、本明
細書において、半導体ウエハ1は、SOI(Silicon on
Insulator)のように絶縁性領域(基板)の上にシリコ
ンの単結晶薄膜を形成したウエハなど多種多様な材料を
含む態様の基板を総称しているものである。
【0026】ICチップの形成領域1cは、説明を簡単
にするために、各々のICチップの形成領域に符番を付
している。図面における最上段から1列目は11〜1
6、2段目は21〜26、3段目は31〜36、4段目
は41〜46、5段目は51〜56、6段目は61〜6
6としている。
【0027】なお、実際の一般的な半導体集積回路装置
の製造に用いる半導体ウエハにおけるICチップの形成
領域は数百の場合もあるが、本実施例1においては説明
を簡略化するために例えば36個のICチップの形成領
域を図示している。
【0028】また、半導体ウエハ1は、半導体集積回路
装置の製造工程が既に行われているものであり、そのウ
エハ処理として、ICチップの形成領域の各々に、半導
体基板1aをスターティングマテリアルとして、フィー
ルド絶縁膜、ゲート絶縁膜、ゲート電極、ソースおよび
ドレインとなる半導体領域、絶縁膜、その絶縁膜にソー
スおよびドレインとなる半導体領域とコンタクトする配
線層を電気接続するためのコンタクト孔などが、フォト
リソグラフィ技術、熱酸化処理、不純物拡散処理、CV
D(Chemical Vapor Deposition )法、エッチング処理
などをもって形成されている。
【0029】本実施例1においては、半導体ウエハ1の
ICチップの形成領域1cの表面に1層目の配線層とな
る例えばアルミニウム膜が形成されており、そのアルミ
ニウム膜の表面にはエッチングマスク形成用のフォトレ
ジスト膜が塗布されている(図示を省略している)。
【0030】一方、露光装置2は、例えば5分の1の縮
小率を有する縮小投影露光装置であり、XYテーブル3
にセットされている半導体ウエハ1と光源4とを結ぶ光
路上に、コンデンサレンズ(またはコリメータレンズ)
5、フォトマスク6を位置合わせしてセットしているマ
スク載置台となっているXYテーブル(第2のXYテー
ブル)7および対物レンズ8が配置されている。コンデ
ンサレンズ5は、光源4から放射された光を平行光に変
換してフォトマスク6に平行光の照射を行うものであ
る。また、図2において、9は照射光を示すものであ
る。
【0031】フォトマスク6は、図3および図4に示す
ように、フォトマスク基板となる光透過率の高いガラス
基板6aの表面に、光遮光性の材料である遮光膜をもっ
てマスクパターン6bが形成されている。マスクパター
ン6bを形成している遮光膜としては、例えばクロム
(Cr)膜、クロムと酸化クロム膜との2層膜、モリブ
デン膜などが使用されているものである。
【0032】また、図3において、6cは、フォトマス
ク6の位置合わせを容易にするために設けられた切り欠
き部を示すものである。
【0033】また、フォトマスク6は、多層配線構造の
1層目のアルミニウム層を形成するためのフォトリソグ
ラフィ工程に使用するためのフォトマスクであり、Y方
向に延在している配線層用のパターンがX方向にそれぞ
れが一定の離間距離をもって複数個配置されているマス
クパターン6bを備えているものである。
【0034】また、フォトマスク6は、配線層用のマス
クパターン6bが半導体ウエハ1に転写されるマスクパ
ターンの寸法の5倍の大きさのものである。
【0035】なお、実際の半導体集積回路装置の製造に
用いるフォトマスクにおけるマスクパターンの形状は複
雑であるが、本実施例1においては説明を簡略化するた
めに単純なマスクパターンを図示している。
【0036】露光装置2におけるマスク載置台となって
いるXYテーブル7にフォトマスク6をその切り欠き部
6cをY方向に位置するようにして位置合わせしてセッ
トした後、試料台となっているXYテーブル3に半導体
ウエハ1をオリフラ1bをY方向に位置させた後、半導
体ウエハ1をフォトマスク7と対応するように正確な位
置合わせをしてセットする。
【0037】次に、露光操作の第1段階として、露光装
置2におけるXYテーブル7にセットされているフォト
マスク6と半導体ウエハ1におけるICチップの形成領
域11とをXYテーブル3を調整して位置合わせを行
う。
【0038】その後、光源4から照射光9をフォトマス
ク6に照射することにより、フォトマスク6におけるマ
スクパターン6bを半導体ウエハ1におけるICチップ
の形成領域11の表面のフォトレジスト膜に転写する。
この場合、図1において、半導体ウエハ1のXY方向と
フォトマスク6のXY方向との一致を表示するために、
X方向の横矢線分を図示している。
【0039】次に、露光操作の第2段階として、露光装
置2におけるXYテーブル7にセットされているフォト
マスク6と半導体ウエハ1におけるICチップの形成領
域11の右隣のICチップの形成領域12とを、XYテ
ーブル3をY方向に90度回転させた後、微調整して位
置合わせを行う。
【0040】その後、光源4から照射光9をフォトマス
ク6に照射することにより、フォトマスク6におけるマ
スクパターン6bを半導体ウエハ1におけるICチップ
の形成領域12の表面のフォトレジスト膜に転写する。
【0041】この場合、図1において、半導体ウエハ1
のXY方向とフォトマスク6のXY方向との90度の配
置変換すなわち半導体ウエハ1のXY方向とフォトマス
ク6のYX方向との一致を表示するために、Y方向の縦
矢線分を図示している。
【0042】次に、露光操作の第3段階として、露光装
置2におけるXYテーブル7にセットされているフォト
マスク6と半導体ウエハ1におけるICチップの形成領
域12の右隣のICチップの形成領域13とを、XYテ
ーブル3をX方向に90度回転させた後、微調整して位
置合わせを行う。
【0043】その後、光源4から照射光9をフォトマス
ク6に照射することにより、フォトマスク6におけるマ
スクパターン6bを半導体ウエハ1におけるICチップ
の形成領域13の表面のフォトレジスト膜に転写する。
この場合、図1において、半導体ウエハ1のXY方向と
フォトマスク6のXY方向との一致を表示するために、
X方向の横矢線分を図示している。
【0044】次に、露光操作の第4段階として、露光操
作の第2段階と同一の作業を行って半導体ウエハ1にお
けるICチップの形成領域13の右隣のICチップの形
成領域14の露光を行う。
【0045】すなわち、露光装置2におけるXYテーブ
ル7にセットされているフォトマスク6と半導体ウエハ
1におけるICチップの形成領域13の右隣のICチッ
プの形成領域14とを、XYテーブル3をY方向に90
度回転させた後、微調整して位置合わせを行う。
【0046】その後、光源4から照射光9をフォトマス
ク6に照射することにより、フォトマスク6におけるマ
スクパターン6bを半導体ウエハ1におけるICチップ
の形成領域14の表面のフォトレジスト膜に転写する。
【0047】この場合、図1において、半導体ウエハ1
のXY方向とフォトマスク6のXY方向との90度の配
置変換すなわち半導体ウエハ1のXY方向とフォトマス
ク6のYX方向との一致を表示するために、Y方向の縦
矢線分を図示している。
【0048】次に、露光操作の第5段階として、露光操
作の第3段階と同一の作業を行って半導体ウエハ1にお
けるICチップの形成領域14の右隣のICチップの形
成領域15の露光を行う。
【0049】すなわち、露光装置2におけるXYテーブ
ル7にセットされているフォトマスク6と半導体ウエハ
1におけるICチップの形成領域14の右隣のICチッ
プの形成領域15とを、XYテーブル3をY方向に90
度回転させた後、微調整して位置合わせを行う。
【0050】その後、光源4から照射光9をフォトマス
ク6に照射することにより、フォトマスク6におけるマ
スクパターン6bを半導体ウエハ1におけるICチップ
の形成領域15の表面のフォトレジスト膜に転写する。
【0051】この場合、図1において、半導体ウエハ1
のXY方向とフォトマスク6のXY方向との一致を表示
するために、X方向の横矢線分を図示している。
【0052】次に、前述した露光操作の第2段階と同一
の作業を行うICチップの形成領域の露光作業と、露光
操作の第3段階と同一の作業を行うICチップの形成領
域の露光作業を順次行って、ICチップの形成領域16
〜66の露光作業を行うことにより、すべてのICチッ
プの形成領域11〜66の露光作業を完了する。
【0053】なお、前述した露光操作の第2段階と同一
の作業を行うICチップの形成領域の露光作業と、露光
操作の第3段階と同一の作業を行うICチップの形成領
域の露光作業を順次行う場合には、前述したものは試料
台となっているXYテーブル3を90度X方向またはY
方向に回転して行っているが、他の態様としてマスク載
置台となっているXYテーブル7を90度X方向または
Y方向に回転してフォトマスク6およびそのマスクパタ
ーン6bを操作して行うこともできる。つまり、半導体
ウエハ1をセットしているXYテーブル3の動きとフォ
トマスク6をセットしているXYテーブル7の動きと
は、相対的になっていることによりそのいずれか一方を
操作することにより目的を達成できる。
【0054】次に、前述した露光作業の後に、フォトレ
ジスト膜を現像処理し、ベーキング処理を行うことによ
り、フォトマスク6におけるマスクパターン6bが反転
した形状(5分の1に縮小されているパターン)のフォ
トレジスト膜をアルミニウム膜の表面に形成する。
【0055】その後、そのフォトレジスト膜をエッチン
グマスクとして、表面が露出している領域のアルミニウ
ム膜を選択的にエッチングすることにより配線層として
パターンを有するアルミニウム膜からなる配線層を形成
する。この配線層のパターンは、フォトマスク6におけ
るマスクパターン6bと同様な形状(5分の1に縮小さ
れているパターン)となる。
【0056】その後、エッチングマスクとして使用した
フォトレジスト膜は不要となったために、アッシング処
理など、それを取り除く作業を行い、配線層の形成のた
めのフォトリソグラフィ工程を完了する。なお、エッチ
ングは、エッチング液を用いたウェットエッチング法ま
たはプラズマエッチングなどのドライエッチング法を用
いて行うことができる。
【0057】前述したフォトリソグラフィ工程において
は、各ICチップの形成領域の熱膨張による伸縮が発生
しているが、隣同士のICチップの形成領域の熱膨張に
よる伸縮が90度位相が異なるように露光作業を行って
いるために、それらの伸縮による寸法誤差は相互に影響
し合って打ち消し合った状態となり、全体としては最小
限の寸法誤差とすることができる。
【0058】すなわち、露光装置2のXYテーブル3に
半導体ウエハ1をオリフラ1bを位置合わせの基準とし
てセットした後、半導体ウエハ1の各ICチップの形成
領域11〜66にフォトマスク6のマスクパターン6b
を順次転写する際に、隣同士の転写を90度位相を異な
らせて行うものである。
【0059】本実施例1における前述したフォトリソグ
ラフィ工程は、半導体ウエハ1の各ICチップの形成領
域11〜66にフォトマスク6のマスクパターン6bを
順次転写する際に、隣同士の転写を90度位相を異なら
せて行っているが、他の態様として各ICチップの形成
領域の露光作業を同一方向のICチップの形成領域1
1,13,15,22,24,26,31,33,3
5,42,44,46,51,53,55,62,6
4,66を行った後に、XYテーブル3を用いて半導体
ウエハ1を90度回転して位置合わせを行い、前述した
ICチップの形成領域11などとは90度方向が異なっ
ているICチップの形成領域12,14,16,21,
23,25,32,34,36,41,43,45,5
2,54,56,61,63,65の露光作業を行うこ
とにより、それらの伸縮による寸法誤差は相互に影響し
合って打ち消し合った状態となり、全体としては最小限
の寸法誤差とすることができる。
【0060】すなわち、露光装置2のXYテーブル3に
半導体ウエハ1をオリフラ1bを位置合わせの基準とし
てセットした後、半導体ウエハ1の各ICチップの形成
領域11〜66にフォトマスク6のマスクパターン6b
を順次転写する際に、同一方向のICチップの形成領域
11などの露光作業を行った後、XYテーブル3を90
度回転させた後に90度位相が異なっている他のICチ
ップの形成領域12などの露光作業を行う態様とするこ
とができる。
【0061】そのために、このような露光作業を行うと
露光時の照射光の照射による熱などの影響による熱膨張
現象により、各ICチップ形成領域11〜66での配線
層のパターン寸法が半導体ウエハ1の縦方向と横方向で
は異なってくるが、隣のICチップの形成領域における
配線層の熱膨張現象による伸縮が90度位相が異なって
いるために、隣同士のICチップの形成領域における配
線層のパターン寸法の誤差は影響し合って小さなものに
できる。
【0062】また、それらのパターン寸法の誤差は、隣
同士の各ICチップの形成領域11〜66の単位では極
めて小さな誤差とすることができ、半導体ウエハ1のレ
ベルでもその誤差が隣同士で打ち消し合うような積み重
なり型となるために極めて小さな誤差とすることができ
る。
【0063】したがって、1枚の半導体ウエハ1の各場
所毎のICチップの形成領域11〜66に形成される配
線層のパターンの寸法は、それぞれがほとんど同一のも
のにでき、各ICチップの形成領域11〜66毎の配線
層のパターン寸法の誤差がほとんどないように形成でき
ることにより、高精度でしかも微細構造のパターンを形
成することができる。
【0064】本実施例1では、前述したフォトリソグラ
フィ工程を半導体集積回路装置を製作するフィールド絶
縁膜、ゲート電極、ソースおよびドレインとなる半導体
領域の製造工程などにおける各フォトリソグラフィ工程
において必要に応じて適用するものである。
【0065】特に熱膨張率の大きい材料から形成される
配線層であって、配線層のパターンは縦方向または横方
向の一方向に対しての配線ラインパターンが多く、隣接
する配線層が直交するような配線ラインパターンのケー
スがないような場合の配線層を形成するフォトリソグラ
フィ工程では、通常のフォトリソグラフィ工程を採用す
るとパターン寸法の誤差が大きく発生するが、本実施例
のフォトリソグラフィ工程を採用することによりパター
ン寸法を極めて小さくすることができる。
【0066】それゆえ、半導体装置、特に半導体集積回
路装置においては、高集積化および微細化を遂行するた
めに、その製造工程においてフォトリソグラフィ工程を
多く必要としているが、その工程に本実施例1の半導体
装置の製造方法を採用することにより、高精度な寸法の
パターンを有する半導体ウエハを製作でき、またその半
導体ウエハを使用することにより高精度な寸法のパター
ンおよび微細加工をもって半導体集積回路装置などの半
導体装置を製造することができる。
【0067】(実施例2)図5は、本発明の他の実施例
である半導体ウエハを示す平面図である。
【0068】本実施例2の半導体ウエハ1における各I
Cチップの形成領域11〜66における露光作業は、1
列目の各ICチップの形成領域11〜16の各露光作業
は同じ方向によって行う。
【0069】次に、2列目の各ICチップの形成領域2
1〜26の各露光作業は同じ方向によって行うが、1列
目とは90度Y方向に異なった方向の露光作業を行うも
のである。
【0070】次に、3列目の各ICチップの形成領域3
1〜36の各露光作業は同じ方向によって行うが、その
露光作業は2列目とは90度Y方向に異なった方向の露
光作業を行うものであり、1列目と同じ方向の露光作業
を行うものである。
【0071】次に、4列目の各ICチップの形成領域4
1〜46の各露光作業は同じ方向によって行うが、その
露光作業は3列目とは90度Y方向に異なった方向の露
光作業を行うものであり、2列目と同じ方向の露光作業
を行うものである。
【0072】次に、5列目の各ICチップの形成領域5
1〜56の各露光作業は同じ方向によって行うが、その
露光作業は4列目とは90度Y方向に異なった方向の露
光作業を行うものであり、1列目と同じ方向の露光作業
を行うものである。
【0073】次に、6列目の各ICチップの形成領域6
1〜66の各露光作業は同じ方向によって行うが、その
露光作業は5列目とは90度Y方向に異なった方向の露
光作業を行うものであり、2列目と同じ方向の露光作業
を行うものである。
【0074】前述することをさらに詳細に説明すると次
の通りである。
【0075】すなわち、露光操作の第1段階として、図
2に示した露光装置2におけるXYテーブル7にセット
されているフォトマスク6と半導体ウエハ1におけるI
Cチップの形成領域11とをXYテーブル3を調整して
位置合わせを行う。
【0076】その後、光源4から照射光9をフォトマス
ク6に照射することにより、フォトマスク6におけるマ
スクパターン6bを半導体ウエハ1におけるICチップ
の形成領域11の表面のフォトレジスト膜に転写する。
【0077】この場合、図5において、半導体ウエハ1
のXY方向とフォトマスク6のXY方向との一致を表示
するために、X方向の横矢線分を図示している。
【0078】次に、露光操作の第2段階として、露光操
作と同じことを半導体ウエハ1における1列目の各IC
チップの形成領域12〜16に行い、半導体ウエハ1に
おける1列目の各ICチップの形成領域12〜16の表
面のフォトレジスト膜を露光する。
【0079】この場合、図5において、半導体ウエハ1
のXY方向とフォトマスク6のXY方向との一致を表示
するために、X方向の横矢線分を図示している。
【0080】次に、露光操作の第3段階として、露光装
置2におけるXYテーブル7にセットされているフォト
マスク6と半導体ウエハ1における2列目のICチップ
の形成領域21とを、XYテーブル3をY方向に90度
回転させた後、微調整して位置合わせを行う。その後、
光源4から照射光9をフォトマスク6に照射することに
より、フォトマスク6におけるマスクパターン6bを半
導体ウエハ1におけるICチップの形成領域21の表面
のフォトレジスト膜に転写する。
【0081】この場合、図5において、半導体ウエハ1
のXY方向とフォトマスク6のXY方向との90度の配
置変換すなわち半導体ウエハ1のXY方向とフォトマス
ク6のYX方向との一致を表示するために、Y方向の縦
矢線分を図示している。
【0082】次に、露光操作の第4段階として、露光操
作と同じことを半導体ウエハ1における2列目の各IC
チップの形成領域22〜26に行い、半導体ウエハ1に
おける2列目の各ICチップの形成領域22〜26の表
面のフォトレジスト膜を露光する。
【0083】この場合、図5において、半導体ウエハ1
のXY方向とフォトマスク6のXY方向との90度の配
置変換すなわち半導体ウエハ1のXY方向とフォトマス
ク6のYX方向との一致を表示するために、Y方向の縦
矢線分を図示している。
【0084】次に、前述した露光操作を順次行い、3列
目〜6列目の各ICチップの形成領域31〜36、41
〜46、51〜56、61〜66の表面のフォトレジス
ト膜を露光する。
【0085】なお、前述した露光操作には、試料台とな
っているXYテーブル3を90度X方向またはY方向に
回転して行っているが、他の態様としてマスク載置台と
なっているXYテーブル7を90度X方向またはY方向
に回転してフォトマスク6およびそのマスクパターン6
bを操作して行うこともできる。つまり、半導体ウエハ
1をセットしているXYテーブル3の動きとフォトマス
ク6をセットしているXYテーブル7の動きとは、相対
的になっていることによりそのいずれか一方を操作する
ことにより目的を達成できる。
【0086】また、前述した露光操作は、1列は同じ方
向の露光作業を行い、隣接する列毎に異なる方向の露光
作業を行っているものであるが、他の態様としては、各
ICチップの形成領域11〜66を多種多様な目的に合
うように類別して、その類に従って試料台となっている
XYテーブル3またはマスク載置台となっているXYテ
ーブル7を異なる方向に調節することにより露光作業を
行うことができる。
【0087】前述した露光操作を除く各工程を前述した
実施例1と同様な工程を採用することにより、本実施例
2における半導体ウエハおよびそれを用いた半導体集積
回路装置の製作を行うことができる。
【0088】前述したフォトリソグラフィ工程において
は、各ICチップの形成領域の熱膨張による伸縮が発生
しているが、列毎のICチップの形成領域の熱膨張によ
る伸縮が90度位相が異なるように露光作業を行ってい
るために、それらの伸縮による寸法誤差は相互に影響し
合って打ち消し合った状態となり、全体としては最小限
の寸法誤差とすることができる。
【0089】そのため、このような露光作業を行うと露
光時の照射光の照射による熱などの影響による熱膨張現
象により、各ICチップ形成領域11〜66での配線層
のパターン寸法が半導体ウエハ1の縦方向と横方向では
異なってくるが、列毎のICチップの形成領域における
配線層の熱膨張現象による伸縮が90度位相が異なって
いるために、隣同士のICチップの形成領域における配
線層のパターン寸法の誤差は影響し合って小さなものに
できる。
【0090】また、それらのパターン寸法の誤差は、列
毎の各ICチップの形成領域11〜66の単位では極め
て小さな誤差とすることができ、半導体ウエハ1のレベ
ルでもその誤差が隣同士で打ち消し合うような積み重な
り型となるために極めて小さな誤差とすることができ
る。
【0091】したがって、1枚の半導体ウエハ1の各場
所毎のICチップの形成領域11〜66に形成される配
線層のパターンの寸法は、それぞれがほとんど同一のも
のにでき、各ICチップの形成領域11〜66毎の配線
層のパターン寸法の誤差がほとんどないように形成でき
ることにより、高精度でしかも微細構造のパターンを形
成することができる。
【0092】本実施例2では、前述したフォトリソグラ
フィ工程を半導体集積回路装置を製作するフィールド絶
縁膜、ゲート電極、ソースおよびドレインとなる半導体
領域の製造工程などにおける各フォトリソグラフィ工程
において必要に応じて適用するものである。
【0093】特に熱膨張率の大きい材料から形成される
配線層であって、配線層のパターンは縦方向または横方
向の一方向に対しての配線ラインパターンが多く、隣接
する配線層が直交するような配線ラインパターンのケー
スがないような場合の配線層を形成するフォトリソグラ
フィ工程では、通常のフォトリソグラフィ工程を採用す
るとパターン寸法の誤差が大きく発生するが、本実施例
2のフォトリソグラフィ工程を採用することによりパタ
ーン寸法を極めて小さくして形成することができる。
【0094】それゆえ、半導体装置、特に半導体集積回
路装置においては、高集積化および微細化を遂行するた
めに、その製造工程においてフォトリソグラフィ工程を
多く必要としているが、その工程に本実施例2の半導体
装置の製造方法を採用することにより、高精度な寸法の
パターンを有する半導体ウエハを製作でき、またその半
導体ウエハを使用することにより高精度な寸法のパター
ンおよび微細加工をもって半導体集積回路装置などの半
導体装置を製造することができる。
【0095】(実施例3)図6は、本発明の他の実施例
である半導体ウエハを示す平面図である。図7は、本発
明の他の実施例である半導体ウエハおよびそれを用いて
半導体集積回路装置を製造する場合に使用するフォトマ
スクを示す平面図である。図8は、図7のVIII−VIII線
の断面図である。
【0096】図6〜図8および図2を用いて、本発明の
半導体ウエハおよびそれを用いて半導体集積回路装置を
製造する方法について説明する。
【0097】図6に示すように、半導体ウエハ10は、
例えば単結晶のシリコンからなる半導体基板10aであ
り、平面形状は円形であり、その一部にオリフラ10b
を設けており、内部に長方形のICチップの形成領域1
0cをXY方向に複数個有するものである。
【0098】ICチップの形成領域10cは、説明を簡
単にするために、各々のICチップの形成領域に符番を
付している。図面における最上段から1列目は11〜1
4、2段目は21〜26、3段目は31〜34、4段目
は41〜46、5段目は51〜54としている。
【0099】1列目、3列目および5列目の長方形のI
Cチップの形成領域11〜14、31〜34、51〜5
4は、長方形の長手方向をX方向に並べて配置している
ものである。
【0100】また、2列目および4列目の長方形のIC
チップの形成領域21〜26、41〜46は、長方形の
長手方向をY方向に並べて配置しているものである。
【0101】なお、実際の一般的な半導体集積回路装置
の製造に用いる半導体ウエハにおけるICチップの形成
領域は数百の場合もあるが、本実施例3においては、説
明を簡略化するために例えば24個のICチップの形成
領域を図示している。
【0102】また、半導体ウエハ10は、半導体集積回
路装置の製造工程が既に行われているものであり、その
ウエハ処理として、ICチップの形成領域の各々に、半
導体基板10aをスターティングマテリアルとして、フ
ィールド絶縁膜、ゲート絶縁膜、ゲート電極、ソースお
よびドレインとなる半導体領域、絶縁膜、その絶縁膜に
ソースおよびドレインとなる半導体領域とコンタクトす
る配線層を電気接続するためのコンタクト孔などが、フ
ォトリソグラフィ技術、熱酸化処理、不純物拡散処理、
CVD法、エッチング処理などをもって形成されてい
る。
【0103】本実施例3においては、半導体ウエハ10
のICチップの形成領域10cの表面に1層目の配線層
となるアルミニウム膜が形成されており、そのアルミニ
ウム膜の表面にはフォトエッチング用のフォトレジスト
膜が塗布されている(図示を省略している)。
【0104】図7および図8に示すように、フォトマス
ク6Aは、フォトマスク基板となる光透過率の高いガラ
ス基板6aの表面に、光遮光性の材料である遮光膜をも
ってマスクパターン6bが形成されている。マスクパタ
ーン6bを形成している遮光膜としては、例えばクロム
膜、クロムと酸化クロム膜との2層膜、モリブデン膜な
どが使用されているものである。
【0105】また、図7において、6cは、フォトマス
ク6Aの位置合わせを容易にするために設けられた切り
欠き部を示すものである。
【0106】また、フォトマスク6Aは、多層配線構造
の1層目のアルミニウム層を形成するためのフォトリソ
グラフィ工程に使用するためのフォトマスクであり、Y
方向に延在している配線層用のパターンがX方向にそれ
ぞれが一定の離間距離をもって複数個配置されているマ
スクパターン6bを備えているものである。
【0107】また、フォトマスク6Aは、配線層用のマ
スクパターン6bが半導体ウエハ10に転写されるマス
クパターンの寸法の5倍の大きさのものである。
【0108】なお、実際の半導体集積回路装置の製造に
用いるフォトマスクにおけるマスクパターンの形状は複
雑であるが、本実施例3においては説明を簡略化するた
めに単純なマスクパターンを図示している。
【0109】図2に示すように、露光装置2におけるマ
スク載置台となっているXYテーブル7にフォトマスク
6Aをその切り欠き部6cをY方向に位置するようにし
て位置合わせしてセットした後、試料台となっているX
Yテーブル3に半導体ウエハ10をオリフラ10bをY
方向に位置させた後、半導体ウエハ10をフォトマスク
6Aと対応するように正確な位置合わせをしてセットす
る。
【0110】次に、露光操作の第1段階として、露光装
置2におけるXYテーブル7にセットされているフォト
マスク6Aと半導体ウエハ10におけるICチップの形
成領域11とをXYテーブル3を調整して位置合わせを
行う。
【0111】その後、光源4から照射光9をフォトマス
ク6Aに照射することにより、フォトマスク6Aにおけ
るマスクパターン6bを半導体ウエハ10におけるIC
チップの形成領域11の表面のフォトレジスト膜に転写
する。
【0112】この場合、図6において、半導体ウエハ1
0のXY方向とフォトマスク6AのXY方向との一致を
表示するために、X方向の横矢線分を図示している。
【0113】次に、前記露光操作と同様な露光作業を行
って、ICチップの形成領域11の右隣のICチップの
形成領域12の露光を行う。
【0114】その後、この露光操作を繰り返しての1列
目の残りのICチップの形成領域13、14それに3列
目と5列目の各ICチップの形成領域31〜34、51
〜54の露光を行う。
【0115】この場合、図6において、半導体ウエハ1
0のXY方向とフォトマスク6AのXY方向との一致を
表示するために、X方向の横矢線分を図示している。
【0116】次に、露光操作の第2段階として、露光装
置2におけるXYテーブル7にセットされているフォト
マスク6Aと半導体ウエハ10におけるICチップの形
成領域21とを、XYテーブル3をY方向に90度回転
させた後、微調整して位置合わせを行う。
【0117】その後、光源4から照射光9をフォトマス
ク6Aに照射することにより、フォトマスク6Aにおけ
るマスクパターン6bを半導体ウエハ10におけるIC
チップの形成領域21の表面のフォトレジスト膜に転写
する。
【0118】この場合、図6において、半導体ウエハ1
0のXY方向とフォトマスク6AのXY方向との90度
の配置変換すなわち半導体ウエハ10のXY方向とフォ
トマスク6AのYX方向との一致を表示するために、Y
方向の縦矢線分を図示している。
【0119】次に、前記第2段階の露光操作と同様な露
光作業を行って、ICチップの形成領域21の右隣のI
Cチップの形成領域22の露光を行う。
【0120】その後、この露光操作を繰り返しての2列
目の残りのICチップの形成領域23〜26それに4列
目の各ICチップの形成領域41〜46の露光を行う。
【0121】この場合、図6において、半導体ウエハ1
0のXY方向とフォトマスク6AのXY方向との90度
の配置変換すなわち半導体ウエハ10のXY方向とフォ
トマスク6AのYX方向との一致を表示するために、Y
方向の縦矢線分を図示している。
【0122】なお、前述した露光操作の第1段階と同一
の作業を行うICチップの形成領域の露光作業と、露光
操作の第2段階と同一の作業を行うICチップの形成領
域の露光作業を順次行う場合には、前述したものは試料
台となっているXYテーブル3を90度Y方向に回転し
て行っているが、他の態様としてマスク載置台となって
いるXYテーブル7を90度Y方向に回転してフォトマ
スク6Aおよびそのマスクパターン6bを操作して行う
こともできる。つまり、半導体ウエハ10をセットして
いるXYテーブル3の動きとフォトマスク6Aをセット
しているXYテーブル7の動きとは、相対的になってい
ることによりそのいずれか一方を操作することにより目
的を達成できる。
【0123】前述した露光操作を除く各工程を前述した
実施例1と同様な工程を採用することにより、本実施例
3における半導体ウエハおよびそれを用いた半導体集積
回路装置の製作を行うことができる。
【0124】前述したフォトリソグラフィ工程において
は、各ICチップの形成領域の熱膨張による伸縮が発生
しているが、列毎のICチップの形成領域の配置を異な
らせていることと列毎のICチップの形成領域の熱膨張
による伸縮が90度位相が異なるように露光作業を行っ
ているために、それらの伸縮による寸法誤差は相互に影
響し合って打ち消し合った状態となり、全体としては最
小限の寸法誤差とすることができる。
【0125】そのため、このような露光作業を行うと露
光時の照射光の照射による熱などの影響による熱膨張現
象により、各ICチップ形成領域11〜54での配線層
のパターン寸法が半導体ウエハ10の縦方向と横方向で
は異なってくるが、列毎のICチップの形成領域におけ
る配線層の熱膨張現象による伸縮が90度位相が異なっ
ているために、列毎のICチップの形成領域における配
線層のパターン寸法の誤差は影響し合って小さなものに
できる。
【0126】また、それらのパターン寸法の誤差は、列
毎の各ICチップの形成領域11〜54の単位では極め
て小さな誤差とすることができ、半導体ウエハ10のレ
ベルでもその誤差が隣同士で打ち消し合うような積み重
なり型となるために極めて小さな誤差とすることができ
る。
【0127】したがって、1枚の半導体ウエハ10の各
場所毎のICチップの形成領域11〜54に形成される
配線層のパターンの寸法は、それぞれがほとんど同一の
ものにでき、各ICチップの形成領域11〜54毎の配
線層のパターン寸法の誤差がほとんどないように形成で
きることにより、高精度でしかも微細構造のパターンを
形成することができる。
【0128】本実施例3では、前述したフォトリソグラ
フィ工程を半導体集積回路装置を製作するフィールド絶
縁膜、ゲート電極、ソースおよびドレインとなる半導体
領域の製造工程などにおける各フォトリソグラフィ工程
において必要に応じて適用するものである。
【0129】特に熱膨張率の大きい材料から形成される
配線層であって、配線層のパターンは縦方向または横方
向の一方向に対しての配線ラインパターンが多く、隣接
する配線層が直交するような配線ラインパターンのケー
スがないような場合の配線層を形成するフォトリソグラ
フィ工程では、通常のフォトリソグラフィ工程を採用す
るとパターン寸法の誤差が大きくなるが、本実施例3の
フォトリソグラフィ工程を採用することによりパターン
寸法を極めて小さくすることができる。
【0130】それゆえ、半導体装置、特に半導体集積回
路装置においては、高集積化および微細化を遂行するた
めに、その製造工程においてフォトリソグラフィ工程を
多く必要としているが、その工程に本実施例3の半導体
装置の製造方法を採用することにより、高精度な寸法の
パターンを有する半導体ウエハを製作でき、またその半
導体ウエハを使用することにより高精度な寸法のパター
ンおよび微細加工をもって半導体集積回路装置などの半
導体装置を製造することができる。
【0131】前述した露光操作は、1列は同じ方向の露
光作業を行い、隣接する列毎に異なる方向の露光作業を
行っているものであるが、他の態様としては、各ICチ
ップの形成領域11〜54を多種多様な目的に合うよう
に類別して、その類に従って試料台となっているXYテ
ーブル3またはマスク載置台となっているXYテーブル
7を異なる方向に調節することにより露光作業を行うこ
とができる。
【0132】また、前述した半導体ウエハにおける各I
Cチップの形成領域の形状およびそれらの配置を目的に
応じて多種多様な態様とすることができると共に、その
各ICチップの形成領域の露光操作をも多種多様な態様
とすることにより、それらのパターン寸法の誤差は、半
導体ウエハのレベルにおいて極めて小さな誤差とするこ
とができる。
【0133】したがって多種多様な態様を採用しても、
1枚の半導体ウエハの各場所毎のICチップの形成領域
の寸法の誤差がほとんどないように形成できることによ
り、高精度でしかも微細構造のパターンを形成すること
ができる。
【0134】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【0135】例えばMOSFETまたはバイポーラトラ
ンジスタなどの単体の半導体装置の製造方法に適用でき
る。
【0136】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【0137】本発明の半導体ウエハによれば、半導体基
板の表面に複数のチップの形成領域が縦横に配置して設
けられているものであって、チップの形成領域に形成さ
れている各種のパターンが複数重層して形成されてお
り、チップの形成領域に形成されている各種のパターン
において同じ層における1つのパターンは同じ配置を有
する類としてチップの形成領域が少なくとも2種類に類
別されており、異なる類のチップの形成領域のパターン
は相互に90度位相が異なっているように配置されてい
ることにより、各チップの形成領域における熱膨張の現
象によるパターンの寸法の誤差が相互に異なる方向に発
生することになり、それらの寸法の誤差は相互に消し合
うようにできる。そのため、高精度な寸法のパターンを
有する半導体ウエハの構造とすることができる。
【0138】また、本発明の半導体装置の製造方法によ
れば、表面に複数のICチップの形成領域を縦横に配置
した半導体ウエハの上にフォトレジスト膜を形成した
後、半導体ウエハを露光装置の試料台となっている第1
のXYテーブルにセットすると共にフォトマスクを露光
装置のマスク載置台となっている第2のXYテーブルに
セットし、露光装置を用いてチップの形成領域の上のフ
ォトレジスト膜にフォトマスクにおけるマスクパターン
を露光して転写する工程と、第1のXYテーブルまたは
第2のXYテーブルを90度回転移動させた後、露光装
置を用いてチップの形成領域とは異なる位置に配置され
ているチップの形成領域の上のフォトレジスト膜にフォ
トマスクにおけるマスクパターンを露光して転写する工
程とを備えていることにより、前工程と後工程とにより
形成するチップの形成領域におけるパターンは90度位
相が異なった形態とすることができる。そのため、それ
ぞれの熱膨張の現象により発生するそれらの寸法の誤差
が影響し合って極めて少なくでき、半導体装置の製造技
術として高精度な寸法のパターンを得ることができると
共に微細加工ができる。
【0139】さらに、半導体装置、特に半導体集積回路
装置においては、高集積化および微細化を遂行するため
に、その製造工程においてフォトリソグラフィ工程を多
く必要としているが、その工程に本発明の半導体ウエハ
およびそれを使用した半導体装置の製造方法を採用する
ことにより、高精度な寸法のパターンを有する半導体ウ
エハを製作でき、またその半導体ウエハを使用すること
により高精度な寸法のパターンおよび微細加工をもって
半導体集積回路装置などの半導体装置を製造することが
できる。
【図面の簡単な説明】
【図1】本発明の一実施例である半導体ウエハを示す平
面図である。
【図2】本発明の一実施例である半導体ウエハおよびそ
れを用いて半導体集積回路装置を製造する場合に使用す
る露光装置を示す側面図である。
【図3】本発明の一実施例である半導体ウエハおよびそ
れを用いて半導体集積回路装置を製造する場合に使用す
るフォトマスクを示す平面図である。
【図4】図3のIV−IV線の断面図である。
【図5】本発明の他の実施例である半導体ウエハを示す
平面図である。
【図6】本発明の他の実施例である半導体ウエハを示す
平面図である。
【図7】本発明の他の実施例である半導体ウエハおよび
それを用いて半導体集積回路装置を製造する場合に使用
するフォトマスクを示す平面図である。
【図8】図7のVIII−VIII線の断面図である。
【符号の説明】
1 半導体ウエハ 1a 半導体基板 1b オリフラ 1c ICチップの形成領域 2 露光装置 3 XYテーブル(第1のXYテーブル) 4 光源 5 コンデンサレンズ 6 フォトマスク 6A フォトマスク 6a ガラス基板 6b マスクパターン 6c 切り欠き部 7 XYテーブル(第2のXYテーブル) 8 対物レンズ 9 照射光 10 半導体ウエハ 10a 半導体基板 10b オリフラ 10c ICチップの形成領域

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板の表面に複数のチップの形成
    領域が縦横に配置して設けられており、前記チップの形
    成領域に形成されている各種のパターンが複数重層して
    形成されており、前記チップの形成領域に形成されてい
    る各種のパターンにおいて同じ層における1つのパター
    ンは同じ配置を有する類として前記チップの形成領域が
    少なくとも2種類に類別されており、異なる類の前記チ
    ップの形成領域のパターンは相互に90度位相が異なっ
    ているように配置されていることを特徴とする半導体ウ
    エハ。
  2. 【請求項2】 半導体基板の表面に複数のチップの形成
    領域が縦横に配置して設けられており、前記チップの形
    成領域に形成されている各種のパターンが複数重層して
    形成されており、前記チップの形成領域に形成されてい
    る各種のパターンにおいて同じ層における1つのパター
    ンであって隣接する前記チップの形成領域の前記パター
    ンは相互に90度位相が異なっているように配置されて
    いることを特徴とする半導体ウエハ。
  3. 【請求項3】 半導体基板の表面に複数のチップの形成
    領域が縦横に配置して設けられており、前記チップの形
    成領域に形成されている各種のパターンが複数重層して
    形成されており、前記チップの形成領域に形成されてい
    る各種のパターンにおいて同じ層における1つのパター
    ンであって列毎の前記チップの形成領域の前記パターン
    は相互に90度位相が異なっているように配置されてい
    ることを特徴とする半導体ウエハ。
  4. 【請求項4】 前記チップの形成領域の平面形状は、正
    方形であることを特徴とする請求項1〜3のいずれか1
    項に記載の半導体ウエハ。
  5. 【請求項5】 前記チップの形成領域の平面形状は、長
    方形であることを特徴とする請求項1〜3のいずれか1
    項に記載の半導体ウエハ。
  6. 【請求項6】 半導体ウエハの表面に複数のチップの形
    成領域を縦横に配置されるように形成する工程と、 前記半導体ウエハの上にフォトレジスト膜を形成する工
    程と、 前記半導体ウエハを露光装置の試料台となっている第1
    のXYテーブルにセットすると共にフォトマスクを前記
    露光装置のマスク載置台となっている第2のXYテーブ
    ルにセットする工程と、 前記露光装置を用いて前記チップの形成領域の上の前記
    フォトレジスト膜に前記フォトマスクにおけるマスクパ
    ターンを露光して転写する工程と、 前記第1のXYテーブルまたは前記第2のXYテーブル
    を90度回転移動させた後、前記露光装置を用いて前記
    チップの形成領域とは異なる位置に配置されているチッ
    プの形成領域の上の前記フォトレジスト膜に前記フォト
    マスクにおけるマスクパターンを露光して転写する工程
    とを有することを特徴とする半導体装置の製造方法。
  7. 【請求項7】 半導体ウエハの表面に複数のチップの形
    成領域を縦横に配置されるように形成する工程と、 前記半導体ウエハの上にフォトレジスト膜を形成する工
    程と、 前記チップの形成領域に、フォトリソグラフィ工程を用
    いて各種のパターンを複数重層して形成する工程と、 前記半導体ウエハを露光装置の試料台となっている第1
    のXYテーブルにセットすると共にフォトマスクを前記
    露光装置のマスク載置台となっている第2のXYテーブ
    ルにセットする工程と、 前記チップの形成領域に形成する同じ層における1つの
    パターンは同じ配置を有する類として前記チップの形成
    領域が少なくとも2種類に類別した後、前記第1のXY
    テーブルまたは前記第2のXYテーブルを必要に応じて
    90度回転移動させることにより、前記露光装置を用い
    て前記チップの形成領域とは異なる類の前記チップの形
    成領域の上の前記フォトレジスト膜に前記フォトマスク
    におけるマスクパターンを露光して転写して、異なる類
    の前記チップの形成領域のパターンは相互に90度位相
    が異なっているように配置する工程とを有することを特
    徴とする半導体装置の製造方法。
  8. 【請求項8】 前記第1のXYテーブルまたは前記第2
    のXYテーブルを90度回転移動させる操作は、複数の
    前記チップの形成領域における隣同士が相互に異なるよ
    うに行うことを特徴とする請求項6または7記載の半導
    体装置の製造方法。
  9. 【請求項9】 前記第1のXYテーブルまたは前記第2
    のXYテーブルを90度回転移動させる操作は、複数の
    前記チップの形成領域における列毎に異なるように行う
    ことを特徴とする請求項6または7記載の半導体装置の
    製造方法。
JP6139194A 1994-06-21 1994-06-21 半導体ウエハおよびその半導体ウエハを用いた半導体装置の製造方法 Withdrawn JPH088151A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6139194A JPH088151A (ja) 1994-06-21 1994-06-21 半導体ウエハおよびその半導体ウエハを用いた半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6139194A JPH088151A (ja) 1994-06-21 1994-06-21 半導体ウエハおよびその半導体ウエハを用いた半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH088151A true JPH088151A (ja) 1996-01-12

Family

ID=15239751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6139194A Withdrawn JPH088151A (ja) 1994-06-21 1994-06-21 半導体ウエハおよびその半導体ウエハを用いた半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH088151A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110568732A (zh) * 2019-09-25 2019-12-13 长江存储科技有限责任公司 一种半导体结构及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110568732A (zh) * 2019-09-25 2019-12-13 长江存储科技有限责任公司 一种半导体结构及其制作方法

Similar Documents

Publication Publication Date Title
JPH056849A (ja) 半導体装置の製造方法
US8563202B2 (en) Single field zero mask for increased alignment accuracy in field stitching
JP2001044094A (ja) 重ね合わせ用マーク、重ね合わせ精度測定方法およびアライメント方法、並びに半導体装置
JP3363799B2 (ja) デバイスの構造部分の配置方法およびデバイス
KR20070018527A (ko) 반도체 디바이스 제조를 위한 오버레이 마크 및 이를이용한 오버레이 측정방법
US10833022B2 (en) Structure and method to improve overlay performance in semiconductor devices
US6333213B2 (en) Method of forming photomask and method of manufacturing semiconductor device
WO2013143183A1 (zh) 光刻蚀方法及曝光系统
US7910289B2 (en) Use of dual mask processing of different composition such as inorganic/organic to enable a single poly etch using a two-print-two-etch approach
US20240126174A1 (en) Lithography
US6656667B2 (en) Multiple resist layer photolithographic process
US20090191723A1 (en) Method of performing lithographic processes
JP2001318455A (ja) 半導体集積回路装置の製造方法
TWI766060B (zh) 圖案化方法
KR20240110795A (ko) 스트레서 막을 사용하는 정밀 다축 포토리소그래피 정렬 보정
JPH088151A (ja) 半導体ウエハおよびその半導体ウエハを用いた半導体装置の製造方法
WO1999008314A1 (fr) Dispositif de circuit integre a semi-conducteur et procede de fabrication correspondant
US20170005015A1 (en) Monitor process for lithography and etching processes
US20090098487A1 (en) Method of Forming Variable Patterns Using a Reticle
KR100772090B1 (ko) 반도체 제조용 노광 마스크의 제조방법
JPH0917714A (ja) アライメント方法およびアライメント誤差検査方法
US20130252428A1 (en) Photo-etching and Exposing System
TWI743792B (zh) 半導體製程用游標尺及使用其進行的微影製程檢測方法
JPH08181056A (ja) フォトマスクおよびその製造方法ならびに半導体装置の製造方法
CN116348818A (zh) 在半导体晶片的前表面上制造电子元件组件的方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010904