JP2001318455A

JP2001318455A - 半導体集積回路装置の製造方法

Info

Publication number: JP2001318455A
Application number: JP2000139939A
Authority: JP
Inventors: Yoshihiko Okamoto; 好彦岡本
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2000-05-12
Filing date: 2000-05-12
Publication date: 2001-11-16

Abstract

(57)【要約】【課題】同一の半導体集積回路装置または同一系列の
半導体集積回路装置の製造に用いられる複数枚のマスク
を効率的に製作する。【解決手段】マスク設計データを、ラフパターンを描
画するための第一種ＥＢ用データとファインパターンを
描画するための第二種ＥＢ用データとに分け、それぞれ
の装置に対応したマスク描画データへ変換する。第一種
ＥＢおよび第二種ＥＢそれぞれの装置に対応したマスク
描画データの完成後、その第一種ＥＢおよび第二種ＥＢ
それぞれの装置により、マスクへ回路パターンの描画を
行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路装
置の製造方法に関し、特に、フォトマスク上やレチクル
上に集積回路パタ−ンを形成し、そのフォトマスクおよ
びレチクルと光投影露光とを用いて形成された集積回路
パターンを有する半導体集積回路装置の製造に適用して
有効な技術に関するものである。

【０００２】

【従来の技術】集積回路パターンの微細化および高集積
化が進み、紫外線光を使用してフォトマスク（以下、マ
スクと略す）上の集積回路パターンを半導体ウェハに転
写するフォトリソグラフィ工程においては、集積回路パ
ターンの半導体ウェハへの転写精度の低下を防ぐこと
と、フォトマスク上に集積回路に対応した回路パターン
を精度良く形成することが求められている。

【０００３】集積回路パターンの半導体ウェハへの転写
精度の低下を防ぐことに関しては、たとえば、１９９６
年８月２０日、株式会社工業調査会発行、「フォトマス
ク技術のはなし」、ｐ２３６〜ｐ２４０に、半導体ウェ
ハへ転写される集積回路パターンの変形を見込んで、マ
スク上に形成される回路パターンの寸法または形状を補
正してマスクの設計を行い、集積回路パターンの半導体
ウェハへの転写精度を向上させる光近接効果補正（Opti
cal Proximity Correction；ＯＰＣ）技術についての記
載がある。

【０００４】また、たとえば上記した「フォトマスク技
術のはなし」、ｐ２２９〜ｐ２３６には、マスクを透過
する光に位相差を設け、その透過光の干渉を用いて半導
体ウェハへ転写される集積回路パターンの解像度を向上
させる位相シフト技術についての記載がある。

【０００５】マスク上に集積回路に対応した回路パター
ンを形成する技術として、たとえば上記した「フォトマ
スク技術のはなし」、ｐ４０〜ｐ４６に、電子線描画装
置を用いる電子ビーム露光方式についての記載がある。
その電子ビーム露光方式において用いられる電子ビーム
走査方式は、たとえばラスタ方式とベクタ方式とがあ
る。ラスタ方式はマスクの全面を走査して、回路パター
ンが形成される部分にのみ電子ビームを照射する方式で
ある。また、ベクタ方式は、マスク上の回路パターンが
形成される部分のみ走査する方式である。１つの半導体
集積回路装置を製造するための露光処理の際に複数枚の
マスクが必要となるが、それらマスクへの回路パターン
の描画はラスタ方式もしくはベクタ方式のどちらか一方
のみを用いて行っている。そして、上記複数枚のマスク
の各々に回路パターンを形成する際には、共通（１種
類）のステージ座標系に各々のマスク基板を保持した状
態で行っている。複数枚のマスクの各々に回路パターン
を形成するのに、描画装置のステージを共通（１種類）
としているのは、レーザ干渉によるステージ座標系の位
置を計測する際のミラーの平坦度誤差およびマスク基板
のセッティング誤差の低減と、複数のマスク間の半導体
ウェハ上における重ね合わせ精度の向上とを目的として
いるからである。

【０００６】

【発明が解決しようとする課題】ところが、電子線描画
装置などの回路パターン描画装置は、マスク上に描画す
る回路パターンの微細化および高集積化に伴って以下の
ような問題を生ずることを本発明者は見出した。

【０００７】すなわち、回路パターンの微細化および高
集積化の進展が早いために、回路パターン描画装置をそ
の進展に対応させる（新規開発する）ことが技術的に困
難となってきている。また、新規に回路パターン描画装
置を開発した場合でも、回路パターン描画装置の分野は
市場規模が小さいために、開発費用およびランニングコ
ストが膨大となる。そのため、この開発費用およびラン
ニングコストを回収するために、マスクの価格が高価に
なるという問題がある。

【０００８】本発明の目的は、同一の半導体集積回路装
置または同一系列の半導体集積回路装置の製造に用いら
れる複数枚のマスクに回路パターンを描画する工程にお
いて、効率的にマスクを製作できる技術を提供すること
にある。

【０００９】また、本発明の他の目的は、マスクを用い
て投影露光により半導体ウエハ上に回路パターンを形成
する工程において、投影露光装置に対して厳密な回路パ
ターン転写精度を要求することなく、マスクに描画され
た回路パターンを高精度に半導体ウェハに転写すること
ができる技術を提供することにある。

【００１０】また、本発明の他の目的は、マスクデータ
の作成とそのマスクデータの管理とにかかるコストを低
減することができる技術を提供することにある。

【００１１】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１２】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。

【００１３】すなわち、本発明は、同一の半導体集積回
路装置または同一系列の半導体集積回路装置を複数枚の
マスクを用いて製造する際に、マスク設計データを作成
する工程と、前記マスク設計データを、所定のエネルギ
ービームサイズのオンオフ照射により回路パターンを描
画する第１方式の描画装置用の第１マスク描画データ
と、前記ビームサイズを変更しながらビームを照射し回
路パターンを描画する第２方式の描画装置用の第２マス
ク描画データとに変換する工程と、前記マスク設計デー
タを前記第１マスク描画データおよび前記第２マスク描
画データに変換するための条件とデータチェックのため
のチェック値とを構成要素としてデータベースを作成す
る工程と、前記データベースに登録された前記チェック
値をもとに前記第１マスク描画データおよび前記第２マ
スク描画データの異常有無を確認する工程と、前記第１
方式の描画装置と前記第１マスク描画データとを用い第
１マスクに第１回路パターンを描画する工程と、前記第
２方式の描画装置と前記第２マスク描画データとを用い
第２マスクに第２回路パターンを描画する工程と、前記
第１マスクに描画された前記第１回路パターンおよび前
記第２マスクに描画された前記第２回路パターンを投影
露光により半導体ウェハ上に転写する工程とを含むもの
である。

【００１４】また、本発明は、同一の半導体集積回路装
置または同一系列の半導体集積回路装置を複数枚のマス
クを用いて製造する際に、マスク設計データを作成する
工程と、前記マスク設計データを、ビームサイズを変更
しながらビームを照射し回路パターンを描画する第２方
式の描画装置用の第２マスク描画データと、回路パター
ンの一部を描き出した形状のエネルギービームを照射し
回路パターンを描画する第３方式の描画装置用の第３マ
スク描画データとに変換する工程と、前記マスク設計デ
ータを前記第２マスク描画データおよび前記第３マスク
描画データに変換するための条件とデータチェックのた
めのチェック値とを構成要素としてデータベースを作成
する工程と、前記データベースに登録された前記チェッ
ク値をもとに前記第２マスク描画データおよび前記第３
マスク描画データの異常有無を確認する工程と、前記第
２方式の描画装置と前記第２マスク描画データとを用い
第２マスクに第２回路パターンを描画する工程と、前記
第３方式の描画装置と前記第３マスク描画データとを用
い第３マスクに第３回路パターンを描画する工程と、前
記第２マスクに描画された前記第２回路パターンおよび
前記第３マスクに描画された前記第３回路パターンを投
影露光により半導体ウェハ上に転写する工程とを含むも
のである。

【００１５】また、本発明は、半導体ウェハ上の自己整
合的に形成される箇所への回路パターンの転写に用いる
マスクは、第１方式の描画装置により第１回路パターン
が描画されたものである。

【００１６】また、本発明は、マスク上に描画する回路
パターンのマスクパターン設計アドレス単位が０．１μ
ｍ以上の場合は第１方式の描画装置を用いて描画を行
い、０．０２μｍの場合は第２方式の描画装置を用いて
描画を行うものである。

【００１７】また、本発明は、マスク上に描画する回路
パターンのマスクパターン設計アドレス単位が０．１μ
ｍ以上の場合は第１方式の描画装置を用いて描画を行
い、０．０２μｍの場合は第２方式の描画装置を用いて
描画を行うものであり、第１方式の描画装置は電子ビー
ム加速電圧が２０ｋＶ以下のラスタ方式の電子線描画装
置とし、第２方式の描画装置は電子ビーム加速電圧が５
０ｋＶ以上のベクタ方式の電子線描画装置とするもので
ある。

【００１８】また、本発明は、前記第２方式の描画装置
では描画することが困難な斜めパターンまたは特殊形状
パターンのマスクへの描画は、第１方式の描画装置また
は第３方式の描画装置を用いて行うものである。

【００１９】また、本発明は、マスク設計データをマス
ク描画データに変換するための条件を構成要素としてデ
ータベースを作成する工程を含み、前記データベースは
所定の通信回線を介して検索および書き込みが行われる
ものである。

【００２０】上記の本発明によれば、高い寸法精度およ
び位置精度が要求されない回路パターンのフォトリソグ
ラフィ工程においては、第１方式の描画装置を用いて、
マスク設計データに近い寸法のエネルギービーム照射の
オンオフを繰り返して第１マスク上に第１回路パターン
を描画する。また、高い寸法精度および位置精度が要求
される回路パターンのフォトリソグラフィ工程において
は、第２方式の描画装置を用いて、マスクパターン設計
アドレス単位に対応した可変寸法のエネルギービームの
照射により第２マスク上に第２回路パターンを描画す
る。そのため、同一の半導体集積回路装置または同一系
列の半導体集積回路装置の製造工程中の露光工程に用い
られる複数枚のマスク（マスクセット）を効率よく製造
することが可能となる。

【００２１】また、上記の本発明によれば、同一の半導
体集積回路装置または同一系列の半導体集積回路装置の
製造工程中の露光工程に用いられるマスクセットを効率
よく製造することができるので、マスクセットの製造コ
ストを低減することが可能となる。

【００２２】また、上記の本発明によれば、第１マスク
描画データおよび第２マスク描画データのデータハンド
リングとなるデータサムチェック値などをデータベース
に記録することができるので、作成された第１マスク描
画データおよび第２マスク描画データを磁気ディスクな
どに保存する時や、第１マスク描画データを第１方式の
描画装置へ転送する時および第２マスク描画データを第
２方式の描画装置へ転送する時などに、そのデータサム
チェック値を用いて再度演算することにより第１マスク
描画データおよび第２マスク描画データの異常有無を確
認することが可能となる。

【００２３】また、上記の本発明によれば、第１マスク
描画データおよび第２マスク描画データは半導体集積回
路装置の製品名、工程名、枝番号およびデータ変換年月
日などをキーアイテムとしてデータベースを構築したコ
ンピュータにより管理することができる。マスク設計者
は、前記データベースに対して半導体集積回路装置の製
品名、工程名、枝番号およびデータ変換年月日などのキ
ーアイテムの一部分だけでも判明していれば、その一部
分を含むすべての第１マスク描画データまたは第２マス
ク描画データを短時間で検索することが可能となる。

【００２４】また、上記の本発明によれば、マスク設計
者はインターネットやイントラネットなどの所定の通信
回線を介して、オンラインで第１マスク描画データおよ
び第２マスク描画データの検索とデータベースへの書き
込みとができるので、回路パターンを描画する工程に該
当する第１マスク描画データまたは第２マスク描画デー
タの使用可否をデータベースに記録することが可能とな
る。

【００２５】また、上記の本発明によれば、マスク設計
者はオンラインで検索した第１マスク描画データまたは
第２マスク描画データ、および第１マスク描画データま
たは第２マスク描画データをマスク基板上に配置する際
の配置データをコンピュータのモニタ画面上にグラフィ
ック表示させることができるので、その第１マスク描画
データまたは第２マスク描画データに対応した回路パタ
ーンの検証を容易にすることが可能となる。

【００２６】また、上記の本発明によれば、複数のマス
ク設計者が過去に作成したマスク描画データに関する情
報についてもデータベースに記録することができるの
で、それらマスク描画データを用いることが可能な場合
には、改めてマスク描画データを作成することなくその
マスク描画データを共用することが可能となる。

【００２７】また、上記の本発明によれば、複数のマス
ク設計者が過去に作成したマスク描画データを共用する
ことができるので、新たなマスク設計データおよびマス
ク描画データを作成する工程を省略することが可能とな
る。

【００２８】また、上記の本発明によれば、高い寸法精
度および位置精度が要求される回路パターンのフォトリ
ソグラフィ工程においては、第２方式の描画装置を用い
て、マスクパターン設計アドレス単位に対応した可変寸
法のエネルギービームの照射により第２マスク上に第２
回路パターンを描画する。また、斜めパターンまたは特
殊形状パターンを含み、上記した高い寸法精度および位
置精度が要求される回路パターン以外の第３回路パター
ンを第３マスク上に描画するフォトリソグラフィ工程に
おいては、第３方式の描画装置を用いて第３マスク上に
第３回路パターンを描画する。そのため、一つの半導体
集積回路装置または同一系列の半導体集積回路装置の製
造工程中の露光工程に用いられるマスク（マスクセッ
ト）を効率よく製造することが可能となる。

【００２９】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。

【００３０】なお、本発明の実施の形態において、半導
体ウェハとは半導体集積回路装置の製造に用いるシリコ
ンその他の半導体単結晶基板（一般にほぼ円形）、サフ
ァイア基板、ガラス基板その他の絶縁、反絶縁または半
導体基板等、並びにそれらの複合的基板であり、絶縁
層、エピタキシャル半導体層、その他の半導体層および
配線層などを形成して集積回路を形成しているものとす
る。なお、基板表面の一部または全部を他の半導体、た
とえばＳｉＧｅ等にしてもよい。また、マスクとは、フ
ォトマスクおよびレチクル等の露光原版を含むものと
し、マスク基板上に光を遮蔽するパターンや光の位相を
変化させるパターンを形成したものとする。

【００３１】（実施の形態１）本発明者は、マスクに描
画される回路パターンの微細化および高集積化に伴い、
同一の半導体集積回路装置または同一系列の半導体集積
回路装置の製造に用いる複数枚のマスク（マスクセッ
ト）を効率よく製造することを目的として、次のような
観点で解決手段を検討した。

【００３２】その一つは、マスクに描画する回路パター
ンごとに描画に用いる電子線描画装置を選択する、すな
わち描画する回路パターンに対応してラスタ方式または
ベクタ方式の電子線描画装置を使い分ける方法である。
描画する回路パターンに対応してラスタ方式またはベク
タ方式の電子線描画装置を使い分けることにより、各々
の電子線描画装置が不得手とする回路パターンの描画を
各々の電子線描画装置が補い合うことができるので、マ
スクの製造効率を向上させることが可能となる。この場
合、ラスタ方式およびベクタ方式の電子線描画装置を使
い分けるためのマスク設計データの作成に課題がある
が、その具体的な解決手段は後ほど詳細に説明する。そ
して、マスクの製造効率を向上させることができるの
で、マスクの製造コスト上昇の抑制を図ることが可能と
なる。

【００３３】本発明者が検討した二点目の解決手段は、
複数の回路パターンを半導体ウェハ上に重ねて露光する
際の位置合わせ等に必要な補正を、マスクデータ作成時
に行う方法である。従来、その補正は電子線描画装置の
マスクステージ上で行われていたが、位置合わせ等に必
要な補正量も考慮してマスクデータを作成することによ
り、マスクステージ上での補正を低減することができ
る。マスクステージ上での補正を低減することができる
ので、マスクの製造効率を向上させることが可能とな
る。そして、マスクの製造効率を向上させることができ
るので、マスクの製造コスト上昇の抑制を図ることが可
能となる。

【００３４】ところで、回路パターンの高集積化に伴
い、マスクのデータ量および品種数が増えており、マス
クデータ作成とその管理が困難になっている問題があ
る。そこで、本発明者が検討した三点目の解決手段は、
マスクデータ作成とその管理のためのデータベースを構
築する方法である。そのデータベースを用いて、マスク
データに関する情報を整理することにより、その情報の
検索にかかる時間を短縮できるので、マスクの製造効率
を向上させることができる。そして、マスクの製造効率
を向上させることができるので、マスクの製造コスト上
昇の抑制を図ることが可能となる。

【００３５】以上の三点の観点から本発明者が検討した
本発明の実施の形態について、以下に詳細に説明する。

【００３６】本実施の形態１は、たとえば同一種類の半
導体集積回路装置または同一系列の半導体集積回路装置
用のマスクパターン設計アドレス単位を、半導体集積回
路装置の製造工程別に変えたものである。ここで、マス
クパターン設計アドレス単位とは、図１に示す設計グリ
ッド１（実線で示す四角形パターン１個）に相当するも
のである。また、描画グリッド２とは、破線で示す四角
形パターン１個に相当するものである。

【００３７】まず、図２に、本実施の形態１におけるマ
スクの設計工程から回路パターンの半導体ウェハ（半導
体基板）への転写工程までの流れを示す。

【００３８】マスク設計データは、回路パターンの配置
図と描画図とに分けられ、描画図はＬＳＩ設計の標準デ
ータ形式のストリームフォーマット（Stream Format；
ＳＦ）データ形式で記録される。これら回路パターンの
配置図と描画図は、実際に電子線描画装置で使えるよう
にデータ変換される。ＳＦデータ形式で記録された描画
図は、第一種電子線描画装置（第一種ＥＢ（第１方式の
描画装置））用データと第二種電子線描画装置（第二種
ＥＢ（第２方式の描画装置））用データとに分けられ、
それぞれの電子線描画装置に対応したマスク描画データ
へ変換される。本実施の形態１においては、たとえば第
一種電子線描画装置をラスタ方式の電子線描画装置と
し、第二種電子線描画装置をベクタ方式の電子線描画装
置とする。

【００３９】本実施の形態１において、第一種ＥＢは、
たとえば拡散層（半導体領域）形成の際の不純物注入時
に用いられるフォトレジスト膜を形成するためのマスク
（第１マスク）に回路パターン（ラフパターン（第１回
路パターン））を描画する。つまり、たとえばＭＩＳＦ
ＥＴ（Metal Insulator Semiconductor Field EffectTr
ansistor）のゲート電極や半導体集積回路装置が有する
配線などの加工など、高い寸法精度が要求される箇所に
比べて精度の要求されない箇所を形成する際のフォトレ
ジスト膜を形成するためのマスクに回路パターンを描画
するのに用いられる。

【００４０】第一種ＥＢによるマスクへの回路パターン
の描画は、図１に示したマスク設計データに近い寸法
（描画グリッド２）のエネルギービーム照射のオンオフ
を繰り返すこと（所定のエネルギービームサイズのオン
オフ照射）により行われる。この第一種ＥＢのエネルギ
ービームは、その寸法を変えることができないため、高
い寸法精度が要求される箇所（ファインパターン）の描
画には向かないが、後述する第二種ＥＢに比べ、ラフパ
ターンを速く描画することができる。

【００４１】また、第二種ＥＢは、第一種ＥＢでは対応
できない、たとえばＭＩＳＦＥＴのゲート電極や半導体
集積回路装置が有する配線など、高い寸法精度が要求さ
れる箇所を形成する際のフォトレジスト膜を形成するた
めのマスク（第２マスク）に回路パターン（ファインパ
ターン（第２回路パターン））を描画するのに用いられ
る。ファインパターンを描画するためのマスク描画デー
タには、計算機処理による光近接効果補正などの補正を
必要とするものも含まれる。

【００４２】第二種ＥＢによるマスクへの回路パターン
の描画は、可変寸法のエネルギービームの照射により行
われる。この第二種ＥＢのエネルギービームは、マスク
パターン設計アドレス単位（設計グリッド１）に対応し
た可変寸法のエネルギービームであるため、上記した第
一種ＥＢに比べ、ラフパターンの描画には時間がかかる
ことになるが、ファインパターンについてはより正確に
描画することができる。

【００４３】そこで、本実施の形態１においては、第一
種ＥＢおよび第二種ＥＢそれぞれの装置に対応したマス
ク描画データの完成後、その第一種ＥＢおよび第二種Ｅ
Ｂそれぞれの装置により、マスクへの回路パターンの描
画が行われる。

【００４４】すなわち、同一の半導体集積回路装置また
は同一系列の半導体集積回路装置を製造するに当たり、
ラフパターンが描画されたマスクを製造する工程とファ
インパターンをマスクに描画する工程とで、第一種ＥＢ
と第二種ＥＢとを使い分ける。そのため、第一種ＥＢお
よび第二種ＥＢそれぞれの装置に最適なマスクパターン
設計アドレス単位を設定し、マスク設計データを作成す
ることが可能となる。それにより、ラフパターンが描画
されるマスクおよびファインパターンが描画されるパタ
ーンのマスク設計データを効率よく作成することが可能
となる。

【００４５】次に、図３にマスク設計データの作成にお
けるフローチャートの一例を示す。最終的に製造される
製品の仕様により、システム設計，論理設計，回路設計
およびレイアウト設計が行われる。この一連の作業の
後、作成されたマスク設計データは、たとえばＣＡＤ
（Computer Aided Design）またはＤＡ（Design Automa
tion）などのコンピュータシステムを用いて、配線のチ
ェックおよびレイアウトのチェックなど、設計仕様チェ
ックを行う。その後、図３に示したフローチャートによ
り作成されたマスク設計データは、たとえばＳＦデータ
などのＣＡＭ（Computer Aided Manufacturing）データ
として出力される。

【００４６】続いて、上記したＣＡＭデータに変換され
たマスク設計データは、図２を用いて前述したマスク描
画データに変換される。このマスク描画データは、マス
ク設計データに対して、電子線描画のための基本図形分
解，フィールド分割などの描画データ変換，回路パター
ン形成時の補正変換および投影露光歪みを補正するため
の光近接効果補正変換などの変換がなされたものであ
り、図２を用いて前述した第一種ＥＢおよび第二種ＥＢ
を駆動するためのデータである。

【００４７】図４は、たとえばＳＦデータなどのＣＡＭ
データに変換されたマスク設計データを、上記したマス
ク描画データへ変換するフローチャートの一例を示した
ものである。ＣＡＭデータとして出力されたマスク設計
データは、図形データの重なり除去，基本図形除去，フ
ィールド分割およびマスクパターン寸法補正などの各処
理が施される。これらの処理の際に、マスク描画データ
へ変換するための設定条件は、マスクへの描画を第一種
ＥＢによって行うか第二種ＥＢによって行うかによって
異なってくる。つまり、ここでは、マスク設計データを
第一種ＥＢ用のマスク描画データ（第１マスク描画デー
タ）と第２種ＥＢ用のマスク描画データ（第２マスク描
画データ）とに変換する処理が施される。このようにし
て作成されたマスク描画データに基づいて、マスクへ回
路パターンなどを描画することが可能となる。このよう
にして変換された複数のマスク描画データをマスク上に
配置することにより、マスク上に回路パターン、集積回
路テスト用パターン、マスクテストパターンおよび露光
アライメントマークパターンなどを形成することができ
る。

【００４８】図５に、マスク描画データを管理するため
の管理情報（マスク描画データ用のデータベース）の一
例を示す。図５中には記載していないが、その管理情報
中には、上記したマスク描画データへ変換するための設
定条件，マスク描画データへの変換年月日時分も含まれ
る。また、上記したマスク描画データについても、半導
体集積回路装置の製品名、工程名、枝番号およびデータ
変換年月日などをキーアイテムとして磁気ディスクなど
に保存される。

【００４９】そのマスク描画データ用のデータベース
は、マスク設計データをマスク描画データとするための
各種条件、すなわち、マスク描画データＩＤ，データ作
成，データフラグ，描画装置対応（データフォーマッ
ト，アドレスサイズおよびマスク寸法補正など），露光
対応（光近接効果補正条件；ＯＰＣ）およびデータハン
ドリング（データ量，図形数およびデータサムチェック
値など）などを構成要素としている。データサムチェッ
ク値は、１つのマスク描画データ全体またはマスク描画
データを構成する回路図形データに対し、サムチェック
演算処理をした値を比較する際に用いられる。このデー
タサムチェック値を用いて、作成されたマスク描画デー
タを磁気ディスクなどに保存する時やマスク描画データ
を電子線描画装置へ転送する時などに再度演算すること
で、マスク描画データの異常有無を確認することが可能
となる。

【００５０】それぞれのマスク描画データは、半導体集
積回路装置の製品名、工程名、枝番号およびデータ変換
年月日などをキーアイテムとしてコンピュータにより管
理されている。また、図５に示した管理情報も半導体集
積回路装置の製品名、工程名、枝番号およびデータ変換
年月日などをキーアイテムとしたデータベースとなって
いるので、それぞれのマスク描画データに対応するデー
タフォーマットおよび投影露光時の補正（ＯＰＣ）など
の情報を、マスク描画データ用のデータベースにより検
索することが可能となる。逆に、たとえばマスク描画デ
ータ用のデータベースにおいて、半導体集積回路装置の
製品名、工程名、枝番号およびデータ変換年月日などの
キーアイテムの一部分を指定することにより、そのキー
アイテムの一部分に該当するマスク描画データを検索
（リストアップ）することも可能になる。すなわち、マ
スク設計データを作成するマスク設計者は、マスク描画
データＩＤの一部分だけでも判明していれば、その一部
分を含むすべてのマスク描画データを短時間で検索する
ことが可能となる。

【００５１】図２中にも示したように、上記したマスク
設計者は、たとえばインターネットやイントラネットな
どの通信回線を介して、オンラインでマスク描画データ
の検索およびマスク描画データ用のデータベースへの書
き込みが可能である。それにより、マスク設計者は、該
当するマスク描画データの使用可否を指定（フラグ処
理）することができ、そのマスクの描画データの使用可
否に関する情報は、図５に示したマスク描画データ用の
データベースに記録される。

【００５２】検索したマスク描画データは、コンピュー
タのモニタ画面上にグラフィック表示させることで検証
することができる。同様に、マスク描画データをマスク
基板上に配置する際の配置データについても、モニタ画
面上にグラフィック表示させることで検証することがで
きる。そのため、そのマスク描画データに対応した回路
パターンの検証を容易にすることができる。

【００５３】また、複数のマスク設計者が過去に作成し
たマスク描画データに関する情報についても、図５に示
したマスク描画データ用のデータベースには記録され
る。そのため、マスク描画データを検索した結果、複数
のマスク設計者が過去に作成したマスク描画データを用
いることが可能な場合には、改めてマスク描画データを
作成することなくそのマスク描画データを共用すること
が可能になる。すなわち、マスク描画データを共用する
ことが可能な場合には、新たなマスク設計データおよび
マスク描画データを作成する工程を省略することができ
るので、半導体集積回路装置の製造に要する時間を短縮
することが可能となる。

【００５４】次に、図６に本実施の形態である半導体集
積回路装置の製造の露光工程で用いるマスクの全体構造
の一例を示す。

【００５５】図６に示すマスク１００は、たとえばＤＲ
ＡＭ（Dynamic Random Access Memory）の集積回路パタ
ーンを半導体ウェハ（半導体ウェハ上のフォトレジスト
膜；以下の記載において同じ）に露光する際に用いるも
のであり、実際の集積回路パターンの約５倍程度に拡大
された回路パターン原画が形成されたレチクルである。
このマスク１００はチップ転写領域Ａ，Ｂおよびアライ
メントマークＤなどを有している。マスク１００に形成
された集積回路パターンは、縮小投影露光装置により半
導体ウェハに転写される。

【００５６】マスク１００を構成するマスク基板は、た
とえば平面四角形状の透明な石英ガラス基板１０１等か
らなり、その中央には、たとえば長方形状の２つのチッ
プ転写領域Ａ，Ｂが、互いの長辺を平行にした状態で並
設されている。チップ転写領域Ａ，Ｂの各々が、１つの
ＤＲＡＭチップの転写分に対応する。チップ転写領域
Ａ，Ｂを２つ配置したことにより、マスク製造のスルー
プットの向上、およびマスクの検査をダイ・トゥ・ダイ
で行うことなどが可能になる。

【００５７】このチップ転写領域Ａ，Ｂは、たとえばク
ロム（Ｃｒ）等のような遮光材からなる枠状の遮光帯Ｃ
で区画されて形成されている。チップ転写領域Ａは、メ
モリ回路領域Ａ１１，Ａ１２，Ａ２１，Ａ２２およびそ
れらを取り囲む周辺回路領域Ａ００で構成されている。
同様に、チップ転写領域Ｂは、メモリ回路領域Ｂ１１，
Ｂ１２，Ｂ２１，Ｂ２２およびそれらを取り囲む周辺回
路領域Ｂ００で構成されている。このメモリ回路領域Ａ
１１，Ａ１２，Ａ２１，Ａ２２，Ｂ１１，Ｂ１２，Ｂ２
１，Ｂ２２には、半導体ウェハにメモリ回路形成用のパ
ターンを転写するためのパターンが配置されている。ま
た、周辺回路領域Ａ００，Ｂ００には、半導体ウェハに
ＤＲＡＭの周辺回路形成用のパターンを転写するための
パターンが配置されている。

【００５８】遮光帯Ｃの周辺部の領域Ｅには、半導体ウ
ェハ上に投影露光する製品名、工程名および製品枝番な
どからなるマスク描画データＩＤが配置されている。上
記したアライメントマークＤも、遮光帯Ｃの周辺部に配
置されている。

【００５９】マスク１００は、複数の種類のマスク描画
データにより形成されたメモリ回路領域Ａ１１，Ａ１
２，Ａ２１，Ａ２２，Ｂ１１，Ｂ１２，Ｂ２１，Ｂ２２
からなるチップ転写領域Ａ，Ｂから構成される場合があ
る。そのようなチップ転写領域Ａ，Ｂをマスク基板の中
心に対しオフセットを加えて合成することにより、マス
ク１００を形成することが可能となる。

【００６０】次に、図７に、本実施の形態１において用
いる、スポットビームを用いたラスタ方式の電子線描画
装置（第一種ＥＢ）を示す。このラスタ方式の電子線描
画装置は、マスクステージの上方に電子ビーム源、電子
ビームを制御して照射するための複数の電子レンズおよ
びビーム偏向器などの制御電極からなる電子ビーム系が
設けられており、マスクに向けて電子ビームが放射され
る構成になっている。

【００６１】ラスタ方式の電子線描画装置は、図２を用
いて前述したように、マスク設計パターンデータに近い
寸法（描画グリッド２）のエネルギービーム照射のオン
オフを繰り返すことにより、マスク上に回路パターンを
描画する。ここで用いられるエネルギービームは、約１
０ｋＶ程度に加速された約０．０５μｍ〜０．５μｍ程
度のスポットの電子ビームである。

【００６２】ラスタ方式においては、電子ビームのスポ
ットサイズと図１を用いて前述したマスクパターン設計
アドレス単位とが同一に設定されている。一例として、
マスクパターン設計アドレス単位を０．０１μｍとして
マスク設計データを作成した場合、マスク描画データへ
変換された後には０．１μｍに丸められ、図１中にて示
した描画グリッド２となる。つまり、マスク設計データ
と実際にマスク上に描画されるパターンの位置と寸法と
の間にシフト（丸め誤差）が生じる。

【００６３】この丸め誤差は、電子線描画装置の電子ビ
ームの照射量を補正することで修正可能である。たとえ
ば、上記したようなマスクパターン設計アドレス単位を
０．０１μｍとして、マスク設計データがマスク描画デ
ータへ変換された後には０．１μｍに丸められ、描画グ
リッド２となる場合においては、電子ビームの照射量を
減らすことにより、マスク上に描画される回路パターン
の寸法を目的値に合わせることができる。

【００６４】また、半導体ウェハ上に転写される回路パ
ターンの位置ずれは、図８（ａ）および（ｂ）に示すよ
うな方式と組み合わせることにより補正が可能である。

【００６５】図８（ａ）に示す場合においては、ＭＩＳ
ＦＥＴの半導体領域（ソース領域およびドレイン領域）
１５１形成のための不純物イオン注入工程は、たとえば
多結晶シリコンからなるゲート電極１５２がマスクとな
る。つまり、その半導体領域はゲート電極の端部より自
己整合的に形成することが可能である。

【００６６】図８（ｂ）に示す場合においては、半導体
領域に通ずる接続孔１５３は、ゲート電極１５２とは距
離をおいてエッチングにより形成する必要がある。ここ
で、接続孔１５３の形成時にサイドウォールスペーサ１
５４がエッチングされないようにエッチングの選択比を
採るように設定することにより、その接続孔１５３をゲ
ート電極１５２に対して自己整合的に形成することが可
能である。

【００６７】すなわち、上記した半導体領域１５１や接
続孔１５３のように、自己整合的に形成される箇所に転
写される回路パターンの位置ずれは、イオン打ち込みや
エッチングの際に自己整合的に修正することが可能とな
る。そのため、マスクを用いて投影露光により半導体ウ
エハ上に回路パターンを形成する工程において、投影露
光装置に対して厳密な回路パターン転写精度を要求する
ことなく、マスクに描画された回路パターンを高精度に
半導体ウェハに転写することができる。つまり、投影露
光装置に対して厳密な回路パターン転写精度の要求を回
避できるので、マスク設計データの設計余裕を拡大する
ことができる。

【００６８】図９は、本実施の形態１において用いる、
可変整形ビームを用いたベクタ方式の電子線描画装置
（第二種ＥＢ）である。このベクタ方式の電子線描画装
置は、上記したラスタ方式の電子線描画装置と同様に、
マスクステージの上方に電子ビーム源、電子ビームを制
御して照射するための複数の電子レンズおよびブランキ
ング電極や偏向器などの制御電極からなる電子ビーム系
が設けられており、マスクに向けて電子ビームが放射さ
れる構成になっている。

【００６９】ところで、マスクへ照射する電子ビームの
加速電圧を増加させることにより、マスク上での電子ビ
ームの散乱を抑制することが可能になる。また、マスク
上での電子ビームの散乱を抑制することにより、回路パ
ターンをより高精度に描画することができる。そこで本
実施の形態１においては、ベクタ方式の電子線描画装置
は、マスクパターン設計アドレス単位に対応した可変寸
法の電子ビームを約５０ｋＶ程度に加速して照射する。
そのため、上記したラスタ方式の電子線描画装置に比
べ、ファインパターンについてはより正確に描画するこ
とができる。

【００７０】ベクタ方式の電子線描画装置は、ラスタ方
式の電子線描画装置に比べて装置構成が複雑になる。こ
れを、図６中にて示したチップ転写領域ＡまたはＢを拡
大した図１０を用いて説明する。

【００７１】ラスタ方式の電子線描画装置の場合は、図
１０中にて示すＸ（横）軸方向もしくはＹ（縦）軸方向
のどちらか一方のみに電子ビームを走査し、隣接する走
査ストライプとの接続精度が得られるように装置を調整
し、マスクへの回路パターンの描画制度を確保してい
る。一方、ベクタ方式の電子線描画装置の場合は、Ｘ軸
方向およびＹ軸方向の両方向におけるビームサイズの変
更範囲において、ショット接続精度およびフィールド接
続精度などが得られるように装置を調整し、マスクへの
回路パターンの描画制度を確保している。そのため、ベ
クタ方式の電子線描画装置は、マスク描画装置としての
ランニングコストが高くなる。

【００７２】また、図２を用いて前述したように、ラス
タ方式の電子線描画装置は高い寸法精度が要求されるフ
ァインパターンの描画には向かないが、ベクタ方式の電
子線描画装置に比べ、ラフパターンを速く描画すること
ができる。一方、ベクタ方式の電子線描画装置は、ラス
タ方式の電子線描画装置に比べ、ラフパターンの描画に
は時間がかかることになるが、ファインパターンについ
てはより正確に描画することができる。

【００７３】そこで、本実施の形態１においては、同一
の半導体集積回路装置または同一系列の半導体集積回路
装置の製造工程において、たとえば自己整合型の露光方
式を用いた投影露光に用いるマスクやその他のラフパタ
ーンが描画されるマスクへの回路パターンの描画にはラ
スタ方式の電子線描画装置を用い、他の露光工程に用い
るマスクへの回路パターン、つまりファインパターンの
描画にはベクタ方式の電子線描画装置を用いる。それに
より、同一の半導体集積回路装置または同一系列の半導
体集積回路装置の製造工程中の露光工程に用いられる複
数枚のマスク（マスクセット）を効率よく製造すること
が可能になる。すなわち、マスクセットを効率的に製造
できるようになることによって、マスクセットの製造コ
ストを低減することが可能になる。

【００７４】ところで、電子ビームによるマスクへの回
路パターンの描画の際には、図１１（ａ）に示すよう
に、まずマスク基板２０１上に、たとえばＣｒ等のよう
な遮光膜２０２が全面に被着され、その上には電子ビー
ム描画用のレジスト膜２０３を塗布する。続けて、図１
１（ｂ）に示すように、マスク基板２０１に電子ビーム
を照射して、回路パターンを形成する。電子ビームの露
光によりマスク基板に回路パターンを描画する際、マス
ク基板２０１上に描画する回路パターンの寸法をマスク
パターン設計アドレス単位以下で補正する場合は、上記
したように電子ビームの照射量を修正することで対応す
ることができる。

【００７５】次いで、上記のような電子ビームの照射処
理の後、図１１（ｃ）に示すように、マスク基板２０１
に対して現像処理を施して電子ビームレジストパターン
を形成し、これをエッチングマスクとしてエッチング処
理を施して遮光膜２０２をパターニングすることによ
り、マスク基板２０１上に回路パターンを形成してマス
クを製造する。

【００７６】続いて、マスクの外観検査を行う。この
時、フォトマスクにおける実際に形成されたパターン同
士を比較することで回路パターンの外観を検査する。

【００７７】次いで、このような検査工程の後、検査結
果に基づいて修正する。修正の際には、比較検査で回路
パターンが相違した箇所において、比較された双方の回
路パターンの大きさや形状等が実質的に等しくなるよう
に、異常の見つかった回路パターンに修正あるいは付着
異物除去を施す。

【００７８】続いて、このようにして得られたマスクを
用い、縮小投影露光装置により、マスクのパターンを半
導体ウェハに転写する。

【００７９】このように、電子ビームの照射後、現像、
エッチング等の一連のウェハプロセス処理を経て、半導
体ウェハに所定の回路パターンを形成することができ
る。

【００８０】マスクに描画される回路パターンの描画位
置の合わせ込みについては、電子線描画装置のマスクス
テージの位置座標精度を理想座標系に合わせ、マスクに
位置決めの基準となるマークパターンを形成する。同様
に、マスク検査装置のマスクステージの位置座標精度を
理想座標系に合わせることで、マスクに描画される回路
パターンの描画位置の合わせ込みが可能となる。また、
電子線描画装置のマスクステージが有するレーザ干渉計
を用いた絶対校正により、異なる電子線描画装置のマス
クステージの場合でも、マスク間でマスク重ね合わせ精
度を確保することができる。

【００８１】また、マスクに位置決めの基準となるマー
クパターンを形成し、そのマスクを０度，９０度，１８
０度および２７０度にそれぞれ回転して、そのマークパ
ターン位置を計測し、複数のマスク間におけるマークパ
ターン位置の相対誤差を低減した後、さらにマスクパタ
ーン間の距離（約１００ｍｍ程度）を校正することによ
っても、マスク間のマスク重ね合わせ精度を確保するこ
とができる。

【００８２】本実施の形態１においては、回路パターン
に対応してマスクパターン設計アドレス単位を設定す
る。それにより、マスク設計データのマスク描画データ
への変換およびマスクへの回路パターンの描画が容易に
なる。その結果、一つの半導体集積回路装置または同一
系列の半導体集積回路装置の製造に用いるマスクセット
を効率よく製造することが可能になる。すなわち、マス
クセットを効率的に製造できるようになることによっ
て、マスクの高精度化に伴うマスクの製造原価の上昇を
回避することができる。その結果、半導体集積回路装置
の製造コストの上昇をも回避することができる。

【００８３】また、本実施の形態１において製造される
マスクを用いた露光工程において、露光装置が必要とす
る位置座標補正を良好に行うことができるので、マスク
の重ね合わせ精度を向上させることができる。その結
果、半導体ウェハに所望の形状および寸法の回路パター
ンを良好に転写することが可能となる。

【００８４】（実施の形態２）本実施の形態２は、前記
実施の形態１において図９を用いて説明したベクタ方式
の電子線描画装置の可変整形ビームでは描画することが
困難な斜めパターンおよび特殊形状パターンなどを含む
回路パターンを描画する場合に本発明を適用したもので
ある。

【００８５】図１２に、本実施の形態２におけるマスク
の設計工程から回路パターンの半導体ウェハ（半導体基
板）への転写工程までの流れを示す。

【００８６】前記実施の形態１の場合と同様に、マスク
設計データは、回路パターンの配置図と描画図とに分け
られ、描画図はＳＦデータ形式で記録される。これら回
路パターンの配置図と描画図は、実際に電子線描画装置
で使えるようにデータ変換される。ＳＦデータ形式で記
録された描画図は、第二種電子線描画装置（第二種Ｅ
Ｂ）用データと第三種電子線描画装置（第三種ＥＢ（第
３方式の描画装置））用データとに分けられ、それぞれ
の装置に対応したマスク描画データへ変換される。

【００８７】第三種ＥＢに用いられるマスク描画データ
は、斜めパターンまたは特殊形状パターンを含むマスク
設計データとそれ以外のマスク設計データとを複合する
ことで作成される。そして、作成されたマスク描画デー
タを用いて、第三種ＥＢは一括転写電子ビーム（一括転
写方式）によりマスク（第３マスク）へ回路パターン
（超ファインパターン（第３回路パターン））を描画す
る。

【００８８】次に、図１３に、本実施の形態２において
用いる、上記した一括転写方式の電子線描画装置（第三
種ＥＢ）を示す。この一括転写方式の電子線描画装置
は、電子ビーム源からステージに到る電子ビームの経路
には、たとえば矩形の開口パターンが形成された第１ア
パーチャ、電子ビームの放射の有無を制御するブランキ
ング電極、電子線レンズ、一括開口の選択と可変ビーム
整形を行う第１偏向器、一括転写開口と矩形開口を含む
第２アパーチャおよび電子ビームのマスクにおける照射
位置を制御する第２偏向器等などからなる電子ビーム系
が設けられている。なお、電子線レンズは、電子ビーム
の収束、電子ビームの光軸の回り方向における回転補正
および電子ビームの断面形状の縮小などを行いことによ
り、マスクに対する焦点合わせ等を行う。

【００８９】また、図１３中での図示は省略している
が、真空チャンバ内にマスクステージ設けられている。
このマスクステージは、水平面内においてＸ方向および
Ｙ方向に移動させることができる。

【００９０】マスクステージの位置はレーザ干渉計によ
って測定され、電子ビーム系にフィードバックされるよ
うになっている。この時、マスクステージ上の位置に対
応して、マスク描画データに位置座標補正値が付加され
る。この位置座標補正値は、たとえばレーザ座標測定装
置などを用いた手段により計測されたものである。一例
として、６インチ（約１５．２４ｃｍ）のマスクの面内
において１０ｍｍ間隔で１４４（＝１２×１２）点の位
置座標補正を行うことができる。それにより、第二種Ｅ
Ｂのマスクステージと第三種ＥＢのマスクステージとの
間の互換性を得ることが可能となる。

【００９１】そこで、本実施の形態２においては、第二
種ＥＢおよび第三種ＥＢそれぞれの装置に対応したマス
ク描画データの完成後、その第二種ＥＢおよび第三種Ｅ
Ｂそれぞれの装置により、マスクへの回路パターンの描
画が行われる。たとえば、マスクに回路パターンを描画
する際に、マスクパターン設計アドレス単位が０．０２
μｍ以下で設計された回路パターン（ファインパター
ン）を描画するに当たっては第二種ＥＢを用い、それ以
外の回路パターン（斜めパターンまたは特殊形状パター
ンも含む）を描画するに当たっては第三種ＥＢを用いる
ことで、マスクへの回路パターンの描画が行う。それに
より、一つの半導体集積回路装置または同一系列の半導
体集積回路装置の製造工程中の露光工程に用いられるマ
スク（マスクセット）を効率よく製造することが可能に
なる。すなわち、マスクセットを効率的に製造できるよ
うになることによって、マスクセットの製造コストを低
減することが可能になる。

【００９２】ところで、上記した斜めパターンについて
は、前記実施の形態１において図７を用いて説明したス
ポットビームを用いたラスタ方式の電子線描画装置（第
一種ＥＢ）を用いて描画することも可能である。任意角
度の斜めパターンを描画する際に、たとえば図１４に示
すように、回路パターン寸法をマスクパターン設計アド
レス単位により設定し、電子ビーム照射のオンオフを繰
り返すことにより、設計パターンと近似的に同一な描画
パターンを形成することが可能である。たとえば、マス
クパターン設計アドレス単位を０．１μｍとした場合、
０．１μｍの電子ビームを用いることにより任意角度の
斜めパターンを描画することが可能となる。

【００９３】ラスタ方式の電子線描画装置を用いてマス
クに回路パターンを描画する際に、斜めパターンの寸法
精度は、マスクへの電子ビームの照射量を調整すること
で目標値に合わせることが可能となる。たとえば、本実
施の形態２においては、マスクパターン設計アドレス単
位を０．１μｍ以上のものと０．０２μｍ以下のものと
に分ける場合を例示できる。また、マスクへ照射する電
子ビームの加速電圧を増加させることにより、マスク上
での電子ビームの散乱を抑制することが可能になる。よ
って、マスクパターン設計アドレス単位が０．０２μｍ
以下の場合においては、０．１μｍ以上の場合よりも電
子ビームの加速電圧を増加させた状態でマスクへの回路
パターンの描画を行うことにより、斜めパターンの寸法
精度を目標値に合わせることができる。たとえば、マス
クパターン設計アドレス単位が０．１μｍ以上の場合に
は、電子ビームの加速電圧を約１０ｋＶとし、マスクパ
ターン設計アドレス単位が０．０２μｍ以下の場合に
は、電子ビームの加速電圧を約５０ｋＶとすることを例
示することができる。

【００９４】すなわち、たとえばマスクに描画される回
路パターンの寸法が約１．５μｍ程度以上の場合におい
ては、電子ビームの加速電圧を約１０ｋＶ程度としてマ
スクに回路パターンを描画しても、光近接効果補正など
の補正を加えることなくマスクに所望の回路パターンを
描画することが可能である。

【００９５】一方、たとえばマスクに描画される回路パ
ターンの寸法が約０．５μｍ〜１．０μｍ程度以下の場
合においては、マスクの描画面をたとえば約５μｍ程度
角の二次元格子状に分割する。そして、各二次元格子内
に描画される回路パターンの面積密度に応じて、電子ビ
ームの照射量を調整することにより、所望の回路パター
ンを描画することができる。その結果、マスク描画デー
タ作成時に行う光近接効果補正などの補正に要する計算
機処理時間を短縮することが可能となる。

【００９６】マスクに描画される回路パターンの描画位
置の合わせ込みについては、前記実施の形態１の場合と
同様である。また、電子線描画装置のマスクステージが
有するレーザ干渉計を用いた絶対校正により、異なる電
子線描画装置のマスクステージの場合でも、マスク間で
マスク重ね合わせ精度を確保することができる。

【００９７】本実施の形態２においては、マスクに描画
される回路パターンの寸法およびパターン形状に対応し
て電子線描画装置を選ぶ。そのため、マスクへの回路パ
ターンの描画が容易になる。その結果、マスクセットの
製造コストを低減することが可能となる。すなわち、マ
スクの高精度化に伴うマスクの製造原価の上昇を回避す
ることができるので、半導体集積回路装置の製造コスト
の上昇をも回避することができる。

【００９８】また、本実施の形態２においては、複数の
マスクを製造する際に、マスクに描画される回路パター
ンに対応する電子線描画装置を選ぶ。それにより、露光
工程における光近接効果補正などの補正に要する計算機
処理時間を短縮できる。

【００９９】さらに、本実施の形態２において製造され
るマスクを用いた露光工程において、露光装置が必要と
する光近接効果補正および位置座標補正を良好に行うこ
とができるので、転写する像の解像度，焦点深度および
マスクの重ね合わせ精度を向上させることができる。そ
の結果、半導体ウェハに所望の形状および寸法の回路パ
ターンを良好に転写することが可能となる。

【０１００】（実施の形態３）本実施の形態３は、前記
実施の形態１において図１〜図１１を用いて説明したマ
スク製造方法により製造されたマスクを、たとえば相補
ＭＯＳ（ＣＭＯＳ：Complementary Metal Oxide Semico
nductor）型のＭＯＳＦＥＴの製造に適用したものであ
る。

【０１０１】次に、本実施の形態３の半導体集積回路装
置の製造工程におけるフォトリソグラフィ工程を、図１
５に示すフローチャートを用いて説明する。

【０１０２】図１５において、ｎウエル・フォト工程Ｐ
１は、半導体基板上に窒化シリコン等の絶縁膜を堆積し
た後、その絶縁膜上にｎウエル形成領域以外の領域が被
覆されるようなフォトレジストパターンを形成する工程
である。ｎ^-形のＳｉウェハ（半導体基板）上のｎウエ
ルには、たとえばｎ形不純物のリン（Ｐ）またはヒ素
（Ａｓ）が導入される。

【０１０３】フィールド・フォト工程Ｐ２は、半導体基
板上に窒化シリコン等の絶縁膜を堆積した後、その絶縁
膜上に素子形成領域のみが被覆されるようなフォトレジ
ストパターンを形成する工程である。半導体ウェハ（半
導体基板）上に、酸化シリコン（ＳｉＯ₂）からなるフ
ィールド絶縁膜をＬＯＣＯＳ（Local Oxidization ofSi
licon）法によって形成した後、そのフィールド絶縁膜
に囲まれた素子形成領域に、ＳｉＯ₂などからなるゲー
ト絶縁膜を熱酸化法によって形成する。

【０１０４】ｐウエル・フォト工程Ｐ３は、ｐウエルの
チャネルストッパ領域を形成するために、ｎウエル上を
被覆するフォトレジストパターンを形成する工程であ
る。ｐウエルには、たとえばｐ形不純物のホウ素が導入
される。

【０１０５】ゲート・フォト工程Ｐ４は、半導体基板上
にポリシリコン等からなる導体膜を堆積した後、その導
体膜上にゲート電極形成領域が被覆されるようなフォト
レジストパターンを形成する工程である。低抵抗ポリシ
リコンからなるゲート形成膜をＣＶＤ法等によって堆積
した後、その膜をフォトリソグラフィ技術およびエッチ
ング技術によってパターニングすることにより、ゲート
電極を形成する。

【０１０６】ｎチャネル・フォト工程Ｐ５は、ｎチャネ
ル側にゲート電極をマスクとしてｎ形不純物をイオン注
入するために、ｐチャネル側を被覆するようなフォトレ
ジストパターンを形成する工程である。ｎチャネル形の
ＭＯＳＦＥＴ形成領域に、たとえばｎ形不純物のリンま
たはヒ素をイオン注入法等によって導入する。この際、
ゲート電極をマスクとして自己整合的にｎ形不純物を半
導体基板に導入する。

【０１０７】ｐチャネル・フォト工程Ｐ６は、逆に、ｐ
チャネル側にゲート電極をマスクとしてｐ形不純物をイ
オン注入するために、ｎチャネル側を被覆するようなフ
ォトレジストパターンを形成する工程である。ｐチャネ
ル形のＭＯＳＦＥＴ形成領域に、たとえばｐ形不純物の
ホウ素をイオン注入法等によって導入する。この際、ゲ
ート電極をマスクとして自己整合的にｐ形不純物を半導
体基板に導入する。

【０１０８】その後、半導体基板に対して熱処理を施す
ことにより、ｎチャネル形のＭＯＳＦＥＴのソース領域
およびドレイン領域を構成するｎ形の半導体領域を形成
するとともに、ｐチャネル形のＭＯＳＦＥＴのソース領
域およびドレイン領域を構成するｐ形の半導体領域を形
成する。

【０１０９】多結晶シリコン・フォト工程Ｐ７は、配線
または抵抗となる第２層多結晶シリコン膜をパターニン
グするために、半導体基板上に堆積された多結晶シリコ
ン膜上に配線および抵抗領域を被覆するようなフォトレ
ジストパターンを形成する工程である。半導体基板上
に、たとえばＳｉＯ₂からなる層間絶縁膜をＣＶＤ法に
よって堆積した後、その上面にポリシリコン膜をＣＶＤ
法等によって堆積する。

【０１１０】Ｒ・フォト工程Ｐ８は、抵抗上にフォトレ
ジストパターンを形成した状態で、その他の領域に不純
物を導入する際のマスクとなるフォトレジストパターン
をネガ・プロセスによってパターニングする工程であ
る。ポリシリコン膜をフォトリソグラフィ技術およびエ
ッチング技術によってパターニングした後、そのパター
ニングされたポリシリコン膜の所定領域に不純物を導入
することにより、ポリシリコン膜からなる配線および抵
抗を形成する。

【０１１１】コンタクト・フォト工程Ｐ９は、半導体基
板上に、たとえばＳｉＯ₂からなる層間絶縁膜をＣＶＤ
等によって堆積した後、接続孔を形成するためのフォト
レジストパターンをポジ・プロセスで形成する工程であ
る。ＳｉＯ₂からなる層間絶縁膜はＳＯＧ（Spin On Gla
ss）によって堆積し、その層間絶縁膜に半導体領域およ
び配線の一部が露出するような接続孔をフォトリソグラ
フィ技術およびエッチング技術によって穿孔する。続い
て、半導体基板上に、たとえばタングステン等からなる
金属膜をスパッタリング法等によって堆積した後、その
金属膜を化学的研磨エッチング技術によって、接続孔以
外の金属膜が除去されるまで、平坦化エッチングする。
これにより、接続孔内に金属膜を埋め込む。

【０１１２】Ａｌ−１・フォト工程Ｐ１０は、たとえば
アルミニウム（Ａｌ）またはＡｌ合金等からなる金属膜
をスパッタリング等によって堆積した後、この金属膜を
第１層配線としてパターニングする工程である。Ａｌま
たはＡｌ合金等からなる金属膜をスパッタリング法等に
よって堆積した後、その金属膜をフォトリソグラフィ技
術およびエッチング技術によってパターニングすること
により、第１層配線を形成する。

【０１１３】スルーホール・フォト工程Ｐ１１は、第１
層配線と第２層配線とを接続する接続孔を開口するため
のフォトレジストパターンを形成する工程である。半導
体基板上に、たとえばＳｉＯ₂からなる層間絶縁膜をＣ
ＶＤ法等によって堆積した後、その一部に第２層配線の
一部が露出するような接続孔を穿孔する。

【０１１４】Ａｌ−２・フォト工程Ｐ１２は、Ａｌまた
はＡｌ合金等からなる金属膜をスパッタリング法等によ
って堆積した後、この金属膜を第２層配線としてパター
ニングするための工程である。たとえば、ＡｌまたはＡ
ｌ合金等からなる金属膜をスパッタリング法等によって
堆積した後、その金属膜をリソグラフィ技術およびエッ
チング技術によってパターニングすることにより、第２
層配線を形成する。

【０１１５】ボンディングパッド・フォト工程Ｐ１３
は、表面保護膜にボンディングパッドに対応する１００
μｍ程度の開口を形成するための工程であり、表面保護
膜上にボンディングパッド形成領域以外を被覆するフォ
トレジストパターンを形成する工程である。その後、半
導体基板上に、たとえばＳｉＯ₂膜からなる表面保護膜
をＣＶＤ法等によって堆積して第３層配線を被覆する。

【０１１６】これらの露光プロセスのうち、ｎウエル・
フォト工程Ｐ１、ｎチャネル・フォト工程Ｐ５、ｐチャ
ネル・フォト工程Ｐ６およびボンディングパッド・フォ
ト工程Ｐ１３は最小寸法が比較的大きく、寸法精度も厳
しくないので、マスク製作上の制約はほとんどない。す
なわち、前記実施の形態１において図７を用いて示した
ラスタ方式の電子線描画装置（第一種ＥＢ）を用いてマ
スクに回路パターンを描画することが可能である。

【０１１７】ゲート・フォト工程Ｐ４では、化学増幅系
のネガ形フォトレジスト膜を用いてゲート電極を形成
し、コンタクト・フォト工程Ｐ９では、化学増幅系のポ
ジ形フォトレジスト膜を用いてコンタクトホールを形成
する。この時用いられるマスクはラスタ方式の電子線描
画装置を用いて製造できる。この時、前記実施の形態１
において図８（ａ）および（ｂ）を用いて説明したよう
に、半導体基板に転写される回路パターンの位置ずれ
は、イオン打ち込みやエッチングの際に自己整合的に修
正することが可能である。

【０１１８】なお、フォトリソグラフィ工程において
は、露光工程中にマスク基板からの散乱光の影響によ
り、フォトレジスト膜に転写する回路パターンの寸法が
変わってしまう場合もある。そのため、フォトレジスト
膜がポジ型の場合には転写する回路パターンの寸法を微
小量小さくし、ネガ型の場合には微小量大きくする処理
が必要な場合もある。

【０１１９】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることは言うまでも
ない。

【０１２０】たとえば、前記実施の形態１，２および３
においては、ラスタ方式およびベクタ方式の電子線描画
装置を用いてマスクに回路パターンを描画する場合につ
いて例示したが、ラスタ方式およびベクタ方式のレーザ
ービーム描画装置によってマスクに回路パターンを描画
してもよい。

【０１２１】また、たとえば、前記実施の形態３におい
ては、ＣＭＯＳ回路を有する半導体集積回路装置の製造
のフォトリソグラフィ工程に本発明を適用した場合につ
いて例示したが、各種ＬＳＩのフォトリソグラフィ工程
などへの適用が可能である。

【０１２２】

【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下の通りである。（１）本発明によれば、同一の半導体集積回路装置また
は同一系列の半導体集積回路装置の製造する際に、高い
寸法精度および位置精度が要求されない回路パターンの
フォトリソグラフィ工程においては、ラスタ方式の電子
線描画装置を用いて、マスク設計データに近い寸法のエ
ネルギービーム照射のオンオフを繰り返してマスク上に
回路パターンを描画する。また、高い寸法精度および位
置精度が要求される回路パターンのフォトリソグラフィ
工程においては、ベクタ方式の電子線描画装置を用い
て、マスクパターン設計アドレス単位に対応した可変寸
法の電子ビームの照射によりマスク上に回路パターンを
描画する。そのため、同一の半導体集積回路装置または
同一系列の半導体集積回路装置の製造工程中の露光工程
に用いられる複数枚のマスク（マスクセット）を効率よ
く製造することができる。（２）本発明によれば、同一の半導体集積回路装置また
は同一系列の半導体集積回路装置の製造工程中の露光工
程に用いられるマスクセットを効率よく製造することが
できるので、マスクセットの製造コストを低減すること
ができる。（３）本発明によれば、マスク描画データのデータハン
ドリングとなるデータサムチェック値などをマスク描画
データ用のデータベースに記録することができるので、
データサムチェック値を用いて、作成されたマスク描画
データを磁気ディスクなどに保存する時やマスク描画デ
ータを電子線描画装置へ転送する時などに再度演算する
ことでマスク描画データの異常有無を確認することがで
きる。（４）本発明によれば、マスク描画データは半導体集積
回路装置の製品名、工程名、枝番号およびデータ変換年
月日などをキーアイテムとしてコンピュータにより管理
することができ、マスク描画データ用のデータベースも
半導体集積回路装置の製品名、工程名、枝番号およびデ
ータ変換年月日などをキーアイテムとしたデータベース
とすることができるので、マスク設計者は、マスク描画
データのキーアイテムの一部分だけでも判明していれ
ば、その一部分を含むすべてのマスク描画データを短時
間で検索することができる。（５）本発明によれば、マスク設計者はインターネット
やイントラネットなどの通信回線を介して、オンライン
でマスク描画データの検索およびマスク描画データ用の
データベースへの書き込みができるので、回路パターン
を描画する工程に該当するマスク描画データの使用可否
をマスク描画データ用のデータベースに記録することが
できる。（６）本発明によれば、マスク設計者はオンラインで検
索したマスク描画データおよびマスク描画データをマス
ク基板上に配置する際の配置データをコンピュータのモ
ニタ画面上にグラフィック表示させることができるの
で、そのマスク描画データに対応した回路パターンの検
証を容易にすることができる。（７）本発明によれば、複数のマスク設計者が過去に作
成したマスク描画データに関する情報についてもマスク
描画データ用のデータベースに記録することができるの
で、それらマスク描画データを用いることが可能な場合
には、改めてマスク描画データを作成することなくその
マスク描画データを共用することができる。（８）本発明によれば、複数のマスク設計者が過去に作
成したマスク描画データを共用することができるので、
新たなマスク設計データおよびマスク描画データを作成
する工程を省略することができる。（９）本発明によれば、同一の半導体集積回路装置また
は同一系列の半導体集積回路装置の製造する際に、高い
寸法精度および位置精度が要求される回路パターンのフ
ォトリソグラフィ工程においては、ベクタ方式の電子線
描画装置を用いて、マスクパターン設計アドレス単位に
対応した可変寸法の電子ビームの照射によりマスク上に
回路パターンを描画する。また、斜めパターンまたは特
殊形状パターンを含み、上記した高い寸法精度および位
置精度が要求される回路パターン以外の回路パターンを
マスク上に描画するフォトリソグラフィ工程において
は、一括転写方式の電子線描画装置を用いてマスク上に
回路パターンを描画する。そのため、一つの半導体集積
回路装置または同一系列の半導体集積回路装置の製造工
程中の露光工程に用いられるマスク（マスクセット）を
効率よく製造することができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態である半導体集積回路装
置の製造工程中のマスクの製造工程におけるマスク上の
設計グリッド，描画グリッド，マスク設計データおよび
マスク描画データの説明図である。

【図２】本発明の一実施の形態である半導体集積回路装
置の製造工程中のマスクの製造工程におけるマスクの設
計工程から回路パターンの半導体ウェハへの転写工程ま
での流れを示す説明図である。

【図３】本発明の一実施の形態である半導体集積回路装
置の製造工程中のマスクの製造工程におけるマスク設計
データの作成におけるフローチャートの一例を示す説明
図である。

【図４】本発明の一実施の形態である半導体集積回路装
置の製造工程中のマスクの製造工程におけるマスク設計
データをマスク描画データへ変換するフローチャートの
一例を示す説明図である。

【図５】本発明の一実施の形態である半導体集積回路装
置の製造工程中のマスクの製造工程におけるマスク描画
データを管理するための管理情報（マスク描画データ用
のデータベース）の一例を示す説明図である。

【図６】本発明の一実施の形態である半導体集積回路装
置の製造に用いるマスクの全体構成を示す説明図であ
る。

【図７】本発明の一実施の形態である半導体集積回路装
置の製造工程中のマスクの製造工程において用いられる
ラスタ方式の電子線描画装置の説明図である。

【図８】（ａ）および（ｂ）は本発明の一実施の形態で
ある半導体集積回路装置の製造工程中の一例を説明する
要部断面図である。

【図９】本発明の一実施の形態である半導体集積回路装
置の製造工程中のマスクの製造工程において用いられる
ベクタ方式の電子線描画装置の説明図である。

【図１０】図６中に示したチップ転写領域を拡大して示
した要部平面図である。

【図１１】本発明の一実施の形態である半導体集積回路
装置の製造に用いるマスクの製造フロー図である。

【図１２】本発明の一実施の形態である半導体集積回路
装置の製造工程中のマスクの製造工程におけるマスクの
設計工程から回路パターンの半導体ウェハへの転写工程
までの流れを示す説明図である。

【図１３】本発明の一実施の形態である半導体集積回路
装置の製造工程中のマスクの製造工程において用いられ
る一括転写方式の電子線描画装置の説明図である。

【図１４】本発明の一実施の形態である半導体集積回路
装置の製造工程中のマスクの製造工程におけるマスク設
計データとマスク描画データとの関係を示す説明図であ
る。

【図１５】本発明の一実施の形態である半導体集積回路
装置の製造工程におけるフォトリソグラフィ工程を抜き
出したフローチャートを示す説明図である。

【符号の説明】

１設計グリッド２描画グリッド１００マスク１０１石英ガラス基板１５１半導体領域１５２ゲート電極１５３接続孔１５４サイドウォールスペーサ２０１マスク基板２０２遮光膜２０３レジスト膜Ａチップ転写領域Ａ００周辺回路領域Ａ１１メモリ回路領域Ａ１２メモリ回路領域Ａ２１メモリ回路領域Ａ２２メモリ回路領域Ｂチップ転写領域Ｂ００周辺回路領域Ｂ１１メモリ回路領域Ｂ１２メモリ回路領域Ｂ２１メモリ回路領域Ｂ２２メモリ回路領域Ｃ遮光帯ＤアライメントマークＥ領域Ｐ１ｎウエル・フォト工程Ｐ２フィールド・フォト工程Ｐ３ｐウエル・フォト工程Ｐ４ゲート・フォト工程Ｐ５ｎチャネル・フォト工程Ｐ６ｐチャネル・フォト工程Ｐ７多結晶シリコン・フォト工程Ｐ８Ｒ・フォト工程Ｐ９コンタクト・フォト工程Ｐ１０Ａｌ−１・フォト工程Ｐ１１スルーホール・フォト工程Ｐ１２Ａｌ−２・フォト工程Ｐ１３ボンディングパッド・フォト工程

Claims

【特許請求の範囲】

【請求項１】同一の半導体集積回路装置または同一系
列の半導体集積回路装置を複数枚のマスクを用いて製造
する際に、（ａ）マスク設計データを作成する工程、
（ｂ）前記マスク設計データを、所定のエネルギービー
ムサイズのオンオフ照射により回路パターンを描画する
第１方式の描画装置用の第１マスク描画データと、前記
ビームサイズを変更しながらビームを照射し回路パター
ンを描画する第２方式の描画装置用の第２マスク描画デ
ータとに変換する工程、（ｃ）前記第１方式の描画装置
と前記第１マスク描画データとを用い、第１マスクに第
１回路パターンを描画する工程、（ｄ）前記第２方式の
描画装置と前記第２マスク描画データとを用い、第２マ
スクに第２回路パターンを描画する工程、（ｅ）前記第
１マスクに描画された前記第１回路パターンおよび前記
第２マスクに描画された前記第２回路パターンを投影露
光により半導体ウェハ上に転写する工程、を含むことを
特徴とする半導体集積回路装置の製造方法。
【請求項２】同一の半導体集積回路装置または同一系
列の半導体集積回路装置を複数枚のマスクを用いて製造
する際に、（ａ）マスク設計データを作成する工程、
（ｂ）前記マスク設計データを、ビームサイズを変更し
ながらビームを照射し回路パターンを描画する第２方式
の描画装置用の第２マスク描画データと、回路パターン
の一部を描き出した形状のエネルギービームを照射し回
路パターンを描画する第３方式の描画装置用の第３マス
ク描画データとに変換する工程、（ｃ）前記第２方式の
描画装置と前記第２マスク描画データとを用い、第２マ
スクに第２回路パターンを描画する工程、（ｄ）前記第
３方式の描画装置と前記第３マスク描画データとを用
い、第３マスクに第３回路パターンを描画する工程、
（ｅ）前記第２マスクに描画された前記第２回路パター
ンおよび前記第３マスクに描画された前記第３回路パタ
ーンを投影露光により半導体ウェハ上に転写する工程、
を含むことを特徴とする半導体集積回路装置の製造方
法。
【請求項３】同一の半導体集積回路装置または同一系
列の半導体集積回路装置を複数枚のマスクを用いて製造
する際に、（ａ）マスク設計データを作成する工程、
（ｂ）前記マスク設計データを、所定のエネルギービー
ムサイズのオンオフ照射により回路パターンを描画する
第１方式の描画装置用の第１マスク描画データと、前記
ビームサイズを変更しながらビームを照射し回路パター
ンを描画する第２方式の描画装置用の第２マスク描画デ
ータとに変換する工程、（ｃ）前記マスク設計データを
前記第１マスク描画データおよび前記第２マスク描画デ
ータに変換するための条件とデータチェックのためのチ
ェック値とを構成要素としてデータベースを作成する工
程、（ｄ）前記データベースに登録された前記チェック
値をもとに、前記（ｂ）工程において作成された前記第
１マスク描画データおよび前記第２マスク描画データの
異常有無を確認する工程、（ｅ）前記第１方式の描画装
置と前記第１マスク描画データとを用い、第１マスクに
第１回路パターンを描画する工程、（ｆ）前記第２方式
の描画装置と前記第２マスク描画データとを用い、第２
マスクに第２回路パターンを描画する工程、（ｇ）前記
第１マスクに描画された前記第１回路パターンおよび前
記第２マスクに描画された前記第２回路パターンを投影
露光により半導体ウェハ上に転写する工程、を含み、前
記第２回路パターンは前記第１方式の描画装置では描画
することが困難な高い寸法精度および位置精度が要求さ
れる回路パターンを含むことを特徴とする半導体集積回
路装置の製造方法。
【請求項４】同一の半導体集積回路装置または同一系
列の半導体集積回路装置を複数枚のマスクを用いて製造
する際に、（ａ）マスク設計データを作成する工程、
（ｂ）前記マスク設計データを、ビームサイズを変更し
ながらビームを照射し回路パターンを描画する第２方式
の描画装置用の第２方式の描画装置用の第２マスク描画
データと、回路パターンの一部を描き出した形状のエネ
ルギービームを照射し回路パターンを描画する第３方式
の描画装置用の第３マスク描画データとに変換する工
程、（ｃ）前記マスク設計データを前記第２マスク描画
データおよび前記第３マスク描画データに変換するため
の条件とデータチェックのためのチェック値とを構成要
素としてデータベースを作成する工程、（ｄ）前記デー
タベースに登録された前記チェック値をもとに、前記
（ｂ）工程において作成された前記第２マスク描画デー
タおよび前記第３マスク描画データの異常有無を確認す
る工程、（ｅ）前記第２方式の描画装置と前記第２マス
ク描画データとを用い、第２マスクに第２回路パターン
を描画する工程、（ｆ）前記第３方式の描画装置と前記
第３マスク描画データとを用い、第３マスクに第３回路
パターンを描画する工程、（ｇ）前記第２マスクに描画
された前記第２回路パターンおよび前記第３マスクに描
画された前記第３回路パターンを投影露光により半導体
ウェハ上に転写する工程、を含み、前記第３回路パター
ンは前記第２方式の描画装置では描画することが困難な
斜めパターンまたは特殊形状パターンを含むことを特徴
とする半導体集積回路装置の製造方法。
【請求項５】同一の半導体集積回路装置または同一系
列の半導体集積回路装置を複数枚のマスクを用いて製造
する際に、（ａ）マスク設計データを作成する工程、
（ｂ）前記マスク設計データを、所定のエネルギービー
ムサイズのオンオフ照射により回路パターンを描画する
第１方式の描画装置用の第１マスク描画データと、前記
ビームサイズを変更しながらビームを照射し回路パター
ンを描画する第２方式の描画装置用の第２マスク描画デ
ータとに変換する工程、（ｃ）前記マスク設計データを
前記第１マスク描画データおよび前記第２マスク描画デ
ータに変換するための条件とデータチェックのためのチ
ェック値とを構成要素としてデータベースを作成する工
程、（ｄ）前記データベースに登録された前記チェック
値をもとに、前記（ｂ）工程において作成された前記第
１マスク描画データおよび前記第２マスク描画データの
異常有無を確認する工程、（ｅ）前記第１方式の描画装
置と前記第１マスク描画データとを用い、第１マスクに
第１回路パターンを描画する工程、（ｆ）前記第２方式
の描画装置と前記第２マスク描画データとを用い、第２
マスクに第２回路パターンを描画する工程、（ｇ）前記
第１マスクに描画された前記第１回路パターンおよび前
記第２マスクに描画された前記第２回路パターンを投影
露光により半導体ウェハ上に転写する工程、を含み、前
記データベースは所定の通信回線を介して検索および書
き込みが行われることを特徴とする半導体集積回路装置
の製造方法。