JPH11243051A - 半導体ウェハおよび半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】ウェハ周辺部の外形不完全チップにおいても、
後工程において剥がれが生じない半導体ウェハおよび半
導体装置の製造方法を提供する。 【解決手段】本発明の半導体ウェハ１では、中央部の完
全露光フィールド２におけるデザインルールよりも緩い
が、開口率は中央部にほぼ等しいマスクパターンが周辺
部の不完全露光フィールド３に適用される。この緩いデ
ザインルールは、焦点ずれ露光に対して高い許容度を有
し、剥がれに対しても高い強度を付与する。また、開口
率がほぼ等しいことから、マイクロローディング効果に
基づく加工精度のばらつきが回避される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体ウェハおよび
半導体装置の製造方法に関し、特にウェハ状態における
パターンおよびその形成法に特徴を有する。

【０００２】

【従来の技術】集積回路用のマスクの製作は、通常１０
００〜５０００倍に描かれた回路図面を準備するところ
からスタートする。この回路図面は、ＣＡＤシステムに
よりパターンジェネレータまたは電子線露光装置を駆動
するデータに変換される。パターンジェネレータ若しく
は露光装置は、実寸の４〜１０倍に拡大されたレチクル
（拡大マスク）を作成する。

【０００３】レチクルには、通常集積回路の１チップな
いし数チップ分のパターンが描かれており、これをフォ
トリピータにかけて、レチクルパターンを縮小しながら
ハードブランク（または写真乾板）上にチップのパター
ンを多数配列して原寸のマスタマスクを得る。また、マ
スターマスクはフォトリピータを介さず、電子線露光装
置により直接作製することもある。

【０００４】なお、近年では、集積回路の超集積化と非
接触型の投影露光装置の発展に伴い、より高精度のマス
タマスクを直接生産ラインに用いるほか、ウェハステッ
パにより、レチクルから縮小しないで直接ウェハ上に逐
次露光を行う方法が主流となっている。

【０００５】逐次露光の代表的なものにステップアンド
リピート方式がある。ステップアンドリピート方式は、
２次元に移動できるＸ−Ｙステージ上に真空固定された
ウェハを一定の距離づつ定寸送りする度毎に露光する方
法である。一括転写方式に比べてスループットは低い
が、歪の少ないレンズ中央部を用いるため、解像度が容
易に得られ、制御が容易になる。また、ステップ毎のパ
ターンの重ね合わせができるので、高精度の位置合せが
可能である。

【０００６】ステップアンドリピート方式あるいは一括
転写方式であっても、ウェハにチップパターンを転写す
る際、ウェハ周辺部にはパターンがすべて入らない外形
不完全チップが発生する。従来の製造技術では、ウェハ
全面における製造条件を均一にするために、ウェハ周辺
部においても中央部と同じパターンが配置され、クリテ
ィカルレベルで露光されていた。

【０００７】しかしながら、ウェハ周辺部において、特
にサブハーフミクロンパターンを同じデザインルールパ
ターンで形成するのは困難である。これは、微細パター
ンの投影では必然的に狭焦点となること、ウェハ周辺部
では焦点計測を行うための充分な面積が確保できないた
め、中央部に隣接する領域の焦点距離を転用すること、
周辺部は中央部よりはウェハ平坦度が悪いこと、などに
起因する。

【０００８】さらに悪いことには、焦点ずれパターンは
その後の工程においてパターン剥がれが生じ、異物の発
生源となり、分留りを低下させる。すなわち、ウェハに
異物が付着していると、異物がドライエッチングやイオ
ンインプランテーションの際のマスク材となり、異物直
下層にエッチング残りや導電型の反転層が形成される。
あるいは、異物構成原子が基板側へ拡散する場合や、被
着膜の接着強度を低下させる場合もある。

【０００９】ウェハプロセスにおける外観不良のうち、
ウェハやマスクに付着した異物が原因と見られる不良が
７０％程度になると言われている。ウェハ周辺部の外形
不完全チップは、これらの外観不良のすべてを占めるわ
けではないが、潜在不良源になっている。

【００１０】ウェハ周辺部の露光およびその後の工程に
おける問題点について以下詳述する。図１２は、サブハ
ーフミクロンレベルの超ＬＳＩにおける、ウェハ上のマ
スクパターンの転写状態を示した図である。所定のレジ
ストが塗布されたウェハ１に対して、マスクパターンが
ステップアンドリピート方式で逐次露光され、ウェハ全
面にマスクパターンが転写される。図１２で正方形の桝
で示した領域がマスクパターンの１露光フィールドであ
る。

【００１１】この場合、後に行われるエッチング工程や
デポジッション工程におけるウェハ上での均一性を確保
するために、マスクパターンはウェハ全面に形成され
る。このため、ウェハ周辺にハッチングを施した露光フ
ィールド（あるいはチップ）３では、露光がウェハ１か
らはみ出して、外形不完全チップ３が形成される。これ
に対し、ウェハ中央部では、完全な露光フィールドが得
られるので、外形完全チップ２が形成される。

【００１２】ウェハ周辺部においては、前述のように狭
焦点、焦点計測には小さすぎるウェハ領域、中央部より
悪い平坦度のために、焦点ずれパターンが生ずる。図１
３は、パターン寸法（線幅）（μｍ）と焦点深度（μ
ｍ）の関係の２例（条件Ａと条件Ｂ）を示した図で、デ
ザインルール（パターン寸法）が０．３５μｍ以下にな
ると焦点深度が急激に悪くなることがわかる。図１４
は、ウェハ周辺部の問題をより具体的に示すウェハ周辺
の平面図である。図１４（ａ）は、完全露光フィールド
２とウェハ周辺の不完全露光フィールド３との位置関係
を示す。図１４（ｂ）、（ｃ）はそれぞれの部分領域１
４Ｂ（Ｐ），１４Ｃ（Ｑ）の拡大パターン図を示したも
のである。図１４（ｄ）は露光後の実際のレジストパタ
ーンを示したもので、図１４（ｅ）、（ｆ）はそれぞれ
の部分領域１４Ｅ（Ｐ），１４Ｆ（Ｑ）の拡大パターン
図を示したものである。不完全露光フィールド３では、
パターンの消失が生じる場合があるほか、パターン形状
も崩れている。これに対し、完全露光フィールド２で
は、マスクパターンがほ完全に再現されている。

【００１３】

【発明が解決しようとする課題】本発明は、上記事情に
鑑みて成されたもので、ウェハ周辺部の外形不完全チッ
プにおいても、後の工程で剥がれが生じないウェハレベ
ルでのマスク設計を用いた半導体ウェハ、および半導体
装置の製造方法を提供することにある。

【００１４】

【課題を解決するための手段】上記課題を解決するため
に、本発明ではウェハ周辺部の不完全露光フィールドに
対しては、中央部と類似の開口率を有するが緩いデザイ
ンルールを適用して、周辺部においても焦点ずれの発生
を抑制する。

【００１５】そこで本発明の半導体ウェハ（請求項１）
は、半導体基板と、前記半導体基板上に形成され、所定
のデザインルールに基づき形成されたパターンを含む外
形が完全な複数の半導体チップと、前記半導体基板上
で、前記複数の半導体チップを取り囲み、前記半導体基
板のエッジを含むことにより外形が不完全であり、前記
外形不完全チップのパターンのデザインルールが、前記
半導体チップのそれより緩い複数の外形不完全チップと
を具備することを特徴とする。

【００１６】また、前記複数の半導体チップの各々は複
数の第１の配線を含み、前記複数の第１の配線の最小線
幅が０．３０μｍ以下であることを特徴とする（請求項
１２）。

【００１７】また、前記複数の外形不完全チップの各々
は複数の第２の配線を含み、前記複数の第２の配線の最
小線幅が、前記複数の半導体チップの各々の前記第１の
配線の最小線幅の１．６ないし２．４倍であることを特
徴とする（請求項３）。

【００１８】前記複数の半導体チップの各々と前記複数
の外形不完全チップの各々は、夫々対応する複数の第１
の配線層および複数の第２の配線層を含み、前記複数の
第２の配線層の各々の配線面積と非配線面積の比率は、
前記複数の第１の配線層の各々のそれと実質的に等しい
ことを特徴とする（請求項４）。

【００１９】前記複数の半導体チップの各々と前記複数
の外形不完全チップの各々は、夫々複数の第１の配線と
複数の第２の配線を含み、前記複数の第２の配線の最小
線幅が、前記複数の第１の配線の最小線幅の１．６ない
し２．４倍であり、前記複数の半導体チップの各々と前
記複数の外形不完全チップの各々は、夫々対応する複数
の第１の配線層および複数の第２の配線層を含み、前記
複数の第２の配線層の各々の配線面積と非配線面積の比
率は、前記複数の第１の配線層の各々のそれと実質的に
等しいことを特徴とする（請求項５）。

【００２０】また、前記複数の半導体装置チップの各々
は複数の第１のコンタクトホールを含み、前記複数の第
１のコンタクトホールの最小径が０．３５μｍ以下であ
ることを特徴とする（請求項６）。

【００２１】また、前記複数の外形不完全チップの各々
は複数の第２のコンタクトホールを含み、前記複数の第
２のコンタクトホールの最小径が、前記複数の第１のコ
ンタクトホールのそれの１．６ないし２．４倍であるこ
とを特徴とする( 請求項７)。

【００２２】上記課題を解決するために本発明の半導体
装置の製造方法は、所定のデザインルールに基づき設計
された半導体装置用の第１の露光マスクを準備する工程
と、前記所定のデザインルールよりも緩いデザインルー
ルで設計された第２の露光マスクを準備する工程と、レ
ジストが塗布された半導体ウェハに逐次露光する工程で
あって、前記半導体ウェハに露光フィールドが完全に含
まれる場合は、前記第１のマスクを使用し、前記半導体
ウェハから露光フィールドがはみだす場合は第２の露光
マスクを使用する工程と、前記逐次露光された半導体ウ
ェハに所定の加工を施す工程とを具備することを特徴と
する( 請求項８) 。

【００２３】また、前記第１の露光マスクを準備する工
程は、複数の第１の配線を形成するための露光マスクを
準備し、前記複数の第１の配線の最小線幅が０．３μｍ
以下の配線を含むマスクを準備する工程を含むことを特
徴とする。

【００２４】また、前記第２の露光マスクを準備する工
程は、複数の第２の配線を形成する為の露光マスクを準
備し、前記複数の第２の配線の最小線幅が、前記第１の
露光マスクの前記第１の配線の前記最小線幅の１．６な
いし２．４倍である露光マスクを準備する工程を含むこ
とを特徴とする。

【００２５】また、前記第１と前記第２の露光マスクを
準備する工程は、前記第１の露光マスクの開口率と前記
第２の露光マスクのそれを実質的に等しくする工程を含
むことを特徴とする。

【００２６】また、前記第１と前記第２の露光マスクを
準備する工程は、前記複数の第２の配線の最小線幅が、
前記第１の露光マスクの前記第１の配線の前記最小線幅
の１．６ないし２．４倍である露光マスクを準備する工
程を含むことを特徴とする。

【００２７】前記第２の露光マスクを準備する工程は、
複数の第２の配線を形成する為の露光マスクを準備し、
前記複数の第２の配線の最小線幅が、前記第１の露光マ
スクの前記第１の配線の前記最小線幅の１．６ないし
２．４倍であり、前記第１の露光マスクの開口率と前記
第２の露光マスクのそれを実質的に等しくする工程を含
むことを特徴とする。

【００２８】また、前記第１の露光マスクを準備する工
程は、複数のコンタクトホールを形成するための露光マ
スクを準備し、前記複数のコンタクトホールの最小径が
０．３５μｍ以下であるマスクを準備する工程を含むこ
とを特徴とする。

【００２９】また、前記第２の露光マスクを準備する工
程は、複数のコンタクトホールを形成する為の露光マス
クを準備し、前記複数のコンタクトホールの最小径が、
前記第１の露光マスクの前記最小径の１．６ないし２．
４倍である露光マスクを準備する工程を含むことを特徴
とする。

【００３０】上記のように、本発明では半導体ウェハの
周辺領域に、ウェハ中央部に適用されるものより緩いデ
ザインルールに基づくものであるが、開口率が中央部の
それとほぼ等しいパターンが適用される。

【００３１】すなわち、マイクロローディング効果に基
づく加工精度のばらつきを回避する目的で、ウェハ周辺
部に中央部と同じパタ−ンを配置してはならない。重要
なのは、中央部と周辺部の開口率をほぼ同じにすること
である。

【００３２】緩いルースデザインルールに基づくパター
ンは、標準のデザインルールに基づくものより深い焦点
深度を有し、焦点ずれ露光に対して高い余裕度と、後の
工程におけるパターン剥がれ等に対して高い耐性を付与
する。これにより、製造分留が高く信頼性の高い半導体
装置の製造が可能となる。

【００３３】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。 （第１の実施形態）図１（ａ）は、本発明の第１の実施
形態に係るパターン形成法を説明するための図で、ウェ
ハ１上の完全露光フィールド２とウェハ周辺の不完全露
光フィールド３とのレイアウトを示す模式的な平面図で
ある。図１（ｂ）、（ｃ）は、それぞれ図１（ａ）の１
Ｂ（Ｐ），１Ｃ（Ｑ）の拡大図である。図１（ｂ）に示
すように、完全露光フィールド２においては、パターン
幅０．２５μｍの素子形成領域の１パターン図（開口率
５０％の線パターン）が示されている。

【００３４】一方、図１（ｃ）に示すように、不完全露
光フィールド３においては、開口率は完全露光領域と同
じ５０％であるが、線幅が０．５μｍの線パターンが形
成されている。このようにパターンを形成すれば、例え
ば前述の図１３の条件Ｂであっても、線幅０．５μｍに
おける焦点深度は約１．１μｍであり、線幅０．２５μ
ｍの場合の焦点深度約０．７μｍに対して６０％近く露
光余裕度が増すので、ウェハ周辺部の焦点ずれ不良を低
減することができる。

【００３５】このため、図１（ｄ）の現像後のレジスト
パターンに示すように、ウェハ上のＰ，Ｑ領域とも、原
マスクパターンに忠実なレジストパターンを得ることが
できる。なお、図１（ｅ）、（ｆ）は、それぞれ図１
（ｄ）の１Ｅ（Ｐ），１Ｆ（Ｑ）の拡大図である。

【００３６】このように、上記の如き配線系のマスクで
は、不完全露光フィールドの線幅は、完全露光フィール
ドの線幅が０．２５μｍであれば、０．４〜０．６μｍ
（あるいは１６０〜２００％）程度とするのがよい。

【００３７】図２（ａ）は、コンタクトレヤーのマスク
パターンを示したもので、図２（ｂ）、（ｃ）は、それ
ぞれ図２（ａ）の２Ｂ（Ｐ），２Ｃ（Ｑ）の拡大図であ
る。図２（ｂ）に示すように、完全露光フィールド２で
は、直径０．３μｍのコンタクトホールパターンが形成
されている。

【００３８】一方、不完全露光フィールド３において
は、図２（ｃ）に示すように、直径０．６μｍのパター
ンが形成されている。このようなコンタクト系のマスク
パターンでは、不完全露光フィールド３の孔径は、完全
露光フィールドの孔径が０．３μｍである場合、０．５
〜０．７μｍ（あるいは１６０〜２４０％）とすればよ
い。

【００３９】このように構成した結果、図２（ｄ）の現
像後のレジストパターンに示すように、ウェハ上のＰ，
Ｑ領域とも、原マスクパターンに忠実なレジストパター
ンを得ることができる。

【００４０】コンタクトホールについて上述のような配
慮をしないと、不完全露光フィールドでは、コンタクト
ホールが潰れるという不具合が生じる。しかし、不完全
露光フィールドの孔径を必要以上に大きくすると、コン
タクトホールに導体を埋め込む場合、孔の中央部がへこ
むという不具合がでて、ウェハ全面の均一性を保つ点か
ら好ましくない。従って上述の範囲に収めることが好ま
しい。線系パターンにおいても、線間隔が大き過ぎると
同様なことが言える。

【００４１】また、本発明は線幅で０．３μｍ以下、コ
ンタクトホール径で０．３５μｍ以下の領域において著
しい効果が得られる。上記のように、完全露光フィール
ドと、不完全露光フィールドに対し、デザインルールを
変えたマスクをそれぞれ転写する方法としては、次の３
通りが考えられる。

【００４２】第１の方法は、完全露光フィールド用のレ
ティクルと、不完全露光フィールド用のレティクルを別
に用意しておいて、レティクルを交換して露光を行う方
法である。

【００４３】第２の方法は、図３（ａ）に示すように、
通常のレティクル１１（図３では３チップ分の完全露光
フィールド用パターン１２が形成されている）の１部
に、不完全露光フィールド用のパターン１３を並べて形
成しておく方法である。１４はレティクルの周囲に形成
された遮光膜である。完全露光フィールドを露光する場
合は、不完全露光フィールド用のパターン１３を遮光部
材で覆って、完全露光フィールド用パターン１２を使用
し、不完全露光フィールドを露光する場合は、その逆を
行えばよい。

【００４４】また、不完全露光フィールド用のパターン
１３は、必ずしも完全露光フィールド用パターン１２と
同じサイズである必要はなく、図３（ｂ）のように、異
なるサイズとしておき、露光条件を変えることにより、
同一チップサイズが露光されるようにしてもよい。

【００４５】このように１つのレティクルの中に、完全
露光フィールド用パターンと不完全露光フィールド用の
パターンを組み込めば、レティクルの交換が不要になる
ので、第１の方法よりも作業性が向上する。

【００４６】第３の方法は、露光装置に不完全露光フィ
ールド用のルースデザイン標準マスクを数種類持たせて
おき、完全露光領域用のパターンに応じて適切なルース
デザインパターンを選択する方法である。

【００４７】図４は、上記の第２または第３の方法に適
した露光装置の構成の１例である。図４において参照番
号２１は、Ｈｇ−ＸｅランプやＫｒＦ，ＡｒＦレーザな
どからなる光源、２２はコールドミラー、２３は狭帯域
フィルタ、２４はフライアイレンズ、２５は一般に２次
光源面と称される位置に挿入される絞り、２６はインプ
ットレンズ、２７は露光用マスクの露光領域を制限する
レティクルブラインド、 ２８はアウトプットレンズ、
２９はコリメーションレンズ、３１は露光用マスク、３
２はレンズ、ミラーあるいはその組み合わせにより露光
マスク３１上のパターンを基板上に投影する投影光学
系、３３は投影光学系の瞳位置に挿入される開口数（Ｎ
Ａ）を決定する絞り、３４はウェハ基板、３５はウェハ
ステージである。また、４３はウェハステージ制御ユニ
ット（第１のコントローラ）、４４はウェハＸＹ位置検
出機構（センサー１）、４５はウェハＺ位置検出機構
（センサー２）である。

【００４８】４２がマスク制御機構（第２のコントロー
ラ）であり、第１のコントローラ４１からのウェハの位
置情報に基づき、前記第２の方法の場合はレティクルブ
ラインドを制御して、ウェハの中央部分に対しては正規
のマスクパターン、周辺部分に対してはルースデザイン
パターンが露光されるように、レティクルの露光領域を
決める。

【００４９】前記第３の方法の場合は、第２のコントロ
ーラ４２は、第１のコントローラ４１からのウェハの位
置情報に基づき、ウェハの中央部分については、正規の
マスクパターン、周辺部分の場合は、予め用意された数
種類のルースデザインマスクより適切なものを選択し
て、マスク３１を切り替える。

【００５０】上記の如き露光装置を使用することによ
り、ウェハ周辺部にルースデザインマスクを適用するこ
とを容易に行うことができる。 （第２の実施形態）次に、第１の実施形態に基づいて作
製されたマスクを使用して、半導体装置を製作する１例
として、ＮＡＮＤ型ＥＥＰＲＯＭのゲート線を作製する
実施の形態を説明する。

【００５１】図５は、本発明の第２の実施形態に係わる
ＮＡＮＤ型ＥＥＰＲＯＭゲート線作製時の模式的な平面
図である。参照番号１０１は半導体基板、１０４は素子
分離領域、１０６は浮遊ゲートである。

【００５２】図６（ａ）、７（ａ）、８（ａ），９
（ａ）、１０（ａ）は、図１（ａ）の完全露光フィール
ドのチップ２のＰ部に相当し、図５のＣ−Ｃ線に沿った
断面図を、製造工程順に示したものである。

【００５３】図６（ｂ）、７（ｂ）、８（ｂ），９
（ｂ）、１０（ｂ）は、図１（ａ）の不完全露光フィー
ルドのチップ３のＱ部に相当し、図５のＣ−Ｃ線に沿っ
た断面図を、製造工程順に示したものである。

【００５４】また、図１１（ａ）、１１（ｂ）は、それ
ぞれ図１０（ａ）、（ｂ）の段階における図５のＤ−Ｄ
線に沿った断面図である。まず、Ｐ型シリコン基板１０
１（例えば比抵抗１０Ωｃｍ，結晶面（１００））の全
面に素子分離用溝形成用のマスクパターンとなる厚さ１
００ｎｍの酸化膜が熱酸化法により形成される。

【００５５】次に、図６（ａ）、（ｂ）に示すように、
上記酸化膜１０２をパターンニングしてマスクパターン
を形成した後、このマスクパターンをマスクにして反応
性イオンエッチング法によりＰ型シリコン基板が垂直に
エッチングされ、深さ０．５μｍの素子分離溝１０３が
形成される。素子分離溝１０３の幅は、図６（ａ）の完
全露光チップで０．３μｍ、図６（ｂ）の不完全露光チ
ップで０．６μｍとされる。

【００５６】次に、図７（ａ）、（ｂ）に示すように、
素子分離溝１０３を埋め込むように厚さ３５０ｎｍの素
子分離絶縁膜としての酸化膜１０４をＣＶＤ法を用いて
全面に形成した後、シリコン基板１０１が露出するまで
全面が研磨される。

【００５７】次に、図８（ａ）、（ｂ）に示すように、
弗酸緩衝溶液を用いて酸化膜１０４の上面の１部がエッ
チングされ、酸化膜１０４と基板１０１の間に５０ｎｍ
の段差が形成される。なお、エッチングの前に基板表面
を熱酸化してもよい。

【００５８】次に、図９（ａ）、（ｂ）に示すように、
基板表面に厚さ１０ｎｍのトンネルゲート酸化膜１０５
を熱酸化法を用いて形成した後、浮遊ゲート電極となる
厚さ３００ｎｍの非晶質シリコン膜１０６がＣＶＤ法を
用いて形成される。シリコン膜１０６の成膜において、
原料として例えばシランが使用され、基板温度は例えば
５２５℃に設定される。

【００５９】次に、図１０（ａ）、（ｂ）に示すよう
に、６００℃の窒素雰囲気中で１２時間の熱処理行うこ
とにより非晶質シリコン膜が多結晶化される。続いて、
多結晶化されたシリコン膜１０６を反応性イオンエッチ
ング法を用いて浮遊ゲート電極に加工したのち、浮遊ゲ
ート電極１０６の表面にゲート電極間絶縁膜としての積
層絶縁膜１０８が形成される。具体的には、厚さ５ｎｍ
のシリコン酸化膜、厚さ６ｎｍのシリコン窒化膜、厚さ
５ｎｍの酸化膜がＣＶＤ法を用いて順次形成される。

【００６０】次に、制御ゲート電極としての厚さ３００
ｎｍの不純物が添加された多結晶シリコン膜１０９がＣ
ＶＤ法を用いて形成される。多結晶シリコン膜の形成に
おいて、原料としては例えばシランが使用され、基板温
度は６２０℃に設定され、不純物の添加は例えば成膜後
にリン等の不純物を多結晶シリコン膜に拡散させること
により行われる。

【００６１】次に、多結晶シリコン膜１０９が反応性イ
オンエッチング法を用いて制御ゲート電極状に加工さ
れ、続いて層間絶縁膜１０８が反応性イオンエッチング
法を用いてゲート電極間絶縁膜形状に加工される（図１
１（ａ），（ｂ））。このとき、図１１（ａ）の完全露
光チップにおけるゲート長は０．２５μｍ，図１１
（ｂ）の不完全露光チップにおけるゲート長は０．５μ
ｍとされる。

【００６２】次に、制御ゲート電極１０９をマスクにｎ
型不純物として例えばヒ素を基板表面にイオン注入する
ことにより、ｎ型ソース／ドレイン領域１１０が自己整
合的に形成される。

【００６３】最後に、不純物の活性化を行うために８５
０℃の酸素雰囲気中で熱処理を行って、ＮＡＮＤ型ＥＥ
ＰＲＯＭが完成する。このように、本実施形態における
半導体装置の製造方法は、ウェハ周辺部の不完全露光フ
ィールドのチップに対しては、緩いデザインルールを適
用しているので、上述のような製造工程を経ても、露光
不完全に基づくパターン剥離等の発生がない。さらに、
ウェハ中央部と周辺部の開口率がほぼ等しくなるように
しているので、マイクロローディング効果による加工精
度のばらつきを回避することができる。

【００６４】

【発明の効果】上記のように、本発明では半導体ウェハ
の周辺領域に、ウェハ中央部に適用されるものより緩い
デザインルールに基づくものであるが、開口率が中央部
のそれとほぼ等しいパターンが適用される。

【００６５】緩いルースデザインルールに基づくパター
ンは、標準のデザインルールに基づくものより深い焦点
深度を有し、焦点ずれ露光に対して高い余裕度と、後の
工程におけるパターン剥がれ等に対して高い耐性を付与
する。これにより、製造分留が高く信頼性の高い半導体
装置の製造が可能となる。

【図面の簡単な説明】

【図１】（ａ）は、本発明の第１の実施形態における完
全露光フィールドと不完全露光フィールドに適用される
線パターンを説明するための図で、（ｂ）、（ｃ）はそ
れぞれ（ａ）の１Ｂ，１Ｃの拡大図であり、（ｄ）は、
（ａ）における完全露光フィールドと不完全露光フィー
ルドの現像後のレジストパターンを説明するための図
で、（ｅ）、（ｆ）はそれぞれ（ｄ）の１Ｅ，１Ｆの拡
大図。

【図２】（ａ）は、本発明の第１の実施形態における完
全露光フィールドと不完全露光フィールドに適用される
コンタクトホールパターンを説明するための図で、
（ｂ）、（ｃ）はそれぞれ（ａ）の２Ｂ，２Ｃの拡大図
であり、（ｄ）は、（ａ）における完全露光フィールド
と不完全露光フィールドの現像後のレジストパターンを
説明するための図で、（ｅ）、（ｆ）はそれぞれ（ｄ）
の２Ｅ，２Ｆの拡大図。

【図３】本発明の第１の実施形態におけるレティクルの
パターン配列の例を示す図。

【図４】本発明の第１の実施形態に使用される投影露光
装置の概略構成図。

【図５】本発明の第２の実施形態のメモリデバイスの概
略的平面図。

【図６】第２の実施形態のメモリデバイスの一製造工程
を示す図で、（ａ）は完全露光フィールド、（ｂ）は不
完全露光フィールドを示し、それぞれ図５のＣ−Ｃ線に
沿った断面図。

【図７】図６の次の工程を示す断面図。

【図８】図７の次の工程を示す断面図。

【図９】図８の次の工程を示す断面図。

【図１０】図９の次の工程を示す断面図。

【図１１】図１０の工程に対応し、図５のＤ−Ｄ線に沿
った断面図。

【図１２】半導体ウェハにおける完全露光フィールド
（外形完全チップ）と不完全露光フィールド（外形不完
全チップ）の配列を説明するためのウェハの平面図。

【図１３】パターン寸法と焦点深度の関係を示すグラ
フ。

【図１４】（ａ）は従来技術における完全露光フィール
ドと不完全露光フィールドに適用される線パターンを説
明するための図で、（ｂ）、（ｃ）はそれぞれ（ａ）の
１４Ｂ，１４Ｃの拡大図であり、（ｄ）は（ａ）におけ
る完全露光フィールドと不完全露光フィールドの現像後
のレジストパターンを説明するための図で、（ｅ）、
（ｆ）はそれぞれ（ｄ）の１４Ｅ，１４Ｆの拡大図。

【符号の説明】

１…ウェハ ２…完全露光フィールド ３…不完全露光フィールド １１…レティクル １２…完全露光フィールド用パターン １３…不完全露光フィールド用パターン １４…遮光膜

Claims (8)

【特許請求の範囲】
1. 【請求項１】 半導体基板と、 前記半導体基板上に形成され、所定のデザインルールに
   基づき形成されたパターンを含む外形が完全な複数の半
   導体チップと、 前記半導体基板上で、前記複数の半導体チップを取り囲
   み、前記半導体基板のエッジを含むことにより外形が不
   完全であり、前記外形不完全チップのパターンのデザイ
   ンルールが、前記半導体チップのそれより緩い複数の外
   形不完全チップと、を具備することを特徴とする半導体
   ウェハ。
2. 【請求項２】 前記複数の半導体チップの各々は複数の
   第１の配線を含み、前記複数の第１の配線の最小線幅が
   ０．３０μｍ以下であることを特徴とする請求項１に記
   載の半導体ウェハ。
3. 【請求項３】 前記複数の外形不完全チップの各々は複
   数の第２の配線を含み、前記複数の第２の配線の最小線
   幅が、前記複数の半導体チップの各々の前記第１の配線
   の最小線幅の１．６ないし２．４倍であることを特徴と
   する請求項２に記載の半導体ウェハ。
4. 【請求項４】 前記複数の半導体チップの各々と前記複
   数の外形不完全チップの各々は、夫々対応する複数の第
   １の配線層および複数の第２の配線層を含み、前記複数
   の第２の配線層の各々の配線面積と非配線面積の比率
   は、前記複数の第１の配線層の各々のそれと実質的に等
   しいことを特徴とする請求項１に記載の半導体ウェハ。
5. 【請求項５】 前記複数の半導体チップの各々と前記複
   数の外形不完全チップの各々は、夫々複数の第１の配線
   と複数の第２の配線を含み、前記複数の第２の配線の最
   小線幅が、前記複数の第１の配線の最小線幅の１．６な
   いし２．４倍であり、 前記複数の半導体チップの各々と前記複数の外形不完全
   チップの各々は、夫々対応する複数の第１の配線層およ
   び複数の第２の配線層を含み、前記複数の第２の配線層
   の各々の配線面積と非配線面積の比率は、前記複数の第
   １の配線層の各々のそれと実質的に等しいことを特徴と
   する請求項１に記載の半導体ウェハ。
6. 【請求項６】 前記複数の半導体チップの各々は複数の
   第１のコンタクトホールを含み、前記複数の第１のコン
   タクトホールの最小径が０．３５μｍ以下であることを
   特徴とする請求項１に記載の半導体ウェハ。
7. 【請求項７】 前記複数の外形不完全チップの各々は複
   数の第２のコンタクトホールを含み、前記複数の第２の
   コンタクトホールの最小径が、前記複数の第１のコンタ
   クトホールのそれの１．６ないし２．４倍であることを
   特徴とする請求項６に記載の半導体ウェハ。
8. 【請求項８】 所定のデザインルールに基づき設計され
   た半導体装置用の第１の露光マスクを準備する工程と、 前記所定のデザインルールよりも緩いデザインルールで
   設計された第２の露光マスクを準備する工程と、 レジストが塗布された半導体ウェハに逐次露光する工程
   であって、前記半導体ウェハに露光フィールドが完全に
   含まれる場合は、前記第１のマスクを使用し、前記半導
   体ウェハから露光フィールドがはみだす場合は第２の露
   光マスクを使用する工程と、 前記逐次露光された半導体ウェハに所定の加工を施す工
   程と、を具備することを特徴とする半導体装置の製造方
   法。