KR900001976B1 - 다수 개의 패턴 발생기를 포함하는 패턴 검사 장치 - Google Patents

다수 개의 패턴 발생기를 포함하는 패턴 검사 장치 Download PDF

Info

Publication number
KR900001976B1
KR900001976B1 KR1019850007653A KR850007653A KR900001976B1 KR 900001976 B1 KR900001976 B1 KR 900001976B1 KR 1019850007653 A KR1019850007653 A KR 1019850007653A KR 850007653 A KR850007653 A KR 850007653A KR 900001976 B1 KR900001976 B1 KR 900001976B1
Authority
KR
South Korea
Prior art keywords
pattern
data
aperture
coordinates
coordinate
Prior art date
Application number
KR1019850007653A
Other languages
English (en)
Other versions
KR860004368A (ko
Inventor
게이이찌 오까모또
도시미쯔 하마다
미네오 노모또
Original Assignee
가부시끼가이샤 히다찌세이사꾸쇼
미다 가쓰시게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP59228983A external-priority patent/JPS61108134A/ja
Priority claimed from JP60082384A external-priority patent/JPS61241996A/ja
Application filed by 가부시끼가이샤 히다찌세이사꾸쇼, 미다 가쓰시게 filed Critical 가부시끼가이샤 히다찌세이사꾸쇼
Publication of KR860004368A publication Critical patent/KR860004368A/ko
Application granted granted Critical
Publication of KR900001976B1 publication Critical patent/KR900001976B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Image Processing (AREA)
  • Image Analysis (AREA)

Abstract

내용 없음.

Description

다수 개의 패턴 발생기를 포함하는 패턴 검사 장치
제1도에서 제8도까지는 본 발명의 제1의 특징을 설명하기 위한 도면.
제1도는 본 발명의 제1의 실시예가 적용되는 테스트장치 또는 패턴 검사 장치의 일반적인 구성을 도시한 도면.
제2도는 프린트 기판상의 전형적인 패턴을 도시한 도면.
제3도는 프린트 기판상에 패턴을 작도하는 방법을 설명하기 위한 도면.
제4도는 패턴 데이터의 기술형식을 도시한 도면.
제5도는 제3도를 상세하게 설명하기 위한 도면.
제6도는 제5도에 대응하는 패턴 데이터를 도시한 도면.
제7도는 제1도의 설계 패턴 발생기(7)을 설명하기 위한 도면.
제8도는 패턴 발생신호를 마스크 패턴 신호로 변환하기 위한 1실시예를 도시한 도면.
제9도에서 제18도까지는 본 발명의 제2의 특징을 설명하기 위한 도면.
제9도는 본 발명의 제2의 실시예가 적용되는 패턴 검사 장치의 일반적인 구성을 도시한 도면.
제10도는 프린트 기판상의 패턴을 도시한 도면.
제11도는 본 발명의 제2의 실시예에 의한 패턴 발생 방법을 설명하기 위한 도면.
제12도는 제9도에 도시한 설계패턴 발생기의 회로 구성을 상세하게 설명한 도면.
제13도는 제11도의 구경 패턴 발생부의 동작 설명과 그 메모리 구성을 설명하기 위한 도면.
제14도는 제12도의 구경 패턴 발생부의 구조를 상세하게 도시한 회로도.
제15도는 사각형 패턴의 발생을 설명하기 위한 도면.
제16도는 제12도의 사각형 패턴 발생부의 상세한 구성도.
제17도는 원호 패턴의 발생을 설명하기 위한 도면.
제18도는 원호 패턴 발생부의 상세한 구성도.
본 발명은 설계 데이터를 기준으로 하는 패턴 검사장치에 관한 것으로, 특히 설계데이터에 따른 표준 패턴을 고속으로 발생시키기 위한 패턴 발생장치에 관한 것이다.
LSI 회로 등의 회로 패턴은 일반적으로 패턴 발생기라고 하는 작도장치에 의해서 그려진다. 이 작도장치는 회로 패턴을 여러가지 크기의 사각형 패턴의 집합으로 보고, 각각의 사각형 패턴을 하나하나 노출하는 것에 의해 망선을 제고하는 것이다.
그리고, 망선위에 작도된 회로 패턴의 검사는, 예를 들면 일본 잡지 "전자 재료, 1983년 9월호 38페이지∼51페이지"에 기술되어 있는 바와 같이, 표준으로 되는 설계 패턴과 피검사 망선위에 패턴을 비교하는 것에 의해 행하여진다. 이 설계패턴은 패턴 발생기 구동용의 데이터를 비디오 신호로 전개하는데 편리하게 되도록 변환한 검사용 데이터에서 전기적으로 발생된다. 즉, 검사용 데이터를 2차원 패턴으로서 메모리위에 전개하는 것에 의해 설계패턴을 발생시킨다. 한편, 피 검사 망선의 확대상을 광전 변환소자에 의해 전기 신호로 변환하고, 이것을 상술과 마찬가지로 메모리 위해 전개한다. 그리고, 이와 같이 메모리위에 전개된 설계패턴과 망선의 회로 패턴을 비교하여 차이가 생겼을 경우에는 피 검사 망선에 결함이 있다고 판정한다.
설계패턴의 발생 방법으로는 종래 제16회 SICE 학습 강연회(1977년 8월) 강연집 No.2706 "도형 패턴 발생 방법"이나 일본국 특허 공보 소화 59-4709호에 기술된 방법이 알려져 있다. 전자의 "도형 패턴 발생 방법"에 있는 패턴 발생기의 개발은 본 발명의 발명자등에 의해서 고안된 것이다.
이것들중 종래의 패턴 발생 방법은 LSI등의 회로 패턴이 사각형 패턴만으로 구성되어 있는 것에 착안하여 사각형의 정점좌표에 따라서 그 사각형 패턴을 2차원 평면위에 발생시키는 것이다. 이 기술을, 예를 들면 프린트 회로등의 회로패턴에 적용하기 위해서는 해당 패턴이 사각형에 국한되지 않고, 원, 원호 패턴을 포함해야 하므로 여러가지 극복하여야 할 기술적인 과제가 존재한다. 프린트 회로의 패턴을 작도하려면, 예를 들면 원형 패턴인 경우 원형 구경을 적당한 크기로 확대 또는 축소해서 투영하여 마스크를 형성해서 실행하든지, 또는 원호나 직선 패턴인 경우, 원 또는 사각형의 구경을 수치적으로 제어된 기계로 광투영해서 패턴을 형성함으로써 실행된다. 따라서, 프린트 회로 기판의 회로 패턴 발생에 특유한 원호, 원, 예각 패턴을 종래 기술에 의해 발생시키려면, 사각형 패턴의 팽대한 집합이 필요하게 되므로, 메모리 용량이 증대하고 하드웨어 규모가 커져 버려서 실현이 곤란하다.
본 발명의 목적은 프린트 회로의 패턴 검사를 고속이며 높은 신뢰성으로 실현하는 것이다. 이를 위해 취급하는 정보량을 줄여서 하드웨어의 증가를 억제함과 동시에, 프린트 회로위의 여러가지 형상의 패턴을 발생할 수 있도록 한 것이다.
본 발명의 특징은 반복하여 사용되는 여러개의 패턴을 사전에 화상 메모리에 등록하여 놓고, 그 동록한 패턴의 종류에 대응해서 코드화하고, 패턴 코드와 패턴 좌표를 패턴의 발생순으로 정리한 데이터를 사용하여 래스터 주사형식으로 시계열적으로 패턴을 발생하도록 구성한 점이다.
이 점을 한층 상세하게 기술하면, 프린트 기판의 패턴을 광 플로터라고 하는 작도 장치에 의해 형성하는 것이다. 이 장치는, 예를 들면 원형 패턴을 작도할 때, 이에 대응하는 형상의 구경을 적당한 배율로 확대 또는 축소하여, 작성하여야 할 마스크위에 광학계를 이용해서 투영하여 형성한다. 1개의 기판 패턴은 수 10종류의 구경 패턴의 조합에 의해서 작도된다. 즉, 패턴 중의 신호선과 같은 가는선은 원 또는 사각형의 구경을 투영하여 XY 방향으로 이동하면서 작도해야 한다. 따라서, 본 발명의 목적은 설계 데이터에서 구경 패턴을 발생하는 것에 의해서, 패턴 검사용의 기준패턴을 유용하게 하는 것이다.
본 발명의 또다른 특징은 직선상 또는 원호 위를 이동하여 그려지는 도형 패턴을 이동의 개시점 위치의 제1의 패턴과 이동의 종료점 위치의 제2의 패턴 및 이동중에 그려지는 제3의 패턴 등 적어도 3개의 패턴으로 분할하여 기억시켜두고, 상기 도형 패턴을 발생시킬 경우에는 분할한 각각의 패턴을 패턴 발생순으로 래스터주사형식으로 발생시켜 이들을 합성하는 것이다.
이하, 본 발명의 실시예를 도면을 참조해서 설명한다.
우선, 제1도는 본 발명이 이용되는 제1의 패턴 검사 장치의 전체 구성도를 도시한 것이다.
제1도의 장치는 XY주사 스테이지(1)에 탑재된 검사 마스크(2)의 패턴을 반투영 미러 A를 거쳐서 조명광원(3)으로 조명하고, 그 확대된 상을 대물렌즈(4)를 거쳐서 촬상기(5)로 검출하는 구성이다. 한편, 검사 마스크(2)를 제조할때에 사용한 설계 데이터를 검사에 적합한 형식으로 변환한 검사 데이터(6)에 따라서 설계 패턴 발생기(7)에서 검사 마스크에 대응한 표준 패턴 신호(8)을 발생한다. 이 표준 패턴 신호(8)은 촬상기(5)에 의해 검출된 검사 패턴 신호(9)에 대응하는 것으로, 신호(8),(9)의 동기는 스테이지 제어장치(10)에서 발생된 검사 패턴 좌표신호(11)에 의해 제어되어 위치 어긋남이 일어나지 않도록 연구되어 있다. 표준 패턴 신호(8)과 검사 패턴 신호(9)는 비교기(12)에 의해 비교되고, 사전에 결정된 결함 판정 알고리듬에 따라 가부를 판별하여, 결함인 경우에는 그것이 결함 기록장치(13)에 기록되어 다음의 수정 또는 삭제등에 이용된다.
본 발명은 특히 설계 패턴 발생기(7)에 관한 것이다. 다음에 그 구성 및 동작을 더욱 구체적으로 설명한다.
제2도는 프린트 기판의 패턴 형성의 일부를 도시한 것으로, 일정간격의 격자점 또는 각 패드사이의 공간에 패드(전극 패턴)(14)를 형성하고 있다.
제2도에 도시한 것과 같이, 좌표는 오른쪽 방향이 X의 정방향, 아래쪽 방향이 Y의 정방향으로 한다. 이 작동패턴은 제3도에 도시한 바와 같은 요소 또는 패턴 소자(서브패턴)로 구성된다. 즉, 제3도에 있어서, 패드 패턴(14), 상호연결선 개시점원(15), 상호연결선 종료점원(16) 및 상호연결선 조각형성 사각형(17)로 형성된다.
이들의 패턴을 기술하는 데이터로서 다음과 같은 것을 부여한다. 즉, 패드 패턴(14)와 개시점원(15), 종료점원(16)에 대해서는 패턴의 종별을 나타내는 코드와 그 좌표값(X,Y), 상호연결선 조각형성 사각형(17)에 대해서는 상호 연결선인 것을 표시하는 코드와 4개의 정점의 좌표(X1,Y1),(X2,Y2),(X3,Y3),(X4,Y4)로 표현한다.
또, 제4도는 상술의 패턴 데이터의 형성을 표시한 것으로, a는 패드 또는 원형 패턴과 같이 패턴 형태나 패턴 종류 및 중심 위치에 의해 그 형상이 정해지는 것을 표시하고, b는 사각형 패턴과 같이, 4개의 정점 데이터가 필요한 것을 표시한다.
이상의 데이터에 따라서 검사 패턴의 검출에 동기해서 패턴을 발생하는 방법에 대해서 설명한다.
우선, 패턴의 검출은 제1도에 도시한 촬상기(5)로 검출한다. 이 촬상기(5)는, 예를 들면 TV 카메라 또는 고체 촬상기로 구성된 것이다. 여기서는, CCD와 같은 1차원 센서를 이용한 경우를 설명한다. 검사 패턴을 얻기 위한 2차원 주사는 CCD 자체의 주사이동(X방향)과 XY주사스테이지(2)의 Y방향으로의 이동에 의해서 실행된다. 즉, 래스터주사로 패턴 검출이 실행된다. 설계 패턴은 패턴 검출에 동기해서 발생해야 하므로 설계 패턴의 발생도 래스터주사로 실행해야 한다. 제5도는 래스터주사로 패턴 검출에 동기해서 설계 패턴을 발생하는 방식을 설명하는 것으로, 간단히 설명하기 위해 제3도와 같은 것으로 설명한다.
동일도면에 도시한 것과 같이, X축의 왼쪽에서 오른쪽으로 CCD센서의 주사가 행하여지고, 동시에 스테이지가 Y방향으로 이동한다. 또, 패턴의 출현순으로 설계 데이터는 사전에 나란히 되어 있으며, 제5도인 경우에는 패턴(16), 패턴(17), 패턴(14), 패턴(15)의 순으로 데이터가 나란히 되어 있다. 제6도에 이 데이터의 실시예를 도시한다.
이제, 원형 패턴(16)(제5도)을 나타내는 코드를 2진법으로 각각 "00", 사각형을 표시하는 코드를 "01", 패드 패턴(14)를 표시하는 코드를 "10"과 같이 표시한다. 그리고, 원형 패턴(16)의 원의 중심좌표를(Xa,Ya), 사변형 패턴(17)의 4개의 정점을 각각(Xb1,Yb1),(Xb2,Yb21),(Xb3,Yb3),(Xb4,Yb4), 원형 패턴(15)의 중심을(Xc,Yc), 패드 패턴(14)의 중심을(Xd,Yd), 패드 패턴(18)이 중심을(Xe,Ye)로 표시한다.
또, 검사 데이터(6)(제1도)은 제6도와 같이 기억장치, 예를 들면 자기테이프 장치내에 패턴이 출현순에 따라서 분류되어 기억되어 있으며, 그 순으로 리드된다.
다음에, 제6도의 데이터가 부여되었을 때의 패턴 발생의 구체적 방법에 대해서 설명한다.
우선, 원형 패턴(16)(제5도)의 발생에 대해서 설명한다. 패턴 발생기의 구성예를 도시하면, 제7도와 같은 회로로 된다. 제7도의 회로에 있어서,(19)는 계산기,(20)은 패턴 발생 어드레스 레지스터,(21)은 X주사 어드레스 카운터,(22)는 어드레스 레지스터(20)과 어드레스 카운터(21)의 출력값을 비교하는 비교기이다. 또,(23)은 칼럼어드레스 카운터,(24)는 패턴 메모리(32)의 원형 패턴 데이터(16)으로부터의 출력 컬럼 데이터,(25)는 병렬/직렬 변환 시프트 레지스터,(26)은 비교기(22)에서 출력되는 로드 신호,(27)은 시프트 클럭신호,(28)은 시프트 레지스터(25)에서 출력되는 패턴 신호,(29a)는 AND 게이트,(30)은 X-주사개시신호,(29b)는 그 X-주사개시 신호(30)을 한쪽의 입력으로 하는 AND 게이트,(32)는 패턴 메모리,(33)은 X-주사 클럭신호이다.
제7도에 도시한 원형 패턴 데이터(16)은 패턴 메모리(32)에 사전에 기억되어 있다. 간단하게 설명하기 위해서, 예를 들면 이 패턴을 32×32 화소로 구성되는 2진 패턴으로서 취급한다. 패턴 데이터(16)의 중심좌표(Xa,Ya)에서 32×32 화소의 패턴 메모리(32)의 왼쪽위의 좌표값(Xs, Ys)가 연산되고, 또 Xs-1이 계산기(19)로 계산되어 패턴 발생 어드레스 레지스터(20)에 저장된다. X방향의 주사 어드레스는 X-주사 어드레스 카운터(21)로 X방향의 주사 클럭 펄스(33)을 카운트하여 얻어진다. 예를 들면, 촬상기(5)(제1도)에 1024비트의 선형센서를 사용하였을때는 그 주사 위치가 카운트된다.
그리고, Y방향의 주사가 패턴 발생 영역 Ys
Figure kpo00001
Y
Figure kpo00002
Ye인 경우, 패턴 발생 어드레스 레지스터(20)(제7도)에 저장된 어드레스와 X-주사 어드레스 카운터(21)의 값이 비교기(22)로 비교되어, 일치할 경우 컬럼 어드레스 카운터(23)으로 지정되는 32비트로 구성되는 컬럼 데이터(24)가 병렬/직렬 변환의 시프트 레지스터(25)에 로드 신호(26)에 의해 로드되고, 시프트 클럭(27)에 의해서 직렬과 패턴 신호(28)로서 출력된다. Y방향의 주사가 패턴 발생 영역 Ys
Figure kpo00003
Y
Figure kpo00004
Ye 이외에 있을때는 AND 게이트(29a)에 의해서 X-주사 클럭 신호(33)이 금지되기 때문에, 상기 패턴 발생은 금지된다. X방향의 주사가 1행 진행할 때마다 주사의 개시로부터 출력되는 X-주사 개시 신호(30)에의해서 패턴 메모리(32)의 컬럼 어드레스 카운터(23)이 증대되어 컬럼 어드레스(31)이 1개 진행하여 다음 행의 패턴이 상기 순서에 따라서 발생된다. Y방향의 주사가 Ys
Figure kpo00005
Y
Figure kpo00006
Ye 이외에 있을 때는 AND 게이트(29a)에 의해서 컬럼 어드레스 카운터(23)의 카운트가 금지된다.
이상, 단일 패턴의 발생에 대해서 설명하였으나, 이 예에서는 X방향의 주사가 1열 행하여 질때마다 1행의 데이터가 발생한다. 같은 패턴이 제5도에 도시한 것과 같은 패턴(14),(18)가 같은 1회의 주사에 여러개가 나타날 때에는 제7도에 도시한 패턴 발생기에서 패턴 발생 어드레스 레지스터를 여러개 마련하여 시프트 레지스터(25)에 대응하는 여러개의 로드가 발생하도록 하면된다. 패턴 발생은 X주사 클럭(33)의 속도로 행하여진다. 패턴 메모리(32)로부터의 리드는 병렬로 리드되기 때문에, 실시예에서는 동일 패턴의 발생이 조밀하게 가장 많이 나란히 되었을 때에도 패턴 메모리(32)의 병렬수만큼 속도를 저감할 수 있다.
예를 들면, X-주사 클럭신호(33)이 10MHz로 되어도 패턴 메모리(32)의 리드는 10MHz/32의 속도라도 좋다. 또, 패턴 메모리의 구성의 설명에서는 32×32×1비트로 하였으나, 이것을 임의의 크기로 설정할 수 있음은 물론이다.
그리고, 사각형 패턴의 발생에 대해서는, 도형 패턴 발생 방법으로 공지의 기술을 이용할 수 있으므로, 본 실시예의 설명에서는 생략하고 있다. 또 상술의 실시예에서 패턴 발생을 실행하는 데이터는 ROM(read only memory)의 형태로 저장된 형식으로 설명하였으나, RAM의 형식으로도 본 목적의 메모리를 수행할 수 있다. 이 경우에, 패턴 발생에 앞서서 이에 필요한 데이터를 메모리로 라이트할 수 있도록 하였으므로 여러가지 패턴의 발생을 1개의 패턴 발생기로 취급할 수 있으므로 유연성 및 가변성이 더욱 증대한다.
또, 패턴 발생에 대해서 설명하였으나, 패턴을 발생하지 않는 부분의 마스크 마스크 패턴으로서 이용하는 것도 제8도에 도시한 것과 같이 게이트를 1개 사용하는 것으로 매우 간단하게 실현된다.
다음에 제9도를 사용해서 본 발명이 이용되는 제2의 패턴 검사장치의 전체 구성을 설명한다. 이 제2의 패턴 검사 장치는 상기 제1의 패턴 검사 장치와 비교해서 고속동작 및 소형화에 특징이 있으며, 이 때문에 장치의 전체 구성이 다르다.
우선, XY스테이지(1)의 위에 피 검사 물체인 마스크(2)가 탑재된다. 상기 XY스테이지(1)은 스테이지 제어 장치(10)에 의해 XY방향으로 이동 제어된다. 이때의 이동량은 좌표측정 장치(34)에 의해 측정된다. 한편, 마스크(2)는 마스크(2)의 아래쪽에 설치된 조명광원(3)에 의해 조명되며, 조명된 마스크(2)의 패턴상은 마스크(2)의 윗쪽에 설치한 대물렌즈(4)를 통해서 검출용 촬상기(5)에 투영된다. 또, 마스크(2)를 제조할 때에 사용한 설계 데이터를 검사에 적합한 형식으로 변환해서 검사 데이터(6)으로 변환하고, 설계 패턴 발생기(7)을 거쳐서 마스크(2)에 대응해서 표준 패턴 신호(8)을 발생한다. 이 표준 패턴 신호(8)은 촬상기(5)에 의해 발생된 검사 패턴 신호(9)에 대응하는 것으로, 양자의 리드의 동기는 좌표측정장치(34)에서 얻어지는 XY스테이지(1)의 좌표값을 마이크로 프로세서(35)에 입력하고, 그 명령값에 따라서 설계 패턴을 발생시키는 것에 의해 제어하고 있다. 설계 패턴 신호(8)과 검사 패턴 신호(9)는 비교기(12)에 의해 비교되며, 사전에 결정된 결함 판정 알고리듬에 따라 결함이라고 판정되면, 마이크로 프로세서(35)가 결함의 좌표와 종류를 분류해서 결함 기록 장치(13)에 기록하여, 다음의 수정에 이용된다.
제10도는 본 발명을 이용한 제2의 패턴 검사 또는 검사 장치에 의해 선택적으로 검사되는 프린트 기판의 패턴의 모양을 예로 도시하고 있다. 해당 패턴에서는 일정한 간격의 격자 점에 패드라고 하는 전극 패턴(36a)(원형),(36b)(직사각형),(36c)(정사각형),(36d)(마름모형)가 배치되어 있으며, 신호선(37)이 패드 사이를 연결하고 있다.
본 발명의 설계 패턴 발생기에 관한 것은 제1의 패턴 검사 장치와 마찬가지이다. 특히, 제11도에서 패턴(38)(제11도의 a)은 개시점 원(40), 사각형 이동부(41) 및 종료점 원(42)로 분할되고, 패턴(39)(동일도면의 b)는 개시점 원(43), 원호 이동부(44) 및 종료점 원(45)로 분할해서 각 부분의 패턴을 발생시켜 합성하여 패턴(38),(39)를 얻는 것이다.
제12도는 설계 패턴 발생기(7)(제9도)의 상세한 구성도이다. 제12도에 있어서의 패턴 데이터는 설계 패턴 데이터의 검사에 적합한 형식으로 변환한 것이며, 그 패턴 데이터중에는 제11도의 패턴(38)의 예에서 개시점 원(40), 종료점 원(42)의 원형을 표시하는 데이터 및 개시점과 종료점의 좌표 정보 또는 패턴(41)의 사각형 코드와 해당 사각형의 4개의 정점 좌표정보이다. 이들의 데이터 배열상의 특징에 대해서는 이미 기술하였다.
제12도의 패턴 요소 발생부 선택회로(46)에 입력된 패턴 데이터는 패턴의 형상을 나타내는 패턴 데이터 정보에 의해 구경 패턴 발생부(47), 사각형 패턴 발생부(48), 원호 패턴 발생부(49)의 어느 하나에 입력된다. 구경 패턴 발생부(47)은 원형 또는 사각형의 패턴을 발생하는 것으로, 상기 제11도(a),(b)의 예에서는 개시점 원(40),(43), 종료점 원(42),(45)를 발생한다. 제12도에 도시한 사각형 패턴 발생부(48)은 이동중의 사각형 패턴(41)을 발생하는 것이고, 원호 패턴 발생부(49)는 제11도(b)에 도시한 원호 패턴(44)를 발생하는 것이다. 그중, 구경 패턴의 상대 좌표(원 패턴인 경우는 원을 형성하는 외형의 위치 좌표)는 제12도에 도시한 메모리(50)에 사전에 기억시켜 둔다. 또, XY 스테이지(1)의 Y좌표 정보(Y-좌표 주사 신호)는 각각의 패턴발생부(47),(48),(49)에 입력된다. 한편, 래스터 주사를 통해서 패턴을 발생시키기 위하여 비트열 패턴 발생기(51),(52),(53)에는 각 패턴 발생부(47),(48),(49)의 출력과 X좌표 전보(X-좌표 주사 신호)가 입력되도록 되어 있다. 비트열 합성회로(54)는 논리합(OR)회로로 구성되어 있어 각 비트열 패턴 발생기(51-53)의 출력을 회로(54)로 논리합하여 설계 패턴으로 출력하는 것이다.
다음에 구경 패턴 발생부(47), 사각형 패턴 발생부(48), 원호 패턴 발생부(49)에 대해서 상세하게 설명한다.
예를 들면, 제13도(a)에 도시한 바와같이 원형 패턴(55)는 각 주사선(56)에 있어서의 개시점 Xsi(i=1∼n)와 종료점 Xei(i=1∼n)의 정보를 패턴의 중심 Xso의 상대좌표로 제13도(b)에 도시한 바와 같이, 메모리(50)내(제12도)에 기억시켜둔다. 특히, 주사선 Y위에서의 패턴의 개시점을 Xs로 하면, Xs=Xsi+Xso, 종료점을 Xe로 하면, Xe=Xei+Xso(여기서, i=1∼n)로 된다. 제13도(a)에서 상기 Xs, Xe는 Y를
Figure kpo00007
의 범위에서 발생하도록 하여 둔다.
제14도는 구경 패턴 발생부(47)(제12도)의 상세한 구성도이며, XY스테이지의 좌표값 Y와 패턴 데이터에서 얻어진 원형 패턴의 중심 좌표 정보 Xso, Yso, 또한 원형 패턴의 크기에 의해서 결정되는 정수 n/2가 입력되면 연산기(ALU)(57)에서 Xs, Xe의 어드레스 i가 구해진다. 이 어드레스 i는 Y좌표가 변화할 때마다 1주사가 증가되어 있는가 아닌가가 어드레스 지정회로(58)에 의해 판정되어 증가되어 있으면, 메모리(59)에서 좌표정보 Xs, Xe를 출력한다. 이 좌표 출력을 마스크 위의 절대 좌표에 대응시키기 위하여 가산기(60), 가산기(61)을 거쳐서 원형 패턴의 중심 좌표 정보 Xso과 가산한다.
다음에 사각형 패턴 발생부(48)(제12도)에 대해서 설명한다. 제15도에 사각형 패턴의 1예를 도시한다. 사각형 패턴인 경우는 제12도에 도시한 패턴 데이터에 의하여 4개의 정점좌표 정보(X1,Y1),(X2,Y2),(X3Y3),(X4,Y4)가 얻어지므로 사각형과 주사선(56)이 이루는 각 θ를 구하는 것에 의해 주사선(56) 위의 패턴의 개서점 Xs, 종료점 Xe를 구할 수가 있다.
이 경우에 θ는 다음 식으로 주어진다.
Figure kpo00008
또, 주사선(56) 위의 개시점 Xs, 종료점 Xe는 다음과 같이 계산된다.
Figure kpo00009
여기서, Y는 XY 스테이지의 좌표값이다.
제16도는 사각형 패턴 발생부(48)(제12도)의 상세한 구성도이며, 정점 좌표(X1,Y1),(X2,Y2),(X3Y3),(X4,Y4)와 XY 스테이지의 Y좌표가 입력되면, 연산기(62)에 의해 θ 및 tanθ, cotθ가 상술의 각 식에 따라서 연산된다. 연산(63)에 있어서는 X-Y1, Y-Y2, Y-Y3이 연산된다. 상기 연산기(62),(63)의 출력은 개시 및 종료점 Xs, Xe를 구하기 위하여 연산기(64)에 입력된다. 또, 비교기(65)는 Y의 좌표값을 판정한다. 비교기(66)에서는 비교기(65)의 출력에 따라서 Xs를 선택하여 출력한다. 동시에 비교기(67)에서는 비교기(65)의 출력에 따라서 Xe를 선택하여 출력한다.
다음에 원호 패턴 발생부(49)(제12도)에 대해서 설명한다.
제17도는 원호패턴의 1예를 도시한 것이다. 원호 패턴인 경우도 제15도에 도시한 패턴 θ에 의해 원호의 정점 좌표(X1,Y1),(X2,Y2),(X3Y3),(X4,Y4)와 원호의 중심좌표(Xc,Yc)에서 얻어진다. 이들의 데이터나 정보에 따라 우선 원호의 외경 R1과 내경 R2및 주사선(56)과 직선부가 이루는 각 α1, α2를 구한다. 그의 산출은 다음식에 의하여 행한다.
Figure kpo00010
이들의 데이터에 따라 각 주사선(56)위의 패턴 개시점 Xs, 종료점 Xe를 다음과 같이 산출한다.
Figure kpo00011
여기서, Y는 XY 스테이지의 좌표값이다.
제18도는 원호 패턴 발생부(49)(제12도)의 상세한 구성도이고, 원호의 정점 좌표(X1,Y1),(X2,Y2),(X3Y3),(X4,Y4)와 원호의 중심 좌표(Xc,Yc) 및 XY 스테이지의 Y좌표가 입력되면, 연산기(68)에 의해 R1, R2, α1, α2등이 연산되어 비교기(69)에 의해 Y 좌표값이 판정된다. 연산기(68)의 출력값은 연산기(70)에 입력되어 개시점 Xs, 종료점 Xe가 산출되고, 비교기(71)은 비교기(70)과 비교기(69)의 출력에 따라 Xs값을 선택하고, 비교기(72)는 마찬가지로 Xe값을 선택한다.
이와 같이, 구경 패턴 발생부(47)(제12도), 사각형 패턴 발생부(48), 원호 패턴 발생부(49)에서 Xs값, Xe값이 출력되면, 이들은 대응하는 비트열 패턴 발생기(51),(52),(53)에 입력된다. 이들의 비트열 패턴 발생기(51),(52),(53)은 예를 들면 R-S형 플립플롭으로 구성되고, X좌표가 Xs에 일치하였을 때, "1"이 출력되면, Xe에 일치하였을 때 "0"이 출력되도록 하고 있다.
비트열 합성회로(54)는 논리합 회로로 구성하고, 각 비트열 패턴 발생기(51),(52),(53)의 출력을 논리합한다. 이와 같이 구성하는 것에 의해 설계 패턴의 출력을 래스터 주사에 동기해서 제11도(a),(b)에 도시한 패턴(38),(39)를 발생할 수 있다.
이상 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라 구체적으로 설명했지만, 본 발명은 상기 실시예에 한정되는 것은 아니고, 그 요지를 이탈하지 않는 범위에서 여러 가지로 변경 가능한 것은 물론이다.
본 출원에서 개시된 발명중 대표적인 것에 의해 얻을 수 있는 효과를 간단히 설명하면 다음과 같다.
이상의 실시예에 기술한 것과 같이 본 발명에 의하면 래스터 주사방식으로 임의의 패턴을 발생하므로 종래에는 불가능하였던 패턴의 작도가 자유롭게 됨과 동시에, 메모리 용량을 크게 증가시키지 않고 적은 데이터 수로 패턴을 발생시킬 수 있으므로, 이미 작도가 끝난 패턴의 검사를 고속이며, 또한 높은 신뢰성으로 실행할 수가 있다는 효과가 있다.

Claims (6)

  1. (가) X축과 Y축방향에서 광을 이용하는 대상물(2)를 주사하는 것에 의해 검사시 대상물의 화상을 마련하고, 상기 화상의 디지탈 비디오 신호를 출력하는 화상 수단(1,3,4,5),(나) 상기화상이 주사되므로서 상기 화상 수단(1,3,4,5)의 X 및 Y좌표를 검출하는 검출 수단(10,11),(다) 검사시 상기 대상물(2)를 제고하는데 사용된 구경 패턴의 특정 위치 좌표와 상기 구경 패턴의 개시점과 종료점의 특정 위치 좌표를 포함하는 설계데이터를 검사시 상기 대상물(2)위의 패턴(4-17)의 소정의 순서에 따라서 상기 구경 패턴(14-16)의 특정 위치 좌표와 패턴 형태를 나타내는 코드(M)을 포함하는 구경 데이터(a), 상기 사각형 패턴을 나타내는 코드(M)을 포함하는 사각형 데이터(b), 사각형 패턴(17)상에서 소정의 위치에 대응하는 좌표 데이터를 포함하는 검사 데이터(6)으로 변환하는 변환수단, 그곳의 상기 특정 위치 좌표에 대해서 2차원 화상 데이터로서 적어도 상기 구경 패턴(14-16)중의 하나를 저장하는 메모리(50), 상기 메모리(50)과 상기 2차원 화상 데이터를 리드하고, 상기 2차원 화상 데이터(-16 +16, 또는(-n/2+i)(+n/2+i), -16∼, 또는 Xsi∼Xei)를 상기 특정 위치 좌표에 따르는 구경 패턴 발생영역데이터(YS=Y0-16, 또는 Y0+(-n/2+i)
    Figure kpo00012
    Y
    Figure kpo00013
    Ye=Y0+16, 또는 Y0+(+n/2+i), Xs-1=X0-16-1∼ 또는 Xs=X0+Xsi∼Xe=Xo+Xei)로 변환하며, 상기 검출 수단(10,11)에 의해 검출된 상기 X 및 Y좌표가 상기 변환된 구경 패턴 발생 영역 데이터에 대응할 때 X축 방향에서의 각 주사선에 대해 상기 구경 패턴 발생에 대응하는 비트열 패턴을 발생하는 구경 패턴 발생수단(47,51), 상기 사각형 패턴을 나타내는 입력된 좌표 데이터에 따른 상기 사각형 패턴의 각 옆부분의 개시점 좌표 및 종료점 좌표를 계산하고, 상기 검출 수단(10,11)에 의해 검출된 상기 X 및 Y좌표가 제1의 연산 회로(62,63) 및 비교 회로(62,67)에 의해 계산된 상기 개시점 좌표 및 종료점 좌표에 대응할 때 X축 방향에서의 각 주사선에 대해 상기 사각형 패턴에 대응하는 비트열 패턴을 발생하기 위해 상기 제1의 연산 및 비교회로(62-67)을 포함하는 사각형 패턴 발생수단(48,52), 상기 변환수단에 의해 표시되는 상기 사각형 데이터와 상기 구경데이터의 순서에 따르는 상기 사각형 패턴 발생수단(48,52)와 상기 구경 패턴 발생수단(47,51)을 선택하고, 상기 구경 데이터(a)와 상기 사각형 데이터(b)를 상기 구경 패턴 발생수단(47,51)과 상기 사각형 패턴 발생수간(48,52)로 각각 입력시키는 선택수단(46), 상기 구경 패턴 발생수단(47,51)에서 얻어진 상기 구경 패턴에 대응하는 상기 비트열 패턴의 논리 동작에 의한 설계 패턴과 상기 사각형 패턴 발생수단(48,52)에 대응하는 상기 비트열 패턴으로부터 얻어진 상기 사각형 패턴을 합성하기 위한 비트열 합성 회로(54)를 포함하는 설계 패턴 발생기(7)과,(라) 상기 화상 수단(1,3,4,5)에서 얻어진 상기 디지털 비디오 신호와 상기 설계 패턴 발생기(7)에서 얻어진 상기 설계패턴을 비교하는 비교수단(12)를 포함하는 패턴 검사 장치.
  2. 특허청구의 범위 제1항에 있어서, 상기 설계 패턴 발생기(7)은 또, 원형 패턴의 종료측의 종료점 좌표와 상기 원형 패턴의 개시측의 개시점 좌표를 계산하기 위한 제2의 연산 및 비교회로(68-72), 상기 검출 수단(10,11)에 의해 검출된 상기 X-Y좌표가 상기 제2의 연산 및 비교회로(68-72)에 의해 계산된 상기 개시점 좌표 및 상기 종료점 좌표에 대응할 때, X축 방향에서의 각 주사선에 대해 원호 패턴(44)에 대응하는 비트열 패턴을 발생하기 위한 원호 패턴 발생수단(49,53), 상기 원호 패턴에 대한 원호의 중심좌표(Xc,Yc), 원호의 정점좌표(X1,Y1),(X2,Y2),(X3Y|3),(X4,Y4), 상기 원호 패턴(44)를 나타내는 코드(M)을 가지는 원호 데이터를 포함하는 상기 변환 수단에 의해 발생되는 상기 검사 데이터(6), 상기 원호 패턴 발생수단(49,53)을 부가적으로 선택하는 상기 선택수단(46), 상기 원호 패턴 발생수단(49,53)으로부터 얻어진 상기 원호 패턴에 대응하는 상기 비트 패턴을 부가적으로 합성하는 상기 비트열 합성회로(54)를 포함하는 패턴 검사장치.
  3. 특허청구의 범위 제1항에 있어서, 검사시의 상기 대상물(2)는 프린트된 내용을 위한 배선 패턴을 갖는 대상물인 패턴 검사장치.
  4. 특허청구의 범위 제1항에 있어서, 상기 메모리(50)내에 저장된 상기 특정 위치 좌표(X0,Y0)에 대응하는 0표준 좌표를 가지는 화상 데이터는 Y축방향에서 상기 구경 패턴의 영역에 걸쳐 연장하는 각 주사선의 개시점 및 종료점 좌표(Xsi,Xei : i=1∼n)를 포함하는 패턴 검사장치.
  5. 특허청구의 범위 제3항에 있어서, 상기 특정 위치 좌표는 중심좌표(X0,Y0)로 선택되는 패턴 검사장치.
  6. 특허청구의 범위 제3항에 있어서, 상기 사각형 패턴상에서 상기 소정의 위치에 대응하는 좌표 데이터는 그곳의 정점좌표(X1,Y1- X4,Y4)로 선택되는 패턴 검사장치.
KR1019850007653A 1984-11-01 1985-10-17 다수 개의 패턴 발생기를 포함하는 패턴 검사 장치 KR900001976B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP59-228983 1984-11-01
JP59228983A JPS61108134A (ja) 1984-11-01 1984-11-01 マスク検査装置
JP60082384A JPS61241996A (ja) 1985-04-19 1985-04-19 パタ−ン発生方法
JP60-82384 1985-04-19

Publications (2)

Publication Number Publication Date
KR860004368A KR860004368A (ko) 1986-06-20
KR900001976B1 true KR900001976B1 (ko) 1990-03-30

Family

ID=26423416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850007653A KR900001976B1 (ko) 1984-11-01 1985-10-17 다수 개의 패턴 발생기를 포함하는 패턴 검사 장치

Country Status (2)

Country Link
US (1) US4744047A (ko)
KR (1) KR900001976B1 (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3752280T2 (de) * 1986-07-30 2000-02-03 Hitachi Ltd Mustergenerator
US4949390A (en) * 1987-04-16 1990-08-14 Applied Vision Systems, Inc. Interconnect verification using serial neighborhood processors
GB2204216B (en) * 1987-04-30 1991-02-06 Ibm Curve generation in a display system
US4974175A (en) * 1987-06-19 1990-11-27 Hitachi, Ltd. Drawing information processing method and apparatus
US4985855A (en) * 1987-08-24 1991-01-15 International Business Machines Corp. Method for producing installation instructions for three dimensional assemblies
JPS6488881A (en) * 1987-08-24 1989-04-03 Ibm Generation of assembling screen
US4989255A (en) * 1988-03-25 1991-01-29 Texas Instruments Incorporated Expansion of compact database for pattern inspector or writer
US5018210A (en) * 1988-03-25 1991-05-21 Texas Instruments Incorporated Pattern comparator with substage illumination and polygonal data representation
US4979223A (en) * 1988-03-25 1990-12-18 Texas Instruments Incorporated Data handling system for pattern inspector or writer
US4985927A (en) * 1988-03-25 1991-01-15 Texas Instruments Incorporated Method of detecting and reviewing pattern defects
JP2954223B2 (ja) * 1988-11-08 1999-09-27 富士通株式会社 半導体装置の製造方法
US5197105A (en) * 1990-05-30 1993-03-23 Dainippon Screen Mfg. Co. Ltd. Method of reading optical image of inspected surface and image reading system employabale therein
JP2501726B2 (ja) * 1991-10-08 1996-05-29 インターナショナル・ビジネス・マシーンズ・コーポレイション コンピュ―タ・イメ―ジ生成装置及びデ―タ減縮方法
JPH05119122A (ja) * 1991-10-25 1993-05-18 Fujitsu Ltd スキヤン回路のテストパターン生成方法
JP2757647B2 (ja) * 1992-01-27 1998-05-25 日本電気株式会社 メッキ膜厚均一化方式
US5481472A (en) * 1993-05-18 1996-01-02 International Business Machines Corporation Method and apparatus for automatically recognizing repeated shapes for data compaction
GB2300287B (en) * 1995-04-27 2000-04-26 Canon Kk Method and apparatus for processing finite element meshing model
US5844809A (en) * 1995-07-28 1998-12-01 Kabushiki Kaisha Toshiba Method and apparatus for generating two-dimensional circuit pattern
JPH1140482A (ja) * 1997-07-22 1999-02-12 Nec Corp 荷電粒子ビーム直描データ作成方法および描画方法
US5990540A (en) * 1997-12-15 1999-11-23 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US6251550B1 (en) 1998-07-10 2001-06-26 Ball Semiconductor, Inc. Maskless photolithography system that digitally shifts mask data responsive to alignment data
US6529262B1 (en) 1999-04-14 2003-03-04 Ball Semiconductor, Inc. System and method for performing lithography on a substrate
US6507944B1 (en) * 1999-07-30 2003-01-14 Fujitsu Limited Data processing method and apparatus, reticle mask, exposing method and apparatus, and recording medium
US6379867B1 (en) 2000-01-10 2002-04-30 Ball Semiconductor, Inc. Moving exposure system and method for maskless lithography system
US6425669B1 (en) 2000-05-24 2002-07-30 Ball Semiconductor, Inc. Maskless exposure system
US6509955B2 (en) 2000-05-25 2003-01-21 Ball Semiconductor, Inc. Lens system for maskless photolithography
US6493867B1 (en) 2000-08-08 2002-12-10 Ball Semiconductor, Inc. Digital photolithography system for making smooth diagonal components
US6537738B1 (en) 2000-08-08 2003-03-25 Ball Semiconductor, Inc. System and method for making smooth diagonal components with a digital photolithography system
US6512625B2 (en) 2000-11-22 2003-01-28 Ball Semiconductor, Inc. Light modulation device and system
US6473237B2 (en) 2000-11-14 2002-10-29 Ball Semiconductor, Inc. Point array maskless lithography
US6965387B2 (en) 2001-08-03 2005-11-15 Ball Semiconductor, Inc. Real time data conversion for a digital display
JP2003249591A (ja) * 2002-02-26 2003-09-05 Nec Electronics Corp エリアio型半導体装置の配線基板の設計方法
US6870604B2 (en) * 2002-04-23 2005-03-22 Ball Semiconductor, Inc. High resolution point array
US7164961B2 (en) * 2002-06-14 2007-01-16 Disco Corporation Modified photolithography movement system
US20050289488A1 (en) * 2004-06-29 2005-12-29 I-Ju Chou System and method for mask defect detection
US20060051687A1 (en) * 2004-09-07 2006-03-09 Takema Ito Inspection system and inspection method for pattern profile
JP4588421B2 (ja) * 2004-11-29 2010-12-01 富士通株式会社 テストパターン生成装置、回路設計装置、テストパターン生成方法、回路設計方法、テストパターン生成プログラム、回路設計プログラム
US7289926B2 (en) * 2005-06-28 2007-10-30 International Business Machines Corporation System and method for examining high-frequency clock-masking signal patterns at full speed
TW200721924A (en) * 2005-11-23 2007-06-01 Inventec Corp Arc-like winding system and method
US7932993B2 (en) * 2006-09-16 2011-04-26 Wenhui Mei Divided sub-image array scanning and exposing system
KR101610148B1 (ko) * 2014-11-17 2016-04-08 현대자동차 주식회사 차체 검사 시스템 및 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4013832A (en) * 1975-07-28 1977-03-22 Mcdonnell Douglas Corporation Solid state image modulator
JPS57180128A (en) * 1981-04-30 1982-11-06 Toshiba Corp Equipment for electron beam exposure
US4584573A (en) * 1981-07-20 1986-04-22 Sharp Kabushiki Kaisha Combined character and background pattern print control system
US4498079A (en) * 1981-08-20 1985-02-05 Bally Manufacturing Corporation Prioritized overlay of foreground objects line buffer system for a video display system
JPS58201185A (ja) * 1982-05-19 1983-11-22 Toshiba Corp 位置検出装置
GB2130854B (en) * 1982-10-10 1986-12-10 Singer Co Display system
US4620288A (en) * 1983-10-26 1986-10-28 American Semiconductor Equipment Technologies Data handling system for a pattern generator
JPH061370B2 (ja) * 1983-11-24 1994-01-05 株式会社東芝 マスク欠陥検査装置
US4639919A (en) * 1983-12-19 1987-01-27 International Business Machines Corporation Distributed pattern generator
US4641255A (en) * 1985-05-22 1987-02-03 Honeywell Gmbh Apparatus for simulation of visual fields of view

Also Published As

Publication number Publication date
US4744047A (en) 1988-05-10
KR860004368A (ko) 1986-06-20

Similar Documents

Publication Publication Date Title
KR900001976B1 (ko) 다수 개의 패턴 발생기를 포함하는 패턴 검사 장치
US4334274A (en) Method of determining whether or not a region in a picture is within a closed boundary, and an apparatus therefor
US4123695A (en) Pattern recognition system
JP4951496B2 (ja) 画像生成方法及びその画像生成装置
KR20010013521A (ko) 화상 처리 장치 및 방법, 화상 처리를 위한 프로그램을기억한 매체 및 검사장치
JPH08189898A (ja) 欠陥検査装置
JPWO2010114117A1 (ja) 合成画像作成方法及び装置
US4812828A (en) Video display processor
JP2009031006A (ja) 外観検査装置及び方法
KR100211004B1 (ko) 화상 처리 방법 및 그 방법을 사용한 화상 처리 시스템
JPS63217479A (ja) 粒子画像の解析装置
JP3039704B2 (ja) 印字評価方法及び印字評価装置
JPS61108134A (ja) マスク検査装置
JPS61241996A (ja) パタ−ン発生方法
JP3119376B2 (ja) 印字評価方法及び印字評価装置
JP2005061953A (ja) 突起の高さ測定方法および測定装置
JPH10311705A (ja) 画像入力装置
JP3072787B2 (ja) 印字評価方法及び印字評価装置
JP3029142B2 (ja) 印字評価方法及び印字評価装置
JP3119375B2 (ja) 印字評価方法及び印字評価装置
JP3029141B2 (ja) 印字評価及び印字評価装置
JP2003099771A (ja) データ変換装置およびその方法、並びに当該方法を用いたプログラム
JPH02642B2 (ko)
JP2948331B2 (ja) パターン認識装置
JPH01318169A (ja) コーナ補正装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040302

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee