JP2501726B2

JP2501726B2 - コンピュ―タ・イメ―ジ生成装置及びデ―タ減縮方法

Info

Publication number: JP2501726B2
Application number: JP4214201A
Authority: JP
Inventors: ジョン・アール・ルダート、ジュニア; ロバート・エイ・シンプソン
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1991-10-08
Filing date: 1992-08-11
Publication date: 1996-05-29
Anticipated expiration: 2011-05-29
Also published as: EP0538927A2; JPH05226236A; EP0538927A3; US5428552A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、一般に反復のない設計
を記述するのに使用されるデータの大幅な減縮を可能に
する方法に関し、さらに詳しくは、複雑なコンピュータ
・イメージを生成するための効果的なデータ減縮方法に
関する。本発明は、特に複雑な集積回路構造を製造する
ための電子ビーム・リソグラフィに応用できる。

【０００２】

【従来の技術】最新のコンピュータ・チップ、読取り専
用記憶装置（ＲＯＳ）、プログラム式論理アレイ（ＰＬ
Ａ）、その他のアレイ構造など、電子ビーム・リソグラ
フィ・システムによって書かれる、複雑な集積回路（Ｉ
Ｃ）構造用のパターンを記述するには、膨大な量のデー
タが必要であり、典型的にはギガバイト（ＧＢ）単位の
データが必要である。一般に、パターンには、ステップ
・アンド・リピート法、マクロ・コマンド、その他の既
知の減縮方法で必要とされる反復がないので、パターン
・データは減縮されない。その結果、このような設計で
は、余分のデータ量と事後処理時間が必要となる。

【０００３】ＩＢＭテクニカル・ディスクロージャ・ブ
ルテン、第２０巻、第２号、１９７７年７月刊、ｐｐ．
５８８〜５８９所載のＲ・Ｄ・ムーア（Moore）及びＰ
・Ｍ・ライアン（Ryan）の論文「電子ビーム・システム
を使用するＲＯＳメモリのパーソナリゼーション（Pers
onalization of ROS Memories Using an E-Beam Syste
m) 」は、露光位置とパターン（シングル・スポット）
とパターン長が固定され、露光データが減縮されていな
い、厳密に画定されたＲＯＳアレイ用の、書込み速度を
改善する方法を記載している。

【０００４】米国特許第４２９１２３１号明細書は、メ
モリに記憶された固定パターンを使用して様々な場所で
同じパターン・シーケンスを反復して露光させるシステ
ムを記載している。そのパターンは、何回も反復される
パターン要素の同じシーケンスから成る。これによって
パターン要素を個別に選定することはできない。

【０００５】上記特許に似た米国特許第４２５９７２４
号によれば、多数の断片パターンから成ることもある矩
形区域中に基本的反復パターンを含むパターン・セグメ
ント（すなわち形状の固定ストリング）の、ステップ・
アンド・リピート式露光が可能である。

【０００６】米国特許第４５３１１９１号は、入力デー
タ・ストリングを監視して反復データ・シーケンスを検
出し、実際の露光中に使用される反復カウントを生成す
る。このシステムでは、反復シーケンスは連続して出現
しなければならない。

【０００７】米国特許第４０５１４５７号は、漢字用コ
ードを解釈し、漢字を書くのに必要な形状のストリング
のアドレスを得る、速度を向上させるシステムを開示し
ている。

【０００８】上記のいずれの特許も、各露光位置での基
本パターンの変形が可能なシステムを開示していない。
すなわち、これらの特許では、ストリング内で形状の選
択的な露光を行うことができない。

【０００９】

【発明が解決しようとする課題】本発明の目的は、コン
ピュータによって複雑なイメージを生成するために必要
なデータを減縮する方法を提供することである。

【００１０】本発明の他のより具体的な目的は、チップ
がパーソナライズされているために全体的設計に反復が
ないにもかかわらず、最新式のコンピュータ・チップの
製造におけるパターンを減縮する方法を提供することで
ある。

【００１１】

【課題を解決するための手段】本発明によれば、パター
ンを、それぞれがその中の特定の位置用の所定の潜在的
形状の同じグリッド・パターンを含む多数のブロックに
区分する。ブロックは均一である必要はなく、寸法およ
び形状が異なっていてもよい。ブロック内の形状は異な
る区域にぴったりはまる必要はなく、重なり合ってもよ
い。ブロック内のある区域用に、互いに排他的な多数の
異なる選択可能な代替品が可能である。また、異なる用
途または機能で同じｘ、ｙ座標に入ることのできる、異
なる形のいくつかの形状が可能である。

【００１２】所与のブロックのグリッド・パターンの異
なる区域に、はまる１組の形状中の各形状パターンをメ
モリに記憶し、それぞれに連続番号を付ける。その連続
番号を付けた各形状パターンを、所与のブロック用のグ
リッド・パターン中の所定の位置に置く。その所定の位
置用の各形状は異なるが、ブロック内の他の位置用のパ
ターンと同じ寸法になってもよい。これらの形状は、特
定の形状に寄与するため、その長さと幅の比および縮尺
の点で、グリッド・パターン中の所定位置に適合されて
いる。このようにして、各形状は、それが存在すると
き、グリッド・パターンのその区域に異なる特徴を加え
る。

【００１３】設計をコード化するため、１つまたは複数
の標準の構造単位を選択する。ブロック内の各形状パタ
ーンに、構造単位用のデータ・ワード中で使用するため
の順序番号を付ける。各ブロック用の１組の形状記述子
を、参照メモリに記憶する。あるブロックを参照するデ
ータ・ワードは、そのブロック用の記憶された形状デー
タを指定するいくつかのバイトを含み、データ・ワード
は、パターン中のどの形状を含めどの形状を除外するか
をコード化する。各形状には、その順序番号にしたがっ
て１ビットを割り当てる。所与の形状パターンに対し
て、それが含まれる場合には２進の１が、除外される場
合には２進の０が各々割り当てられる。ブロックにはま
る各標準形状は、１組のパラメータを有し、それがメモ
リに記憶される。それには、参照位置ｘ、ｙからのΔｘ
_n オフセット及びΔｙ_n オフセット、幅ｗ_n と高さｈ_n
が含まれる。ただしｎはその形状パターンの順序番号で
ある。パターンは、ランダムにどんな順序で配置するこ
ともでき、これによってはるかに少ないデータ処理で多
数のパターンを提供することが可能となる。

【００１４】

【実施例】図面、特に図１を参照すると、本発明の好ま
しい実施例である電子ビーム・システムが示されてい
る。ｘ−ｙワーク・テーブル８が電子ビームＢの下を移
動する。ワーク・テーブル８は、ターゲット７を保持し
ている。このターゲットは、典型的には半導体基板であ
る。電子ビーム露光装置は、仮想線１０で一般的に示さ
れている。電子ビーム源１１がビームＢを発生し、この
ビームは、スポット成形装置の制御下で偏向アパーチャ
装置１２によって様々なスポット形状に成形され、ブラ
ンキングされる。この両装置はいずれも、米国特許第３
９００７３６号によるスポット成形ブランキング・アナ
ログ電子装置１４内にある。位置決めされ成形されたス
ポットは、パターン制御部１５のディジタル電子装置の
制御下で、装置１４によって部分的に制御される。これ
によって、やはり上記の米国特許第３９００７３６号に
よる制御コンピュータ１６の制御下で、サブフィールド
に書き込まれるパターンが決定される。

【００１５】パターン制御部１５は、線６４を介してス
ポット成形ブランキング・アナログ電子装置１４に、線
６５を介して形状偏向装置３３に、かつ線６６を介して
偏向システム１９に信号を供給し、ビーム位置、スポッ
ト形状、及びビーム・オン／オフ制御を周知の方式で制
御する。ビームは、偏向アパーチャ装置１２によって成
形され、偏向板１３によって短い距離で位置決めされ、
偏向コイル１７によってより長い範囲にわたって位置決
めされる。

【００１６】次のフィールドは、ステージ位置測定シス
テム２１の制御下で、基板７を支えるｘ−ｙ駆動ワーク
・テーブル８の移動方向に対して垂直に置かれる。すべ
ての動作は制御コンピュータ１６の管理下にある。パタ
ーンの書込みは、基板７上のチップ位置での書込みが完
了した後に、一時的に停止され、基板７上の再整置サイ
クルが始まる。ビームＢは、基板７上の次のフィールド
用の４つの整置マークの公称位置へと偏向され、４つの
区域が電子ビームによって走査される。整置マークの実
際の位置は、検出器２２に当たる後方散乱電子の検出に
よって決定される。実際の次のフィールド位置を決定す
るため、検出器２２からの信号が、線２７、２８を介し
て整置検出回路２３に供給される。整置検出回路２３
は、線６０、６１を介してパターン制御部１５に、また
線６０、６２を介して制御コンピュータ１６に信号を供
給する。設計チップ位置は、制御コンピュータ１６から
線６３を介してパターン制御部１５に供給される。パタ
ーン制御部１５では、線６３、６１上の値、すなわち設
計フィールド位置と実際位置とが比較され、線６５を介
してベクトル偏向装置３３に補正値が加えられる。最後
のチップ位置が露光されるまで、整置サイクルと書込み
サイクルが交互に発生する。

【００１７】ｘ軸ワーク・テーブルの位置決めは、制御
コンピュータ１６からステージ位置測定システム２１に
向う線２４上のｘ／ｙ位置信号に含まれる、ｘ位置信号
によって制御される。線２４上の信号は、整置検出回路
２３から線６０、６２を介して受け取る電流整置信号に
よって修正された、制御コンピュータ１６内に位置制御
データの形で記憶されたウェーハ仕様によって予め決定
されている。ワーク・テーブル８の実際のｘ位置は、ス
テージ位置測定システム２１によって決定され、その値
が、制御コンピュータ１６からの線２４上の所望のｘ位
置信号と比較される。その結果生ずる線２５上の位置誤
差信号が、駆動信号をモータ６７に加えるｘステージ駆
動機構２６中のサーボ装置に加えられる。ｙ軸ワーク・
テーブルの位置決めは、ステージ位置測定システム２１
からの線３４上の信号に応答する、Ｙステージ駆動機構
３５中のサーボ装置によって、同様に制御される。

【００１８】次に図２を参照すると、パターン制御部１
５の一部分である参照メモリのアドレス指定が示されて
いる。参照メモリ７０は、パターン制御部１５における
主パターン・バッファの一部分としてもよく、また独立
した装置でもよい。ブロック指定子７１は、典型的には
６４ビットであり、命令コード・フィールド７２、アド
レス・フィールド７３、ｘ位置フィールド７４、ｙ位置
フィールド７５、及び複数の制御ビット７６を含む。制
御ビット７６は、後述の説明から明らかになるように、
サブセットであるパターン形状の順序番号に相当する。

【００１９】ブロック指定子７１のアドレス・フィール
ド７３は、参照メモリ７０に入るために使用される。参
照メモリ７０中の形状記述子８０のデータ構造は、図３
に示されており、ブロック指定子７１の参照位置ｘ、ｙ
からのΔｘ_n オフセットとΔｙ_n オフセット，ならびに
幅ｗ_n 、高さｈ_n 及び形状パターンの露光量Ｄを含む。
ここでｎは形状パターンの順序番号である。参照メモリ
７０の最初の２つのエントリでＣで示した共通形状がす
べて使用済みの時は、ブロック指定子７１中の制御ビッ
ト７６は、参照メモリ７０中でアドレス指定された形状
ブロック中の１６の可能な形状のうちのどれを使用すべ
きかを示す。２進の１が制御ビット列７６中に現れる時
は、制御フィールド中のビットの位置に対応するオフセ
ットの所にある形状記述子が使用される。図２は、形状
順序番号３に対応するビット位置３の例を示す。

【００２０】形状記述子８０は、形状パターンの（共通
または順序番号）、場所、大きさ、及び露光（量）を識
別するのに必要なデータをすべて含む。フィールド８１
中の命令コードは、それが共通形状であるか選択可能形
状であるかを決定する。主パターン・バッファ中の命令
コード７２は、そのワードが減縮されたデータのブロッ
ク指定子なのか、他の型式のツール制御のブロック指定
子なのか、それとも非減縮パターン・データのブロック
指定子なのかを決定する。

【００２１】図４は、参照メモリ７０とパターン・バッ
ファ９０が、パターン制御部のデータの流れの中でどの
ように連係しているかを示す。実際には、参照メモリ７
０は、パターン全体の減縮部分の形状記述子を記憶する
ために、おそらくは動的にとっておかれたパターン・バ
ッファ９０の一部分とすることができる。パターン・バ
ッファ９０の各ワード中の命令コードは、それがどの種
類のデータ・ワードであるかを示す。ブロック指定子７
１からのアドレス（図２）は、形状記述子をアドレスす
るために参照メモリ７０に送られ、一方、パターン・バ
ッファ中のブロック指定子のｘフィールドとｙフィール
ドからのブロック位置データは、偏向システム１９に送
られる（図１）。形状記述子データだけが形状偏向装置
３３に送られる。加算機構９２が、形状の最終アドレス
を計算するために使用される。減縮形状の形状データは
メモリ７０から送られ、メモリ９０は非減縮形状用のデ
ータを供給する。

【００２２】図５は、ＩＣチップ上に作成されたＲＯＳ
アレイの一部分を示す。図５のＲＯＳアレイは、複数の
領域またはブロックに分割され、ｘ軸とｙ軸に沿った数
字に従って番号が付けられる。例えば、アレイの左下隅
のブロックは、ブロック（１，１）として識別される。
図のＲＯＳアレイは特定の適用にパーソナライズされて
おり、この例では何らかの形状の反復があるが、一般に
は、通常の方法を使ってデータの意味ある減縮をもたら
すような形状の有意なパターンはない。図６は、図５に
示すＲＯＳアレイ部分を分割した各領域を構成するため
に使用できる可能な形状パターンの最大構成の１つを示
す。図５のブロック（１，１）は、ＲＯＳアレイのこの
特定領域を適切に露光するために必要な特定の形状パタ
ーン最大構成に関して、１から１６までの形状番号のサ
ブセットを示すようにラベルを付けてある。形状番号
は、図２に示すブロック指定子７１中の制御ビット７６
の順序に相当する。他のどの領域も同じ形状パターンの
サブセットを必要としないであろうが、ＲＯＳアレイ全
体は、図６に示す形状パターン最大構成中の形状パター
ンから、形状パターン最大構成のどの形状パターンを露
光しどの形状パターンを露光しないかに応じて制御ビッ
ト・シーケンスを設定することにより、生成することが
できる。

【００２３】図７は、制御ワード７１の可能なフォーマ
ットを示す。この制御ワード７１は、ブロック指定子の
命令コードと共に主パターン・データの流れ中に現れ、
パターン付けされているＲＯＳアレイの特定領域を露光
するために、この減縮機能を活動化する。アドレス・フ
ィールドは、命令コード・フィールド８１、ｘオフセッ
ト・フィールド８２、ｙオフセット・フィールド８３、
幅フィールド８４、高さフィールド８５、及び露光量フ
ィールド８６から成る、図３に示す形状指定子メモリ域
７０を指す。命令コードは、パターン制御部（図１）
に、減縮データ使用の発生と、参照メモリ７０に常駐す
る形状データ（すなわち記述子）を指すアドレスとを認
識させる。ｘ値とｙ値は、形状パターン露光の参照位置
を確定する。図８に定義する制御ビットは、形状パター
ン最大構成中の形状パターン（すなわち図２の形状パタ
ーン１から１６まで）のうちのどれが実際に露光される
かを決定する。所与の形状パターンに対する制御ビット
が"１"である場合、その形状パターンは位置（ｘ＋Δ
ｘ，ｙ＋Δｙ）にあり、その幅ｗと高さｈによって画定
される区域が露光される。２進の１は、その形状パター
ンが書き込まれることを示し、２進の０は、その形状パ
ターンが書き込まれない、すなわちスキップされること
を示す。連続する制御ワード中の異なる制御ビット・シ
ーケンスは、ＲＯＳアレイの連続領域中で異なるパター
ンを露光させる。

【００２４】形状の有意の反復パターンの欠如は、図
９、１０に示すように、論理回路を作成する時は一層は
なはだしくなる。図９は、簡単な共通ベースＮＰＮバイ
ポーラ・トランジスタ回路を示す。この回路は、エミッ
タに接続された入力部Ｉ₃ と、コレクタに接続された出
力部Ｏ₁を有し、コレクタは電源電圧Ｖ_CCにバイアスさ
れている。図１０は、共通ベース回路中に接続された複
数エミッタＮＰＮバイポーラ・トランジスタを示す。こ
の回路は、それぞれ別のエミッタに接続された３つの入
力部Ｉ₁ 、Ｉ₂ 、Ｉ₃ 、及びコレクタに接続された１つ
の出力部Ｏ₁'を有する。

【００２５】図１１は、図９または図１０に示した回路
を製造するために使用される形状パターンを示す。図１
２は、それぞれ図９及び図１０に示されている、ＣＫＴ
１及びＣＫＴ２として識別される回路を製造するための
制御ビットを示す。例えば、図９の回路を作成する際に
は形状パターン１、２、４、５、７、８、１５、１６が
省略されるのに対して、図１０の回路を作成する際には
形状パターン１４だけが省略されることに留意された
い。異なる論理回路が互いに排他的な重複する形状パタ
ーンセットを有することが非常にしばしばあり、実際の
回路が作成される時は、これらのセットから選択が行わ
れる。この場合は、出力部Ｏ₁と出力部Ｏ₁'の位置が異
なっており、これらを生成するために使用される形状パ
ターン（すなわち形状パターン１４、１５、１６）が、
互いに排他的である。

【００２６】最大減縮係数は、使用される形状パターン
最大構成のサイズに関係し、露光されるアレイのサイズ
には関係しない。この理由は、形状パターン最大構成
が、形状群を記述するのに必要なデータを、参照、およ
びどの形状パターンが実際に露光されるかを記述するデ
ータ・ワードで置き換えるからである。形状パターン最
大構成は、作成するアレイの水平、垂直、または矩形部
分を記述することができる。

【００２７】固定形状パターンは常に使用し、データ・
ワードが、使用が可変の形状パターンに関するビットの
みを含む場合には、さらに減縮を行うことができる。別
法として、データ・ワードを分割して、固定形状パター
ンのカウントと可変形状パターン用のビットを設けるこ
ともできる。もう１つの変形は、図１３に示すように形
状パターンセットを共通の順序番号でラベル付けするこ
とである。形状パターンシーケンスの組合せが、最終的
に露光されるパターンを定義することになる。図１３で
とられる手法では、図１１の例で使用される１６個では
なく、制御ビットは８個しか必要でない。図９と図１０
に示す論理回路用の制御ビットを図１４に示す。

【００２８】本発明を１つの好ましい実施例について説
明したが、本発明が頭記の特許請求の範囲の趣旨および
範囲内で変更を加えて実施できることは、当業者には認
識されよう。例えば、本発明は、レーザ、イオン・ビー
ム・システム、及びライト・テーブルを含むどのような
パターン発生装置にも有用であり、電子ビーム・システ
ムに限定されるものではない。

【００２９】

【発明の効果】本発明によって、反復のない設計を記述
するのに使用されるデータの大幅な減縮を可能にするデ
ータ減縮方法が提供され、この方法は特に、複雑な集積
回路構造を製造するための電子ビーム・リソグラフィに
応用できる。

【図面の簡単な説明】

【図１】本発明の好ましい実施例による電子ビーム露光
システムのブロック図である。

【図２】本発明の好ましい実施例による、図１の既存の
パターン制御部を修正した、参照メモリのアドレス指定
を示すブロック図である。

【図３】典型的な形状記述子のデータ構造を示すブロッ
ク図である。

【図４】本発明の好ましい実施例による、やはり図１の
既存のパターン制御部を修正した、参照メモリをパター
ン・バッファに連係するメモリ・アクセス方式を示す、
ブロック論理図である。

【図５】パーソナライズされたＲＯＳアレイの一部分を
示す平面図である。

【図６】個々の形状パターンに形状番号を付けた、図５
のＲＯＳアレイをパターン付けするための、１つの可能
な形状パターン最大構成を示す図である。

【図７】本発明の実施に使用される制御ワードのフォー
マットを示す図である。

【図８】どの形状パターンが使用されるかを示すラベル
を付けた制御ワードの、制御ビットのフォーマットを示
す図である。

【図９】第１の典型的な論理回路を示す回路図である。

【図１０】第２の典型的な論理回路を示す回路図であ
る。

【図１１】図９および図１０の回路を製造するために使
用される最大パターン・セットを示す平面図である。

【図１２】図１１に示すパターン・セットを使用して、
図９と図１０の回路を作成するための、制御ビットを示
す図である。

【図１３】常に一緒に使用される形状パターンセットが
同じ順序番号で識別される、図１１に示した基本的パタ
ーン番号付け方式の変形を示す、図１１と類似の平面図
である。

【図１４】図１３に示すパターンを使用して図９と図１
０の回路を作成するための、制御ビットを示す図であ
る。

【符号の説明】７ターゲット８ワーク・テーブル１０電子ビーム露光システム１１電子ビーム源１２偏向アパチャ装置１４スポット成形ブランキング・アナログ電子装置１５パターン制御部１６制御コンピュータ１９偏向システム２１ステージ位置測定システム２２検出器２３整置検出回路２６ｘステージ駆動機構３３形状偏向装置３５ｙステージ駆動機構

───────────────────────────────────────────────────── フロントページの続き (72)発明者ロバート・エイ・シンプソンアメリカ合衆国12590、ニューヨーク州ワッピンガーズ・フォールズ、ヒルトップ・ドライブ 30番地 (56)参考文献特開昭63−81819（ＪＰ，Ａ) 特開昭57−122528（ＪＰ，Ａ) 特開平１−147775（ＪＰ，Ａ)

Claims

(57)【特許請求の範囲】

【請求項１】複数のブロックに分割された複雑なコンピ
ュータ生成イメージを露光するためにビームを投射する
コンピュータ・イメージ生成装置であって、前記複数のブロックごとに露光するために、所定のデー
タに従って前記ビームを偏向させる偏向手段と、前記複数のブロックのうち任意の１つのブロック中で前
記イメージの一部分を組合せで生成し得る複数の単純な
形状パターンを、該形状パターンを指定する形状番号に
対応する一連のアドレスに記憶する参照メモリ手段と、前記ブロックの任意の１つにおいて前記イメージの部分
を作成する指令を含むブロック指定子であって、当該ブ
ロックのイメージ部分の作成に関係する前記参照メモリ
手段のアドレス、前記コンピュータ生成イメージ中で当
該ブロックが占める位置を表すデータ、及び前記複数の
単純な形状パターンのうちのどの形状パターンが生成さ
れるかを示す前記形状番号に対応した順序を有するビッ
ト列パターンを含むブロック指定子を記憶するバッファ
メモリ手段と、前記バッファメモリ手段から引き出された前記ブロック
指定子により与えられるアドレス及び前記ビット列パタ
ーンに従って前記参照メモリ手段から引き出された形状
パターンを前記偏向手段に供給する手段とを含む、コン
ピュータ・イメージ生成装置。
【請求項２】リソグラフィ露光装置の一部であり、さら
に前記ビームによって露光されるターゲットを支持し位
置決めするための手段を含む、請求項１に記載のコンピ
ュータ・イメージ生成装置。
【請求項３】リソグラフィ露光装置が電子ビーム露光装
置である、請求項２に記載のコンピュータ・イメージ生
成装置。
【請求項４】複雑なイメージを複数のブロックに分割す
るステップと、前記複数のブロックのうちの任意の１つのブロック中で
前記イメージの一部分を組合せで生成し得るの複数の単
純な形状パターンを決めるステップと、前記単純な形状パターンの各々に形状番号を割り当てる
ステップと、前記単純な形状パターンを、割り当てられた形状番号に
対応するアドレスにおいて参照メモリ手段中に記憶する
ステップと、ブロック中の前記複雑なイメージの部分を作成するため
に前記複数の単純な形状パターンのうちのどの形状パタ
ーンが生成されるかを示す、ビット列パターンを生成す
るステップと、当該ブロックのイメージ部分の作成に関係する前記参照
メモリ手段のアドレス、前記複雑なイメージ中で当該ブ
ロックが占める位置を表すデータ、と共に前記ビット列
パターンをコンピュータ・メモリに記憶するステップと
を含む、コンピュータによって複雑なイメージを生成す
るために必要なデータを減縮する方法。
【請求項５】複雑なイメージを複数のブロックに分割す
るステップと、前記複数のブロックのうちの任意の１つのブロック中で
前記イメージの一部分を組合せで生成し得る複数の単純
な形状パターンを決めるステップと、前記単純な形状パターンの各々に形状番号を割り当てる
ステップと、前記単純な形状パターンを、割り当てられた形状番号に
対応するアドレスにおいて参照メモリ手段に記憶するス
テップと、ブロック中の前記複雑なイメージの部分を作成するため
に前記複数の単純な形状パターンのうちのどの形状パタ
ーンが生成されるかを示す、ビット列パターンを生成す
るステップと、当該ブロックのイメージ部分の作成に関係する前記参照
メモリ手段のアドレス、前記複雑なイメージ中で当該ブ
ロックが占める位置を表すデータと共に、当該ブロック
用の前記ビット列パターンをコンピュータ・メモリに記
憶するステップと、前記コンピュータ・メモリにアクセスして、各ブロック
用のデータをステップごとに読み取るステップと、各ブロック用のデータをコンピュータ・メモリから読み
取る際に、該データにより与えられるアドレス及びビッ
ト列パターンに従い前記参照メモリ手段をアクセスし
て、このビット列に従って単純な形状パターンを引き出
し、ブロック中の前記の複雑なイメージの部分を生成す
るステップとを含む、コンピュータ・システムによって
複雑なイメージを生成する方法。