JPS5821422B2

JPS5821422B2 - 荷電ビ−ム露光装置

Info

Publication number: JPS5821422B2
Application number: JP55185926A
Authority: JP
Inventors: 小山清美
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1980-12-26
Filing date: 1980-12-26
Publication date: 1983-04-30
Also published as: US4531191A; JPS57109337A; EP0055479A1

Description

【発明の詳細な説明】本発明は、データの圧縮を行い高速描画を可能にした荷
電ビーム露光装置に関する。

本発明の適用対象となる型の荷電ビーム露光装置は、一
般に述べる方法で描画データを描画装置に供給する。

チップフレームのパターンデータを「１」、「０」のデ
ジタル情報に変換し、ディスクや磁気テープ等の補助記
憶装置に格納する。

描画の実行時は描画を制御する計算機がこれらの補助記
憶装置からパターンデータを取り出し、描画装置からの
要求に応じて転送する。

描画実行中は計算機は描画装置の制御や状態監視の処理
も行うから、これらの処理のだめの命令実行との競合に
よるデータ転送の遅れを防ぐだめ、計算機とは独立に作
動する入出力専用のチャネル（セレクタチャネルおよび
ダイレクトメモリアクセスチャネル等）を使って補助記
憶装置−内部メモリ、内部メモリー描画装置間の高速デ
ータ転送を実現している。

しかしながら、ｒＬＩ、ｒｏｊのデジタル情報に変換さ
れたデータは膨大な量になり（例えば８ｍｍＸ８ｍｍの
チップは１μｍ／ビットの描画アドレス単位で変換する
と約８Ｍバイトであり、０．５０．２５μｍ／ビットの
場合はそれぞれ３２Ｍ。

１２８バイト迄に増加する）、しかも一つの資料に同時
に複数種のチップを描画する場合は、上記数値のほぼ整
数倍で増える。

しだがって、これらを収容し得る容量を持ち、かつ次第
に高速化されつつある描画装置に合ったレートでデータ
を供給し得る記憶システムを考えることが困難になって
来た。

そこで従来、上記問題を解決するために次のような方法
が考えられている。

１つは描画装置内で簡単に再生できるデータ形式でデー
タ圧縮をはかり、従来の記憶、転送システムを使ってこ
の圧縮されたデータを描画装置へ供給する方法であるが
、本来矩形や台形の形式で人力されるパターンデータを
ソフトウェアによりビット展開するという方法はそのま
まで、しかも期待した程の良い圧縮度は得られない。

描画パターンを矩形や台形のような設計データに近い、
密度の濃い形式に一時的に変換しておき、この形式で格
納転送を行なって、描画装置内部でデータの利用直前に
専用の処理装置により最終的データ形式に変換する方法
が上記への反省から採用され普及しつつある。

この方法ではデータが高度に圧縮された形式をとってい
るため、記憶装置への格納も、記憶装置−描画装置間の
転送も高効率で行える。

しかし、圧縮された形式のデータは描画直前に専用の処
理装置で「１ｊ。

「０」のデジタル情報に展開しなければならない。

展開に要する処理時間は単位面積あたりの図形密度の増
加に伴って増加する。

このためパターンが微細化し高集積化される程高速の展
開処理が必要となる。

まだ、荷電ビーム露光装置は年々描画速度を速める傾向
にあり、データ読出し側の事情でも高速処理が要求され
る。

本発明は上記事情を考慮してなされたもので、その目的
とするところは、描画データを設計データに近い密度の
高い形式で描画装置に転送し、描画装置内の専用処理装
置により［ｊ、ＩＯ＋のビットパターンに展開する方式
の従来装置が描画チップパターンの高集積化と描画処理
の高速化とからくる高速展開処理の要求を満たし得なく
なった問題点を解決し、描画速度の高速化をはかり得る
荷電ビーム露光装置を提供することにある。

まず、本発明の詳細な説明する。

本発明は、従来装置の専用処理装置が展開したビットパ
ターンデータを、ストライプ単位で圧縮して記憶装置に
格納し、これを描画に合った速度で読み出しだの１ち
、ビットパターンへの再展開を行うようにして前記目的
を達成せんとしたものである。

第１図は、本発明によってパターンを１し、メモリ書き
込みを行う様子を示した模式図で、水平方向には２５６
ビツト幅の仮想フレームを１６ノビツト幅のストライプ
に１６等分し、垂直方向には１２ビツトの長さを持つ。

図中太線で囲まれた部分がパターンのある領域を示し、
○で囲まれた番号は圧縮データが発生する順番を示す。

なお、上記ストライプとはフレームを試料台の移動方向
ｉと直角な方向に等分割してなる領域である。

さて、上記ストライプ単位でのビットパターンの圧縮お
よびビットパターンへの再展開を行う装置を従来考えら
れていた方法で実現すると、例えば第２図或いは第３図
に示す構成となる。

第２図２ではビット形式のパターンデータが分配器１に
供給され、この分配器１によりストライプと同数の１６
組のデータ圧縮、格納、展開の３機能を備えだユニット
に分配される。

それぞれのユニットはデータを圧縮してメモリは書込む
圧縮、書込み装；置２□、〜、２□６、メモリ３１．〜
，３１５およびメモリからデータを読み出して展開する
読み出し・展開装置４□、〜、４．６から構成される。

そして、データの読み出し時は各ユニットが展開した各
々のストライプデータをセレクタ５で切り換えてブラン
キング装置（図示せず）転送するものとなっている。

一方、第３図は第２図で示しだデータ圧縮およびデータ
書込み機能を有する装置を共通したものである。

すなわち、ビット形式のパターンデータは圧縮装置６に
より圧縮され、この圧縮されたパターンデータが分配器
１を介してメモリ３□、〜、３□６に書込まれる。

そして描画実行時は読み出し・展開装置４□、〜、４１
６でビットパターンに再現されたデータをセレクタ５で
順次ストライプを切り換えながらブランキング装置に転
送するものと々つている。

才だ、その他に読み出し展開装置を共通にしたものや、
１つのメモリを複数のストライプで分割共有する手法も
考えられるが、共通する項目としてはストライプ毎にメ
モリの割付けを行うことである。

したがって、この種の装置によれば、前記第１図で示し
たフレームは第４図に示すような形でメモリ格納が行わ
れる。

なお、第４図で○で囲んだ数字は第１図の圧縮パターン
のデータ番号であり、○で囲んだ数字にＣが付いている
ものはパターンデータの反復回数を示すカウントデータ
の番号である。

そして、反復のない■■■等のパターンデータば、パタ
ーンデータ単独でメモリに書き込まれるが、２度以上反
復スるパターンデータには、その直後にカウントデータ
が書き込まれる。

このような装置にあっては前述した従来の問題をある程
度解決することができるが、次のような欠点を招いた。

すなわち、前記第４図からも明らかな如くストライプ毎
に割り付けられたメモリ領域の格納度合は、ストライプ
によって圧縮後のデータ量にばらつきがあるため異なっ
たものとなる。

このため、圧縮後のデータ量が最大となるストライプの
データ量に応じてメモリバンクの容量を決める必要があ
り面倒である。

丑だ、メモリの途中に空きが生じるため、メモリの使用
効率が悪い。

本発明はこのような点をも考慮してなされたもので、前
記した目的の他にメモリの使用効率の向上をはかる等の
目的を達成せんとしたものである。

以下、本発明の詳細を図示の実施例によって説明する。

第５図は本発明の一実施例に基づいて前記第１図に示し
たフレームを圧縮してメモリに書き込んだ様子を示す模
式図である。

ここでは、メモリバンクは８個のモジュールから構成さ
れている。

丸で囲んだ数字は第１図の圧縮パターンデータの番号で
、○で囲んだ数字にＣがついているものはパターンデー
タの反復回数を示すカウントデータの番号である。

反復のない■、■、■などのパターンデータは、パター
ンデータ単独でメモリに書き込まれるが、２度以上反復
するパターンデータニは直後にカウントデータがつく。

そして、フレーム全データの圧縮が完了した時点ではメ
モリバンクには圧縮過程でパターンデータが発生した順
に若い番地から隙間なく詰められる。

データ展開時にはこのデータがシークンンアルにアクセ
スさせる。

第６図は本発明の一実施例の全体構成を示すブロック図
である。

図中１０は圧縮ユニットで、このＥＪユニット１０はビ
ット形式のパターンデータを圧縮する。

圧縮ユニット１０で圧縮された圧縮データはシステムバ
ス２０を通しての格納ユニット３０に転送される。

格納ユニット３０は格納管理ユニット４０、メモリバス
５０．４個のメモリモジュールマネジメントユニット６
０．、〜。

６０４および８個のメモリモジュール７１．〜。

７８等からなるもので、上記圧縮データは格納管理ユニ
ット４０に転送される。

格納管理ユニット４０はメモリバス５０を経由してメモ
リモジュールマネジメントユニット６０．、〜，６０４
のり−ド／ライトを直接制御するユニットである。

そして書き込み時は、メモリモジュールマネジメントユ
ニット６０□、〜、６０４にデータが転送され、そのあ
とメモリモジュール１１．〜，１８に書き込まれる。

読み出し時は格納管理ユニット４０から転送されたデー
タが展開ユニット８０でビットパターンに展開され、描
画装置の他の系と同期してデータがシリアルに、ブラン
キング装置（図示せず）に送られる。

第７図は前記圧縮ユニット１０の構成を示すブロック図
である。

前記ビットパターンデータはバッファレジスター１１に
一時ラッチされたあと、チップフレームの第一ラインデ
ータの場合、セレクタ１２、メモリデータレジスタ１３
を通ってパターンデータファイル１４にスタックされる
。

前記第１図に示した１６ストライフＺフレームの場合に
つ゛いて考えると、最初の１６ストライプのパターンデ
ータカバターンデータファイル１４にスタックされる迄
上記の処理が行われ、第２ラインからは外部から転送さ
れバッファレジスタ１１に保持これだパターンデータと
、これと同じストライプ番号のパターンデータファイル
１４から読み出されたパターンデータとをコンパレータ
１５で比較スる。

カウントデータファイル１６には各々のストライプの反
復情報が記録される。

予めカウントデータファイル１６からリピートカウンタ
１７にロードされていたカウントデータは上記コンパレ
ータ１５が一致した場合に１インクリメントされたあと
カウントデータファイル１６に戻される。

コンパレータ１５が不一致の場合は、そのパターンデー
タはメモリデータレジスタ１３の出力としてシステムデ
ータバス２０ａに出力される。

このとき、このパターンデータがカウントデータを伴な
うものであればリピートカウンタ１７の内容がパターン
データに続いてシステムデータバス２０ａに出力される
。

メモリアドレスファイル１８は各々のストライプのメモ
リバンク内の書き込みアドレスを記憶している。

ストライプカウンタ１９ｉｄパターンデータフアイル１
４、カウントデータファイル１６、メモリアドレスファ
イル１８のアクセス番地を指定するカウンタである。

メモリアドレスカウンタ２１は、新しいパターンデータ
の発生と共に１ずつ（カウントデータ付パターンデータ
の場合は２ずつ）インクリメントされる。

この値ハセレクタ２２を通ってメモリアドレスレジスタ
２３にセットされるが、コンパレータ１５が一致の場合
はメモリアドレスファイル１８へ書き込まれる。

このデータは、次にこのストライプが選択されたとき、
セレクタ２２を経由してメモリアドレスレジスタ２３に
セットされる。

この後のパターンデータの比較でコンパレータ１５の出
力が不一致の場合は、メモリアドレスレジスタ２３の内
容がシステムアドレスバス２０ｂＫ出力される繰り返し
のないパターンデータの場合メモリアドレスカウンタ２
１の内容はセレクタ２４を経由してシステムアドレスバ
ス２０ｂに出力される。

チップフレームのデータ圧縮完了後にチップエンドデー
タを作ってシステムデータバスに出力する。

チップエンドデータは圧縮ユニット１０が格納ユニット
３０へ、又格納ユニツ）３０が展開ユニット８０ヘチツ
プデータの区切りを示すのに使われる。

第８図は前記格納ユニット３０の構成を示すブロック図
である。

圧縮ユニット１０からシステムアドレスバス２０ｂ経由
で転送されたメモリデータはセレクタ４１を通してメモ
リアドレスレジスタ４２にセットされる。

このデータの一部はモジュールセレクタ４３に採り込ま
れ、このセレクタ４３の出力が８個のメモリモジュール
７１．〜。

７８の何れか１つを選択する。

選択されたモジュールはメモリアドレスバス５０ａのデ
ータをメモリアドレスカウンタ６５□、６６□、〜、６
５４゜６６４に保持し、一方システムデータバス２０ａ
経由で転送されたデータは選択されたモジュールの入力
データレジスタ６１□、６２□、〜、６１４゜６２４に
採り込まれ、そのあとのメモリスタート信号で書き込み
のだめのメモリアクセスが起動する。

メモリアドレスレジスタ４２の出力は、更にスタートア
ドレステーブル４４にも送られ、新しいチップの最初の
データがシステムデータバス２０ａ経由で転送された場
合は、この番地がスタ１−ドアドレステーブル４４に登
録される。

チップエンドデテクタ４５はシステムデータバス２０ａ
を転送されるデータの内容と順序とからチップデータの
終わりを検出する。

スタートアドレステーブル４４への番地登録はチップエ
ンドブチクタフ４５がチップエンドを検出した直後に送
られた最初のデータに対して行なう。

読み出し時は、出力データレジスタ６３１゜６４１、〜
．６３３．６４．に読み出されたデータが順次メモリ
データバス５０ｂに送り出され、システムデータバス２
０ａを経由して前記展開ユニット８０へ転送される。

この場合もチップエンドデテクタ４５でチップエンドが
検出されると、レイアウトテーブル４６から読み出され
、これがセレクタ４１、メモリアドレスレジスタ４２を
通つンてメモリアドレスバス５０ａに出力され、メモリ
アドレスカウンタ６５、− ６６１−〜．６５．。

６６４にセットされる。

メモリアドレスカウンタ６５□、６６□、〜、６５
４．６６４で指定されたメモリモジュール７１．〜，
７８からメモリデータ、を読み出すと、出力データレジ
スタ６３１．６４１゜〜、６３４．６４４にラ
ッチする。

ラッチされたデータはモジュールセレクタ４３の出力で
指定された順にデータバスへのデータ出力を行なうが、
このモジュールセレクタ４３はデータバスへ１ワードデ
ータ転送ごとに１インクリメントされるメモリアドレス
レジスタ４２の一部を入力としている。

即ち、出力データレジスタ６３．．６４１．〜。

６３４．６４４のいずれかがデータバスにデータ出力を
行なう毎にメモリアドレスレジスタ４２が１ずつ増し、
モジュールセレクタ４３は次にデータバスへのデータ出
力を行なう出力データレジスタ６３０．６４□、〜、
６３４．６４４を順々に指定する機構になってい
る。

メモリアドレスカウンタ６５□、６６□、〜、６５．，
６６４は読み出し時には、出力データレジスタ６３□、
６４□、〜。

６３、．６４４のデータがデータバスに出力される毎に
自動的に１だけ増し、新しい番地でのメモリ読み出し動
作を独自に行なう。

このように読み出し番地の変更と読み出し起動の制御を
独立に実行するモジュールをｎ個並べることにより、バ
ルクメモリ全体のサイクルタイムはほぼ１／ｎに短緒
される。

レイアウトテーブル４６はフレーム内で複数相のチップ
を並べて描画する場合、各チップの先頭アドレスを格納
するスタートアドレステーブル４４のポインタ情報を記
憶するテーブルである。

この情報を外部（制御計算機など）から書き込必るよう
にすることで試料上に任意の方法で異種チップが配列描
画することが可能になる。

第９図は前記展開ユニット８０の構成を示すブロック図
である。

前記システムデータバス２０ａを経由して転送されたデ
ータはストライプパターンファイル９１□、〜、９１４
、リピートカウンタ９２１、〜．９２４、ストライプパ
ターンファイルカウンタ９３０．〜，９３いパターンシ
フトレジスタ９４□、〜、９４４から構成される４つの
ストライプパターンファイルカウンタ９３０．〜。

９３、、パターンシフトレジスタ９４８．〜。

９４４から構成される４つのストライプパターンジェネ
レータ９００．〜．９０４に次々と転送される。

転送されたデータはストライプパターンファイル９１
〜．９１４にパターンデータとカランｊトデータとの対で書き込まれる。

ストライプパターンジェネレータ９００．〜，９０．Ｕ
ストライプパターンファイル９１□、〜、９１４からパ
ターンブータラ読み出してパターンシフトレジスタ９４
１、〜．９４４にロードし、カウントデータを読み出し
てリピートカウンタ９２１．〜．９２４にロードする。

５ＰＧ（ストライプパターンジェネレータ）セレクタ８
１でセレクトされたストライプパターンジェネレータ９
０１．〜．９０４はパターンシフトレジスタ９４〜ｍ
９４４が７−タのｌ膠シフトを始め、■ストン４１分シフト完了後にリピート
カウンタ９２□、〜、９２４を１デイクレメントする。

この結果リピートカウンタ９２□、−。９２４がそのパ
ターンデータが規定回数使われたという内容になった場
合（通常「０」、若しくは最初からリピートカウンタ内
容が実際の反復回数より１小さｂ値を示す場合「−１」
になってボローが出た場合）、ストライプパターンデー
タはシステム制御バス（図示せず）を通じて、前記格納
ユニット３０にデータ転送要求を出す。

格納ユニット３０では一回の転送要求につき、先ず第１
のデータワード（パターンデータ）を転送し、パターン
データの制御ビットをチェックしてそのデータが第２の
データワード（カウントデータ）を伴なうと判断した場
合、これをデータバスに乗せる。

Ｂｇｌのデータワードのチェックで第２のデータワード
を伴わない単独のデータであると判断した場合、第２の
データワードの転送は行わない。

ストライプパターンジェネレータ９０１．〜．９０４で
もデータの制御ビットのチェックを行って、カウントデ
ータを伴なう場合、２ワードのデータ採り込みを行なう
が、伴なわない場合はリピートカウンタ９２□、〜、９
２４を使って反復が無いというカウントデータを作り、
このデータをストライプパターンファイル９１１．〜．
９１４に書キ込む。

；即チ、格納ユニツ）３０からシステムデータバス２０
ａを通して転送されたデータをパターンデータとしてス
トライプパターンファイル９１１．〜。

９１４に書き込むのと並行して制御ビットのチェックを
行ない、カウントデータを伴なうと判断しンだ場合は、
ストライプパターンジェネレータ９０□、〜、９０４内
部でカウントデータを作り、これをストライプパターン
ファイル９１１．〜。

９１４に書き込む。

各々のストライプパターンジェネレータ９０．。

、〜、９０４では格納ユニット３０へのデータ転送要求
、システムデータバス２０ａ経由で転送されたデータの
ストライプパターンファイル９１１ｊ〜、９１４への書
き込み、前述した制御セットのチェックとそれに引続く
第２データワードの扱い、ストライプパターンファイル
９１１．〜．９１４かラバターンシフトレジスタ９４０
．〜，９４．へのパターンデータロード、リピートカウ
ンタ９２、。

〜、９２４へのカウントデータロード、パターンシフト
レジスタ９４１．〜，９４．からのデータのシフトアウ
トとこの処理１回についてのリピートカウンタ値の１デ
イクリメント、リピートカウンタ９２１．〜．９２４を
チェックして反復回数が尽きた場合のデータの転送要求
、リピートカウンタ９２１、〜．９２４をチェックして
反復回数が尽きない場合カウンタ値をストライプパター
ンファイル９１０．〜．９１４に書き込む等の処理が行
われる。

そしてこれらの処理は、４つのストライプパターンジェ
ネレータ９００．〜．９０４の中で位相を変えながら、
はぼ同時に並行して行われる。

なお、図中８２はアウトグツドチェンジャーで４つのス
トライプパターンジェネレータ９０□。

〜、９０４から出力されるシフトデータを切換えて、前
記ブランキング回路にデータを送り出すだめのものであ
る。

ＳＰＧセレクタ８１の出力がクロック遅延器８３を経て
１クロツク遅れてアウトプットチェンジャ８２の出力信
号のラッチを行うことにより、切換時のグリッチを防止
する効果を持たせている。

また図中８４はチップエンドデテクタであり、ここでチ
ップエンドが検出されると前記ＳＰＧセレクタ８１に信
号が送られ、圧縮ユニット３０の動作は中断する。

図中８５はパターンシフトレジスタのデータシフトのだ
めのシフトクロックやストライプパターンジェネレータ
９０９０□、〜、９０４の切換えの同期制御クロックを
供給する発振器であり、８６はそれらのクロックを入力
される備向信号と同期させてクロック分配器８ＴやＳＰ
Ｇセレクタ８１に転送する信号を制御するクロックゲー
トである。

第１０図は展開ユニット８０の動作をタイミングチャー
トで示すものである。

この例では、１フレーム２５６ビツトを１６ストライプ
に分解し、１ストライプ１６ビツトを４００ｎｓ、４
０ＭＥ（ｚのレートで展開する。

第１０図の上部は＋１〜−ＩＩ−４のストライプパター
ンジェネレータ９０□、〜、。

９０４がフレーム第一ラインの走査開始直前、ストライ
プパターンファイル９１□、〜、９１４に１６ストライ
プ分のパターンデータ及びカウントデータをスタックす
る様子を示している。

１つの、例えばストライプパターンジェネレータ９０１
ｆ。

４００ｎｓの間にパターンデータとカウントデータをス
トライプパターンファイル９１１に書き込みを終えると
、次のストライプパターンジェネレータ９０２が４００
ｎｓの間に同様の処理を実行するというように、４つの
ストライプパターンジェネレータ９０□、〜、９０４が
１６００ｎｓ周期で繰り返し類似の処理を行なう。

１６ストライプ全体がストライプパターンファイル９１
□、〜ｊ９１４に書き込まれるまで４周期繰り返し、６
．４μｓを所要する。

最後の第４周期ではストライプデターンフくアイル９１
□、〜、９１４から読み出されたパターンデータ及びカ
ウントデータがそれぞれパターンシフトレジスタ９４０
．〜，９４４、リピートカウンタ９２□、〜、９２４に
ロードされるサイクルが新たに付加わる。

第１０図の下部は描画中の状態を示すもので、特にＮ番
目のチップと（Ｎ＋１）番目のチップの切換わりが発生
した場合について示されている。

ここではパターンシフトレジスタ９４１．〜。

９４４からデータをシフトするサイクルとシステムデー
タバス２０ａ上のデータをストライプパターンファイル
９１□、〜、９１４にスタックするサイクル、及びスト
ライプパターンファイル９１□。

〜、９１４からパターンシフトレジスタ９４□。

〜、９４４．リピートカウンタ９２□、〜、９２４にロ
ードするサイクルが４つのストライプパターンジェネレ
ータ９０１．〜，９０４間でインターリーブしながら実
行される様子が示されている。

このように本装置では、チップフレームを１６個のスト
ライプ領域に分割し、圧縮ユニット１０によりストライ
プ単位でデータを圧縮し、かつストライプ単位の圧縮デ
ータをパターンの情報ヲ表ワスハターンデータと、この
パターンブータラ反復して使用する回数を表わすカウン
トデータとで構成している。

そして、上記圧縮データを格納ユニット３０により、メ
モリモジュール７１．〜。

７８をストライプ毎に分割することなく、全メモリ領域
をスルーしたアドレス空間を連続的に使用してチップフ
レームを構成する全てのストライプデータを読み出し時
の高速シーケンシアルアクセス可能な形で格納している
。

さらに、上記格納された圧縮データを展開ユニット８０
により、パターンデータをカウントデータで示される回
数だけ繰り返して荷電ビームのオン・オフをコントロー
ルする「ｌｌ、ｒＯＪのブランキング情報に展開するよ
うにしている。

したがって、矩形や台形等の密度の濃いデータ形式のパ
ターンデータを描画装置内部の専用処理ｉｔによってビ
ットパターンに展開し描画を行う形式において高速化を
はかることができる。

また、メモリモジュール７１．〜，７８をストライプ毎
に分割することなく、全メモリ領域をスルーしたアドレ
ス空間を連続的に使用してチップフレームを構成する全
てのストライプデータを書き込むようにしているので、
各メモリモジュール７１．〜。

７８のデータの格納度合は略等しくなる。

このだめ、ストライプ間のデータのばらつきを考慮する
必要がなく、フレームデータの圧縮後のデータ量がどれ
だけになるかを考えるのみでメモリモジュール７１．〜
，７８の容量を決めることができる。

しかも、メモリの途中に空きを作らずにデータを書き込
むことができるので、メモリの使用効率が高いと云う効
果を奏する。

まだ、特定ストライプの圧縮後のデータ量が太きくなっ
ても記憶領域のチェーニングの必要がない。

スタートアドレステーブルに複数チップの格納先頭アド
レスを記憶できるため、異種チップの扱いが可能である
。

しかも任意の配列で描画できる。

圧縮データの展開をする部分で並列処理方式を採用して
いるため、高速のデータレートでのビットパターン作成
が可能である。

更にフレームをストライプに分割し、前後のデータを比
較して圧縮を行なうため圧縮効率が高い等の各種の利点
がある。

なお、本発明は上述した実施例に限定されるものではな
い。

例えば、前記チップフレームを分割してなるストライプ
の数は１６個に限るものではなく、仕様に応じて適宜定
めればよい。

また、前記メモリモジュールの個も８個に限定されるも
のではなく、仕様に応じて適宜定めればよいのは勿論の
ことである。

その他、本発明の要旨を逸脱しない範囲で、種々変形し
て実施することができる。

【図面の簡単な説明】

第１図は本発明によってパターンを圧縮し、メモリ書き
込みを行う様子を示した模式図、第２図および第３図は
それぞれ従来装置の概略構成を示すブロック図、第４図
は従来装置のメモリ書き込み作用を示す模式図、第５図
は本発明の一実施例に基づいて、上記第１図に示したフ
レームを圧縮してメモリに書き込んだ様子を示す模式図
、第６図は上記実施例の全体構成を示すブロック図、第
７図乃至第９図は上記実施例の要部構成を示すもので第
７図は圧縮ユニットを示すブロック図、第８図は格納ユ
ニットを示すブロック図、第９図は展開ユニットを示す
ブロック図、第１０図は上記展開ユニットの作用を説明
するだめのタイムチャートである。１０・・・圧縮ユニット、２０・・・データバス、３０
・・・格納ユニット、４０・・・格納管理ユニット、５
０・・・バス、６０１．〜，６０４・・・メモリモジュ
ールマネジメントユニット、７０．〜，７８・・・メモ
リモジュール、８０・・・展開ユニット。

Claims

【特許請求の範囲】１描画領域を荷電ビーム照射系の偏向幅で規定される
幅と試料台の移動範囲で規定される長さとを持つフレー
ムに分割し、試料台をフレームの長さ方向に連続的に移
動させると共に、この移動方向と直角な方向に荷電ビー
ムを偏向走査し、「１」。「０」のデジタル情報で荷電ビームのオン・オフをコン
トロールして試料上のフレームの描画を行い、このフレ
ーム描画を隣接するフレームに対し連続的に実行して試
料全面のパターン描画を行う荷電ビーム露出装置におい
て、チップをフレーム単位で分割したチップフレームを
前記試料台の移動方向にはチップフレームと同じ長さを
持ち、これと直角な方向にはチップフレームを数等分し
て得られる幅を持つストライプ領域に分割し、これらの
ストライプ単位でデータを圧縮する圧縮手段と、この圧
縮データを記憶するメモリバンクと、上記圧縮データを
上記メモリバンクに格納するに際し上記メモリバンクを
ストライプ毎に分割することなく、全メモリ領域をスル
ーしたアドレス空間を連続的に使用してチップフレーム
を構成スル全てのストライプデータを読み出し時の高速
シーケンシアルアクセス可能な形で書き込む格納手段と
、格納された圧縮データを荷電ビームのオン・オフをコ
ントロールするｒｌＪ、ｒＯＪのブランキング情報に展
開する展開手段とを具備してなることを特徴とする荷電
ビーム露光装置。２前記圧縮手段は、ストライプ単位の圧縮データをパ
ターンの情報を表わすパターンデータと、このパターン
データを反復して使用する回数を表わすカウントデータ
とで構成し、かつ反復のなめパターンデータに対しては
、カウントデータを省略するものであることを特徴とす
る特許請求の範・間第１項記載の荷電ビーム露光装置。３前記展開手段は、パターンデータおよびカウントデ
ータの格納機能と、パターンデータをカウントデータで
示される回数だけ繰り返して、高速のクロックレートで
シフトする機能とを有したユニットを複数個並べ、これ
らのユニットを循環的に切り換えるものであることを特
徴とする特許請求の範囲第２項記載の荷電ビーム露光装
置。