JPS6362026A - データ転送制御回路 - Google Patents
データ転送制御回路Info
- Publication number
- JPS6362026A JPS6362026A JP20716586A JP20716586A JPS6362026A JP S6362026 A JPS6362026 A JP S6362026A JP 20716586 A JP20716586 A JP 20716586A JP 20716586 A JP20716586 A JP 20716586A JP S6362026 A JPS6362026 A JP S6362026A
- Authority
- JP
- Japan
- Prior art keywords
- data
- fifo
- memory
- dot line
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims description 7
- 230000004044 response Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Record Information Processing For Printing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はデータ転送制御方式に関し、特に画像データを
メモリからメカニック制御部に高速に転送する電子写真
式プリンタなどのノンインパクトプリンタのデータ転送
制御方式に関する。
メモリからメカニック制御部に高速に転送する電子写真
式プリンタなどのノンインパクトプリンタのデータ転送
制御方式に関する。
従来技術
従来、この種のプリンタにおいては、機構上1ベージの
データが1ドツトライン毎に同じ周期で画像メモリから
読出されるが、高速のプリンタにおいては画像データの
転送部分に1ドツトライン分のデータを格納する一時記
憶回路を必要とし、この記憶回路はランダムアクセスメ
モリとアドレス制御回路とにより構成されていた。
データが1ドツトライン毎に同じ周期で画像メモリから
読出されるが、高速のプリンタにおいては画像データの
転送部分に1ドツトライン分のデータを格納する一時記
憶回路を必要とし、この記憶回路はランダムアクセスメ
モリとアドレス制御回路とにより構成されていた。
このような従来の高速のプリンタでは、ランダムアクセ
スメモリとアドレス制御回路とにより構成されている一
時記憶回路を必要としたので、書込み読出しの切換え制
御やアドレス制御のために画像メモリの周辺が煩雑で膨
大な回路量を必要とするという欠点があった。
スメモリとアドレス制御回路とにより構成されている一
時記憶回路を必要としたので、書込み読出しの切換え制
御やアドレス制御のために画像メモリの周辺が煩雑で膨
大な回路量を必要とするという欠点があった。
発明の目的
本発明は上記のような従来のものの欠点を除去すべくな
されたもので、煩雑で膨大な回路量を必要とすることな
く、高速のプリンタのデータ転送を行うことができるデ
ータ転送制御方式の提供を目的とする。
されたもので、煩雑で膨大な回路量を必要とすることな
く、高速のプリンタのデータ転送を行うことができるデ
ータ転送制御方式の提供を目的とする。
発明の構成
本発明によるデータ転送制御方式は、ディジタルデータ
を格納するメモリを有するノンインパクトプリンタのデ
ータ転送制御方式であって、前記メモリに格納された前
記ディジタルデータを一時格納する複数のファーストイ
ンファーストアウトメモリを設け、前記ファーストイン
ファーストアウトメモリの一つに一時格納された前記デ
ィジタルデータを読出して転送するときにこの読出され
た前記ディジタルデータの次のディジタルデータを他の
前記ファーストインファーストアウトメモリへ一時格納
するようにしたことを特徴とする。
を格納するメモリを有するノンインパクトプリンタのデ
ータ転送制御方式であって、前記メモリに格納された前
記ディジタルデータを一時格納する複数のファーストイ
ンファーストアウトメモリを設け、前記ファーストイン
ファーストアウトメモリの一つに一時格納された前記デ
ィジタルデータを読出して転送するときにこの読出され
た前記ディジタルデータの次のディジタルデータを他の
前記ファーストインファーストアウトメモリへ一時格納
するようにしたことを特徴とする。
実施例
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第1図は本発明の一実施例を示すブロック図である。図
において、本発明の一実施例は、画像データを格納して
いる記憶回路1と、記憶回路1からの画像データを一時
格納するファーストインファーストアウトメモリ(以下
F i Foとする)2゜3と、制御回路4とにより構
成されている。
において、本発明の一実施例は、画像データを格納して
いる記憶回路1と、記憶回路1からの画像データを一時
格納するファーストインファーストアウトメモリ(以下
F i Foとする)2゜3と、制御回路4とにより構
成されている。
第2図は本発明の一実施例のタイミングチャートである
。第1図と第2図とを用いて本発明の一実施例の動作に
ついて説明する。
。第1図と第2図とを用いて本発明の一実施例の動作に
ついて説明する。
記憶回路1は、出力画像データの1ドツトをメモリの1
ビツトに対応させて記憶している。図示せぬメカニック
制御部からの第1ドツトラインの1ドツトモ 求信号Cとが制御部4に入力されると、制御部4から画
像データ要求信号すが出力され、これに同期して記憶回
路1から第2ドツトラインのデータが1バイトずつ出力
され、この第2ドツトラインのデータは書込み信号dに
よってF i Fo3に格納される。
ビツトに対応させて記憶している。図示せぬメカニック
制御部からの第1ドツトラインの1ドツトモ 求信号Cとが制御部4に入力されると、制御部4から画
像データ要求信号すが出力され、これに同期して記憶回
路1から第2ドツトラインのデータが1バイトずつ出力
され、この第2ドツトラインのデータは書込み信号dに
よってF i Fo3に格納される。
同時に予め制御回路4によって記憶回路1から読出され
てFiFo2に格納された第1ドツトラインのデータが
、読出し信号fによって画像データ出力Aとして出力さ
れる。
てFiFo2に格納された第1ドツトラインのデータが
、読出し信号fによって画像データ出力Aとして出力さ
れる。
第2ドツトラインの1ドツトモ
号Bと1バイト出力要求信号Cとが制御部4に入力され
、制御部4から画像データ要求信号すが出力されると、
第3ドツトラインのデータは書込み信号Cによって1バ
イトずつFiFo2に格納され、同時に前回の出力要求
時にF i FO3に格納された第2ドツトラインのデ
ータが1バイトずつ読出し信号eによって画像データ出
力Aとして出力される。以下同様にして、FiFo2へ
書込み中はF + FO3から読出し、F i Fo2
から読出し中はF i Fo3へ書込むように制御し、
これらの動作を繰返すことによって1ペ一ジ分のラスタ
スキャンデータが出力される。
、制御部4から画像データ要求信号すが出力されると、
第3ドツトラインのデータは書込み信号Cによって1バ
イトずつFiFo2に格納され、同時に前回の出力要求
時にF i FO3に格納された第2ドツトラインのデ
ータが1バイトずつ読出し信号eによって画像データ出
力Aとして出力される。以下同様にして、FiFo2へ
書込み中はF + FO3から読出し、F i Fo2
から読出し中はF i Fo3へ書込むように制御し、
これらの動作を繰返すことによって1ペ一ジ分のラスタ
スキャンデータが出力される。
このように、図示せぬプリンタ装置における画像データ
出力部に複数のFiFo2,3を設け、一方のFiFo
2から画像データを読出すときに他方のF i Fo3
へ次画像データを書込むように制御することにより、高
速のプリンタの画像データ読出しを可能にする。また、
従来例に比較して1ラインデータ記憶に対する煩雑なア
ドレス制御を必要としないため安価に実現できる。
出力部に複数のFiFo2,3を設け、一方のFiFo
2から画像データを読出すときに他方のF i Fo3
へ次画像データを書込むように制御することにより、高
速のプリンタの画像データ読出しを可能にする。また、
従来例に比較して1ラインデータ記憶に対する煩雑なア
ドレス制御を必要としないため安価に実現できる。
発明の詳細
な説明したように本発明によれば、メモリからのデータ
を一時格納するために複数のF i F。
を一時格納するために複数のF i F。
を設け、FiFoの1つからデータを読出して転送する
ときに、他のFiFoに次データを書込むようにするこ
とによって、煩雑で膨大な回路量を必製とすることなく
、高速のプリンタのデータ転送を行うことができるとい
う効果がある。
ときに、他のFiFoに次データを書込むようにするこ
とによって、煩雑で膨大な回路量を必製とすることなく
、高速のプリンタのデータ転送を行うことができるとい
う効果がある。
第1図は本発明の一実施例を示すブロック図、第2図は
本発明の一実施例のタイミングチャートである。 主要部分の符号の説明 1・・・・・・記憶回路 2.3・・・・・・ファーストインファーストアウトメ
モリ(F i Fo) 4・・・・・・制御回路
本発明の一実施例のタイミングチャートである。 主要部分の符号の説明 1・・・・・・記憶回路 2.3・・・・・・ファーストインファーストアウトメ
モリ(F i Fo) 4・・・・・・制御回路
Claims (1)
- ディジタルデータを格納するメモリを有するノンインパ
クトプリンタのデータ転送制御方式であって、前記メモ
リに格納された前記ディジタルデータを一時格納する複
数のファーストインファーストアウトメモリを設け、前
記ファーストインファーストアウトメモリの一つに一時
格納された前記ディジタルデータを読出して転送すると
きにこの読出された前記ディジタルデータの次のディジ
タルデータを他の前記ファーストインファーストアウト
メモリへ一時格納するようにしたことを特徴とするデー
タ転送制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20716586A JPS6362026A (ja) | 1986-09-03 | 1986-09-03 | データ転送制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20716586A JPS6362026A (ja) | 1986-09-03 | 1986-09-03 | データ転送制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6362026A true JPS6362026A (ja) | 1988-03-18 |
JPH0564369B2 JPH0564369B2 (ja) | 1993-09-14 |
Family
ID=16535304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20716586A Granted JPS6362026A (ja) | 1986-09-03 | 1986-09-03 | データ転送制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6362026A (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS473622U (ja) * | 1971-02-05 | 1972-09-06 | ||
JPS56118434U (ja) * | 1980-02-07 | 1981-09-10 | ||
JPS5736429A (ja) * | 1980-08-08 | 1982-02-27 | Nec Corp | Deisukyuubatsufuasochi |
JPS59180627A (ja) * | 1983-03-31 | 1984-10-13 | Fujitsu Ltd | デ−タ出力システム |
JPS60153078A (ja) * | 1984-01-20 | 1985-08-12 | コニカ株式会社 | 記録装置 |
JPS60168675A (ja) * | 1984-02-14 | 1985-09-02 | Seiko Epson Corp | プリンタ装置 |
-
1986
- 1986-09-03 JP JP20716586A patent/JPS6362026A/ja active Granted
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS473622U (ja) * | 1971-02-05 | 1972-09-06 | ||
JPS56118434U (ja) * | 1980-02-07 | 1981-09-10 | ||
JPS5736429A (ja) * | 1980-08-08 | 1982-02-27 | Nec Corp | Deisukyuubatsufuasochi |
JPS59180627A (ja) * | 1983-03-31 | 1984-10-13 | Fujitsu Ltd | デ−タ出力システム |
JPS60153078A (ja) * | 1984-01-20 | 1985-08-12 | コニカ株式会社 | 記録装置 |
JPS60168675A (ja) * | 1984-02-14 | 1985-09-02 | Seiko Epson Corp | プリンタ装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0564369B2 (ja) | 1993-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4541075A (en) | Random access memory having a second input/output port | |
EP0147500A2 (en) | Semiconductor memory device | |
US5680361A (en) | Method and apparatus for writing to memory components | |
GB2149157A (en) | High-speed frame buffer refresh apparatus and method | |
JPH01502142A (ja) | プリントエンジン駆動インターフェイス | |
KR100285967B1 (ko) | 플래쉬 메모리를 이용한 데이터 저장장치 및 방법 | |
EP0237030A2 (en) | Semiconductor memory having high-speed serial access scheme | |
US4839826A (en) | Affine conversion apparatus using a raster generator to reduce cycle time | |
JPS6362026A (ja) | データ転送制御回路 | |
US20040186869A1 (en) | Transposition circuit | |
JP2624155B2 (ja) | 表示用メモリ書き込みデータ制御回路 | |
JPS636644A (ja) | フレ−ムバツフアメモリ | |
JPH04360425A (ja) | 半導体記憶装置 | |
JP2961733B2 (ja) | 画像メモリ装置 | |
JP2895514B2 (ja) | ページプリンタの画像データ転送制御方法 | |
JPS60162287A (ja) | 画像メモリのアクセス処理装置 | |
JPS5863283A (ja) | 順序変換回路 | |
JPS6326896A (ja) | 半導体メモリ | |
JPH04291572A (ja) | ビデオページプリンタのページメモリ管理装置 | |
JPH07101551B2 (ja) | 映像記憶装置 | |
JPS62297153A (ja) | ペ−ジプリンタ制御装置 | |
JPH04156015A (ja) | 位相差吸収回路 | |
JPS63224952A (ja) | ラスタ−スキヤン方式の印字装置 | |
JPS62191945A (ja) | 記憶装置 | |
JP2002117397A (ja) | カラーデータの画像メモリへのアクセス方法 |