JP2002117397A - カラーデータの画像メモリへのアクセス方法 - Google Patents

Abstract

(57)【要約】 【課題】 この発明は、カラーデータを画像メモリに格
納する際および画像メモリからカラーデータを読み出す
際に、効率よくアクセスすることが可能となるカラーデ
ータの画像メモリへのアクセス方法を提供することを目
的とする。 【解決手段】 この発明によるカラーデータの画像メモ
リへのアクセス方法は、１ページ分のＲ、Ｇ、Ｂデータ
を画像メモリに格納する際に、画像メモリに連続して書
き込める単位毎に色を変え、かつ色が変わる毎に画像メ
モリのバンクを切り替えることにより、３色分の画像デ
ータを連続的に書き込めるようにした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、カラーデータの画像
メモリへのアクセス方法に関する。

【０００２】

【従来の技術】ＲＧＢデータを画像メモリに格納する場
合、それぞれの色毎に、異なる画像メモリにデータを格
納するようにすると、３つの画像メモリおよび３つのメ
モリ制御回路が必要となり、コストが高くなるという問
題がある。

【０００３】各色のデータを、１つの画像メモリに格納
する場合に、画像メモリの１ワード内に、Ｒ、Ｇ、Ｂデ
ータを混ぜると、画像メモリの１ワードのビット数は３
の倍数になっていないことが多いため、次のような問題
がある。

【０００４】たとえば、Ｒ、Ｇ、Ｂの各データを８ビッ
トとし、画像メモリの１ワードを３２ビットとすると、
１ワードに１組分のＲ、Ｇ、Ｂデータを格納すると、１
ワードに８ビットの空きができてしまう。

【０００５】そこで、１ワード内に空きができないよう
に、データを格納するようにすると、たとえば、１ワー
ド内に、Ｒ、Ｇ、Ｂ、Ｒの４つのデータが格納された
り、Ｇ、Ｂ、Ｒ、Ｇの４つのデータが格納されたり、
Ｂ、Ｒ、Ｇ、Ｂの４つのデータが格納されたりする。こ
のため、画像メモリにアクセスする度に、１ワード内の
色の位置が変わり、制御が困難となる。

【０００６】

【発明が解決しようとする課題】この発明は、カラーデ
ータを画像メモリに格納する際および画像メモリからカ
ラーデータを読み出す際に、効率よくアクセスすること
が可能となるカラーデータの画像メモリへのアクセス方
法を提供することを目的とする。

【０００７】この発明は、カラーデータを画像メモリに
格納する際に効率よくアクセスすることが可能となると
もに、画像メモリからカラーデータを所定のブロック単
位で読み出す際に効率よくアクセスすることが可能とな
るカラーデータの画像メモリへのアクセス方法を提供す
ることを目的とする。

【０００８】

【課題を解決するための手段】この発明によるカラーデ
ータの画像メモリへのアクセス方法は、１ページ分の
Ｒ、Ｇ、Ｂデータを画像メモリに格納する際に、画像メ
モリに連続して書き込める単位毎に色を変え、かつ色が
変わる毎に画像メモリのバンクを切り替えることによ
り、３色分の画像データを連続的に書き込めるようにし
たことを特徴とする。

【０００９】１ページ分の画像領域を色毎に、Ｍライン
×Ｎ画素の大きさのブロックに分割し、同一ブロック内
のデータを画像メモリの同じ行アドレスに格納するよう
にしてもよい。

【００１０】

【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。

【００１１】〔１〕デジタル複写機の電気的構成の説明

【００１２】図１は、デジタル複写機の電気的構成を示
している。

【００１３】デジタル複写機は、ＣＣＤ１、入力画像補
正回路２、メモリ制御回路３、ＳＤＲＡＭ（画像メモ
リ）４、ＪＰＥＧ圧縮・伸長回路５、ハードディスク
６、画像処理回路７およびプリンタ８を備えている。こ
の例では、ＳＤＲＡＭ４は、１ページ分のＲ、Ｇ、Ｂデ
ータを格納できる容量を有している。Ｒ、Ｇ、Ｂデータ
は、各８ビットである。

【００１４】スキャン動作時には、入力画像補正回路２
からメモリ制御回路３に画像データＲ、Ｇ、Ｂが同時に
入力され、１ページ分の画像データが画像メモリ４に格
納される。そして、印刷動作時には、プリンタ８からの
要求に応じて、画像メモリ４からＲ、Ｇ、Ｂの画像デー
タが読み出され、画像処理回路７によってＣ、Ｍ、Ｙ、
Ｋデータに変換された後、プリンタ８に送られる。

【００１５】スキャン動作によって得られた画像データ
をハードディスク６に格納する際には、入力画像補正回
路２からメモリ制御回路３に、画像データＲ、Ｇ、Ｂが
同時に入力され、１ページ分の画像データが画像メモリ
４に格納される。そして、画像メモリ４からＲ、Ｇ、Ｂ
の画像データが、色別に８ライン×８画素の大きさのブ
ロック単位ずつ読み出されてＪＰＥＧ圧縮・伸長回路５
に送られ、ＪＰＥＧ圧縮・伸長回路５によって圧縮され
た後、ハードディスク６に格納される。

【００１６】ハードディスク６に格納された画像データ
をプリンタ８によって印刷する際には、ハードディスク
６から圧縮データが読み出され、ＪＰＥＧ圧縮・伸長回
路５によって伸長された後、画像メモリ４に格納され
る。そして、画像メモリ４からＲ、Ｇ、Ｂの画像データ
が読み出され、画像処理回路７によってＣ、Ｍ、Ｙ、Ｋ
データに変換された後、プリンタ８に送られる。

【００１７】〔２〕メモリ制御回路３の構成の説明

【００１８】図２は、メモリ制御回路３の構成を示して
いる。

【００１９】メモリ制御回路３は、画像入力部３１、画
像出力部３２、圧縮伸長Ｉ／Ｆ部３３およびメモリ制御
部３４を備えている。

【００２０】この例では、画像メモリ４の１ワードは、
６４ビット（＝８画素分）であるとする。また、バース
トアクセス時のバースト長は４（４ワード）であるもの
とする。また、画像メモリ４のバンク数は４であるもの
とする。

【００２１】画像入力部３１は、Ｒ、Ｇ、Ｂデータそれ
ぞれについて、４バーストアクセス分（１６ワード分＝
１２８画素分）のデータを蓄積できるバッファを備えて
いる。画像入力部３１は、各バッファにＲ、Ｇ、Ｂデー
タを蓄積し、画像メモリ４への書き込みタイミングに合
わせて、各バッファからデータを出力する。

【００２２】より具体的には、スキャン動作によって得
られた画像データＲ、Ｇ、Ｂを画像メモリ４に格納する
際には、画像入力部３１は、メモリ制御部３４にアクセ
ス要求とアクセスアドレス（論理アドレス）とを送る。
そして、メモリ制御部３４からアクセス応答とデータタ
イミングが送られてくると、画像入力部３１はそのデー
タタイミングに応じてバッファに蓄積しているデータを
メモリ制御部３４に出力する。

【００２３】画像出力部３２は、Ｒ、Ｇ、Ｂデータそれ
ぞれについて、４バーストアクセス分（１６ワード分＝
１２８画素分）のデータを蓄積できるバッファを備えて
いる。画像出力部３２は、画像メモリ４から読み出され
たＲ、Ｇ、Ｂデータを各バッファに蓄積し、画像処理回
路７に出力する。

【００２４】より具体的には、画像メモリ４に格納され
ている画像データＲ、Ｇ、Ｂを印刷する際には、画像出
力部３２は、メモリ制御部３４にアクセス要求とアクセ
スアドレス（論理アドレス）とを送る。そして、メモリ
制御部３４からアクセス応答とデータタイミングが送ら
れてくると、画像出力部３２はそのデータタイミングに
応じてデータを受信してバッファに蓄積する。

【００２５】圧縮伸長Ｉ／Ｆ部３３は、Ｒ、Ｇ、Ｂデー
タそれぞれについて、１ワード×８ライン×２（１６ワ
ード分＝１２８画素分）のデータを蓄積できるバッファ
を備えている。圧縮伸長Ｉ／Ｆ部３３は、画像メモリ４
から読み出されたＲ、Ｇ、Ｂデータを各バッファに蓄積
してＪＰＥＧ圧縮・伸長回路５に出力したり、ＪＰＥＧ
圧縮・伸長回路５から送られてきたＲ、Ｇ、Ｂデータを
各バッファに蓄積して画像メモリ４への書き込みタイミ
ングに合わせて、各バッファからデータを出力する。

【００２６】より具体的には、画像メモリ４に格納され
ている画像データＲ、Ｇ、Ｂを圧縮してハードディスク
６に格納する際には、圧縮伸長Ｉ／Ｆ部３３は、メモリ
制御部３４にアクセス要求とアクセスアドレス（論理ア
ドレス）を送る。そして、メモリ制御部３４からアクセ
ス応答とデータタイミングが送られてくると、圧縮伸長
Ｉ／Ｆ部３３はそのデータタイミングに応じてデータを
受信してバッファに蓄積する。

【００２７】また、ハードディスク６に格納された圧縮
データを伸長して画像メモリ４に格納する際には、圧縮
伸長Ｉ／Ｆ部３３は、メモリ制御部３４にアクセス要求
とアクセスアドレス（論理アドレス）を送る。そして、
メモリ制御部３４からアクセス応答とデータタイミング
が送られてくると、圧縮伸長Ｉ／Ｆ部３３はそのデータ
タイミングに応じてバッファに蓄積しているデータをメ
モリ制御部３４に出力する。

【００２８】メモリ制御部３４は、画像入力部３１、画
像出力部３２、圧縮伸長Ｉ／Ｆ部３３等のブロックから
の要求に応じて、アクセスの調停を行なう。また、メモ
リ制御部３４は、画像メモリ４へのアクセスタイミング
制御を行い、アクセス権のあるブロックにデータのタイ
ミング信号を送信し、ブロックから出力されたアドレス
（論理アドレス）の画像メモリ４の物理アドレスへの変
換を行なう。また、メモリ制御部３４は、画像メモリ４
に対するリフレッシュ制御も行なう。

【００２９】〔３〕論理アドレスの生成方法についての
説明

【００３０】以下、次の条件（１）、（２）を満たすこ
とができる論理アドレスの生成方法について説明する。

【００３１】（１）ＣＣＤ１によって得られたＲ、Ｇ、
Ｂデータを画像メモリ４に格納する際に、画像メモリ４
に連続して書き込める単位毎に色を変え、かつ色が変わ
る毎に画像メモリのバンクを切り替えるようにする。

【００３２】この例では、画像メモリ４に連続して書き
込める単位は、１バースト単位（４ワード分＝３２画素
分＝４×６４ビット）である。

【００３３】（２） 画像メモリ４に格納された画像デ
ータに対して、ＪＰＥＧ圧縮処理や、画像回転処理を行
なう際に、画像データを８ライン×８画素の大きさのブ
ロック単位で効率よく読み出すことを可能とする。

【００３４】図３は、基本的なアクセス単位のデータを
示している。

【００３５】画像メモリへのアクセスは、バースト転送
を基本とするため、各色毎にライン先頭から順番に、１
バースト分（４ワード分＝３２画素分＝４×６４ビッ
ト）を集め、これらをＲ、Ｇ、Ｂの順番に並べたものを
基本的なアクセス単位とする。

【００３６】図４は、原稿から読み取られた画像データ
と、画像メモリ内の画像データの配置例とを示してい
る。

【００３７】主走査方向にＸ軸を設定し、副走査方向に
Ｙ軸を設定している。ＡをＲ、Ｇ、Ｂの種別を表すとす
る。図４においては、色Ａに対して、１バースト（３２
画素）単位のブロック（以下、中ブロックという）を、
色Ａとそのブロックの先頭位置の座標（ｘ，ｙ）を用い
て、Ａ（ｘ，ｙ）で表している。したがって、ｘは３２
の倍数となる。

【００３８】画像メモリへの画像データの配置は、図４
に示すように、上記１色の１バースト単位の画像データ
を、先頭ラインを基準として８ラインずつまとめたもの
を連続アドレスに配置する。このように配置することに
より、回転処理、ＪＰＥＧ圧縮処理等のように、副走査
方向に連続的にアクセスするときに、効率良く、アクセ
スすることが可能となる。以下の説明において、１バー
スト幅でかつ８ライン分の大きさのブロックを大ブロッ
クということにする。

【００３９】画像メモリ上の画像データのアドレス（論
理アドレス）の決定方法について説明する。

【００４０】図５は、原稿から読み取られた画像を示し
ている。

【００４１】主走査方向にＸ軸を設定し、副走査方向に
Ｙ軸を設定している。原稿画像の主走査方向の幅をｍ画
素とし、副走査方向の幅をｎラインとする。ｍは、３２
の倍数であり、ｎは８の倍数であるとする。

【００４２】ＡをＲ、Ｇ、Ｂの種別を表すとする。図５
においては、色Ａに対して、１ワード（８画素）単位の
ブロック（以下、小ブロックという）を、色Ａとその先
頭位置の座標（ｘ，ｙ）を用いて、Ａ（ｘ，ｙ）で表し
ている。したがって、ｘは８の倍数となる。また、Ｒ
（０，０）のアドレスを、論理アドレスのスタートアド
レスとする。

【００４３】Ａ（ｘ，ｙ）で表される１ワード分の小ブ
ロック（注目小ブロック）に対する論理アドレスは、表
１に基づいて生成される。

【００４４】

【表１】

【００４５】表１において、”α ｍｏｄ β”は、α
をβで割ったときの余りを表している。論理アドレス
は、この例では、２８ビット（Ａ０〜Ａ２７）で表され
ている。この論理アドレスは、１バイト（８ビット＝１
画素）のアドレスを示すものである。

【００４６】論理アドレスの下位５ビット（Ａ４〜Ａ
０）は、Ａ（ｘ，ｙ）のｘを３２で割った余り（x mod
32) である。Ａ（ｘ，ｙ）のｘを３２で割った余り（x
mod 32) は、０、８、１６、２４のいずれかの値とな
り、注目小ブロック（１ワード単位）を含む中ブロック
（１バースト単位）内における、注目小ブロックの位置
を表すことになる。

【００４７】より具体的には、論理アドレスのＡ４ビッ
トおよびＡ３ビットが、”００”であれば、注目小ブロ
ックが中ブロック内における先頭の小ブロックであるこ
とを、”０１”であれば、注目小ブロックが中ブロック
内における２番目の小ブロックであることを、”１０”
であれば、注目小ブロックが中ブロック内における３番
目の小ブロックであることを、”１１”であれば、注目
小ブロックが中ブロック内における４番目の小ブロック
であることをそれぞれ表す。

【００４８】論理アドレスのＡ７、Ａ６およびＡ５ビッ
トは、Ａ（ｘ，ｙ）のｙを８で割った余り（y mod 8)で
ある。Ａ（ｘ，ｙ）のｙを８で割った余り（y mod 8)
は、０〜７のいずれかの値となり、注目小ブロック（１
ワード単位）を含む大ブロック（８ライン×１バースト
の大きさ）内における、注目小ブロックが存在するライ
ン位置を表すことになる。

【００４９】論理アドレスのＡ２７〜Ａ８ビットは、図
４に示すように、８ライン×１バーストの大きさの大ブ
ロックをＲ、Ｇ、Ｂの順番で並べた場合に、注目小ブロ
ックを含む大ブロックが、何番目の大ブロックであるか
を表すことになる。なお、Ａ９およびＡ８ビットは、注
目小ブロックを含む大ブロックの色を表すことになる。
つまり、Ａ９およびＡ８ビットが”００”、”０
１”、”１０”、”１１”となる毎に、色（Ｒ、Ｇ、
Ｂ）が順番に変化する。

【００５０】〔４〕アドレス変換方法についての説明

【００５１】画像メモリ３をアクセスする際の物理アド
レスは、画像メモリ３をアクセスする際に、論理アドレ
スから生成される。図６は、論理アドレスを物理アドレ
スに変換する規則を示している。

【００５２】この例では、Columnアドレス（列アドレ
ス）のビット数は８〜１１ビットの範囲をとり、Row ア
ドレス（行アドレス）のビット数は１２〜１３ビットの
範囲をとる。Columnアドレスのビット数およびRow アド
レスのビット数は、画像メモリ４に応じて設定される。

【００５３】注目小ブロックを含む大ブロックの色を表
す論理アドレスのＡ９およびＡ８ビットは、Bankアドレ
スに割り当てられている。

【００５４】また、大ブロック内における注目小ブロッ
クが存在するライン位置を表す、論理アドレスのＡ７、
Ａ６およびＡ５ビットは、Columnアドレスの一部として
割り当てられている。さらに、中ブロック内における注
目小ブロックの位置を表す論理アドレスのＡ４ビットお
よびＡ３ビットも、Columnアドレスの一部として割り当
てられている。

【００５５】また、注目小ブロックを含む大ブロック
が、何番目の大ブロックであるかを表す論理アドレスＡ
２７〜Ａ８から、Ａ９およびＡ８ビットと、ＣＳ（チッ
プセレクト）に割り当てられる上位ビットを除いたビッ
トのうちから、１２ビットまたは１３ビットが、Row ア
ドレスに割り当てられている。

【００５６】〔５〕スキャン動作によって得られた画像
データＲ、Ｇ、Ｂを画像メモリ４に書き込む際のアクセ
ス方法の説明

【００５７】一般に、ＳＤＲＡＭ４の同じバンクに１バ
ースト分ずつデータをオートプリチャージする場合に
は、図７に示すように、１バースト分のデータ（DQ0 〜
DQ3)を書き込んでから次の１バースト分のデータ（DQ0
〜DQ3)を書き込むためには、当該バンクに対してプリチ
ャージを行なうための時間Ｔｄａｌを待機する必要があ
る。

【００５８】これに対して、この実施の形態では、スキ
ャン動作によって得られた画像データＲ、Ｇ、Ｂを画像
メモリ４に書き込む際には、図８に示すように、１バー
スト分（DQ0 〜DQ3)ずつＲ、Ｇ、Ｂの順で画像データを
書き込むが、注目小ブロックの色を表す論理アドレスの
Ａ９およびＡ８ビットがBankアドレスに割り当てられる
ため、色が変わる毎に、バンクが切り替えられる。この
ため、プリチャージに要する時間Ｔｄａｌを待機するこ
となく、連続的にデータを書き込むことが可能となる。

【００５９】なお、注目小ブロックを含む大ブロック
が、何番目の大ブロックであるかを表す論理アドレスＡ
２７〜Ａ８から、Ａ９およびＡ８ビットと、ＣＳ（チッ
プセレクト）に割り当てられる上位ビットを除いたビッ
トのうちから、１２ビットまたは１３ビットが、Row ア
ドレスに割り当てられているので、１バースト×８ライ
ンの大きさの大ブロック内の１ワード×８ライン分の画
像データは、必ず同じRow アドレスに書き込まれること
になる。

【００６０】画像メモリ４に書き込まれた画像データ
Ｒ、Ｇ、Ｂを、プリンタ８によって印刷するために読み
出す際にも、１バースト分ずつＲ、Ｇ、Ｂの順で読み出
されるが、色が変わる毎に、バンクが切り替えられるの
で、連続的にデータを読み出すことが可能となる。

【００６１】〔６〕画像メモリ３に格納されたデータを
８画素×８ラインの大きさのブロック単位で読み出す場
合の動作の説明

【００６２】画像メモリ３に格納されたデータをＪＰＥ
Ｇ圧縮・伸長回路５によって圧縮してハードディスク６
に格納させる場合、あるいは図示しない回転処理回路に
よって回転処理を行なう場合には、８画素×８ラインの
ブロック単位でデータを読み出す必要がある。

【００６３】上述したように、１バースト×８ラインの
大きさの大ブロック内の１ワード×８ライン分の画像デ
ータは同じRow アドレスに書き込まれている。また、大
ブロック内における注目小ブロックが存在するライン位
置を表す、論理アドレスのＡ７、Ａ６およびＡ５ビット
と、１バースト単位の中ブロック内における注目小ブロ
ックの位置を表す論理アドレスのＡ４ビットおよびＡ３
ビットとは、Columnアドレスの一部として割り当てられ
ている。

【００６４】したがって、画像メモリ４に格納されたデ
ータを８画素×８ラインの大きさのブロック単位で読み
出す場合には、図９に示すように、アクティブコマンド
（ACT)とRow アドレスとが設定された後、リードコマン
ド(RED) と大ブロック内の所定の８画素×８ラインの大
きさのブロックに相当する８ライン分のColumnアドレス
とが連続して設定されることにより、８画素×８ライン
分の画像データを連続的に読み出すことができるように
なる。

【００６５】

【発明の効果】この発明によれば、カラーデータを画像
メモリに格納する際および画像メモリからカラーデータ
を読み出す際に、効率よくアクセスすることが可能とな
る。

【００６６】また、この発明によれば、カラーデータを
画像メモリに格納する際に効率よくアクセスすることが
可能となるともに、画像メモリからカラーデータを所定
のブロック単位で読み出す際に効率よくアクセスするこ
とが可能となる。

【図面の簡単な説明】

【図１】デジタル複写機の電気的構成を示すブロック図
である。

【図２】メモリ制御回路３の構成を示すブロック図であ
る。

【図３】基本的なアクセス単位のデータを示す模式図で
ある。

【図４】原稿から読み取られた画像データと、画像メモ
リ内の画像データの配置例とを示す模式図である。

【図５】原稿から読み取られた画像を示す模式図であ
る。

【図６】論理アドレスを物理アドレスに変換する規則を
示す模式図である。

【図７】画像メモリの同じバンクに１バースト分ずつデ
ータを書き込む場合の一般的な書き込み制御方法を示す
タイムチャートである。

【図８】スキャン動作によって得られた画像データＲ、
Ｇ、Ｂを画像メモリ４に書き込む際の書き込み制御方法
を示すタイムチャートである。

【図９】画像メモリに格納されたデータを８画素×８ラ
インの大きさのブロック単位で読み出す場合の読み出し
制御方法を示すタイムチャートである。

【符号の説明】

１ ＣＣＤ ２ 入力画像補正回路 ３ メモリ制御回路 ４ ＳＤＲＡＭ（画像メモリ） ５ ＪＰＥＧ圧縮・伸長回路 ６ ハードディスク ７ 画像処理回路 ８ プリンタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 田邨 竜太 大阪府大阪市中央区玉造１丁目２番28号 京セラミタ株式会社内 (72)発明者 高居 正信 大阪府大阪市中央区玉造１丁目２番28号 京セラミタ株式会社内 Ｆターム(参考） 5B047 CB15 CB25 EA02 EA05 EB02 5B060 BB01 CA11 GA02 5C073 AA03 AB07 BA04 BA06 BB09

Claims (2)

【特許請求の範囲】
1. 【請求項１】 １ページ分のＲ、Ｇ、Ｂデータを画像メ
   モリに格納する際に、画像メモリに連続して書き込める
   単位毎に色を変え、かつ色が変わる毎に画像メモリのバ
   ンクを切り替えることにより、３色分の画像データを連
   続的に書き込めるようにしたカラーデータの画像メモリ
   へのアクセス方法。
2. 【請求項２】 １ページ分の画像領域を色毎に、Ｍライ
   ン×Ｎ画素の大きさのブロックに分割し、同一ブロック
   内のデータを画像メモリの同じ行アドレスに格納するよ
   うにした請求項１に記載のカラーデータの画像メモリへ
   のアクセス方法。