JP2003237146A - 画像処理装置、および、画像処理方法 - Google Patents

Abstract

(57)【要約】 【課題】 データ転送に関するパフォーマンスの低下が
なく、簡単な回路構成で、制御処理の簡素化を図るシス
テムを構築すること。 【解決手段】 出力ライン数Ｎに対応してメモリのアド
レス領域をブロック数Ｎに分割し、出力ライン数Ｎに対
応付けされかつブロック数Ｎに分割されたアドレス領域
に対して入力データを１ラインデータ毎に順次切り替え
書き込み、アドレス領域にライン単位で記憶された入力
データを、単位データ毎に該アドレス領域を順次切り替
えて読み出し、各アドレス領域から所定の単位データ毎
に読み出された入力データを、出力ライン数Ｎの各出力
バッファに順次振り分け、振り分けられた入力データを
各出力ラインから同時並列的に同一量のデータを出力す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、入力データを加工
し、出力装置に対して複数ライン同時に同一量のデータ
を出力制御することが可能な画像処理装置、および、画
像処理方法に関し、特に、印刷装置に対してＮライン
（Ｎ：正の整数）同時印刷することが可能な、画像処理
システムに関する。

【０００２】

【従来の技術】従来、印字スピードの高速化のために、
１ラインずつ印字する印刷方法から、複数のラインを同
時に印刷する方法が提案されている。

【０００３】１例として、ＬＢＰ（レーザービームプリ
ンタ）においては、２ラインを同時印刷する２ビーム印
刷装置がある。

【０００４】２ビーム印刷装置の最終段では、印字部へ
転送するビットマップデータを２ライン分、２ピクセル
を同時に転送しなければならない。従って、ビットマッ
プデータを構築する描画部において、一端面順次に書き
こんだデータを２ライン単位のピクセル並びに並べ替え
るか、描画部にラインバッファを持ち、並び替えたもの
をメモリ上に書きこむか、もしくは、印字部へビットマ
ップデータを転送する転送部において、ラインバッファ
を持つか、メモリへのアクセス時にアドレスのオフセッ
ト値を足し合わせてアクセスする機構が必要となる。

【０００５】

【発明が解決しようとする課題】一般的に、Ｎラインを
同時に印字するＮビーム対応印字部である場合、描画部
がビットマップメモリ上に構築したイメージデータをＮ
ライン単位で、１ピクセルのデータ幅に応じて点順次に
並べ替えを行うか、転送部でＮライン×２のラインバッ
ファを持つか、メモリへのアクセス時に順次Ｎラインへ
のアドレスのオフセット値を足し込んでアクセスをする
機構が必要となる。

【０００６】しかし、従来のいずれの手法も、パフォー
マンスの低下、回路規模の増大、制御の複雑化を招くこ
とになる。

【０００７】そこで、本発明の目的は、Ｎビーム対応の
出力装置に対して、データ転送に関するパフォーマンス
の低下がなく、簡単な回路構成で、制御処理の簡素化を
図るシステムを構築することが可能な、画像処理装置、
および、画像処理方法を提供することにある。

【０００８】

【課題を解決するための手段】本発明は、入力データを
加工し、複数の出力ラインから同時並列的に出力する装
置であって、前記入力データは、複数の単位データを１
ラインデータとして構成され、前記入力データをライン
単位で記憶するメモリと、前記入力データを前記複数の
出力ラインから所定のデータ量だけ同時並列的に出力す
るための出力ライン数Ｎを設定するライン数設定手段
と、前記設定した出力ライン数Ｎに対応して、前記メモ
リのアドレス領域をブロック数Ｎに分割する分割手段
と、前記出力ライン数Ｎに対応付けされかつブロック数
Ｎに分割されたアドレス領域に対して、前記入力データ
を１ラインデータ毎に順次切り替えることによって書き
込む書込手段と、前記アドレス領域にライン単位で記憶
された前記入力データを、前記所定の単位データ毎に該
アドレス領域を順次切り替えることによって読み出す読
出手段と、前記各アドレス領域から前記所定の単位デー
タ毎に読み出された入力データを、出力ライン数Ｎの各
出力バッファに順次振り分ける振分手段と、前記出力ラ
イン数Ｎの各出力バッファに振り分けられた入力データ
を、各出力ラインから同時並列的に同一量のデータを出
力する出力手段とを具えることによって、画像処理装置
を構成する。

【０００９】ここで、前記出力手段は、前記出力ライン
数Ｎの各出力バッファに振り分けられた入力データを、
所定のデータ幅に切り出す切出手段と、前記切り出され
た所定のデータ幅を有するデータを、ライン数Ｎの各出
力ラインから同時並列的に出力する出力制御手段とを含
んでもよい。

【００１０】前記切出手段は、前記入力データを印字処
理に必要な１ピクセルのデータ幅に加工し、前記出力制
御手段は、前記加工されたデータを所定のピクセル単位
Ｍで各出力ラインから同時並列的に印字手段へ出力する
ようにしてもよい。

【００１１】本発明は、入力データを加工し、複数の出
力ラインから同時並列的に出力する方法であって、複数
の単位データを１ラインデータとして構成した入力デー
タを用い、前記入力データを前記複数の出力ラインから
所定のデータ量だけ同時並列的に出力するための出力ラ
イン数Ｎを設定する工程と、前記設定した出力ライン数
Ｎに対応して、前記メモリのアドレス領域をブロック数
Ｎに分割する工程と、前記出力ライン数Ｎに対応付けさ
れかつブロック数Ｎに分割されたアドレス領域に対し
て、前記入力データを１ラインデータ毎に順次切り替え
ることによって書き込む工程と、前記アドレス領域にラ
イン単位で記憶された前記入力データを、前記所定の単
位データ毎に該アドレス領域を順次切り替えることによ
って読み出す工程と、前記各アドレス領域から前記所定
の単位データ毎に読み出された入力データを、出力ライ
ン数Ｎの各出力バッファに順次振り分ける工程と、前記
出力ライン数Ｎの各出力バッファに振り分けられた入力
データを、各出力ラインから同時並列的に同一量のデー
タを出力する工程とを具えることによって、画像処理方
法を提供する。

【００１２】本発明は、多ビームにて並列に記録媒体に
ドットイメージを書き込む画像形成装置に対して各ビー
ムに対応した画像データを並列に出力する装置であっ
て、前記入力データは、複数の単位データを１ラインデ
ータとして構成され、前記入力データをライン単位で記
憶するメモリと、前記入力データを前記複数の出力ライ
ンから所定のデータ量だけ同時並列的に出力するための
出力ライン数Ｎを設定するライン数設定手段と、前記設
定した出力ライン数Ｎに対応して、前記メモリのアドレ
ス領域をブロック数Ｎに分割する分割手段と、前記出力
ライン数Ｎに対応付けされかつブロック数Ｎに分割され
たアドレス領域に対して、前記入力データを１ラインデ
ータ毎に順次切り替えることによって書き込む書込手段
と、前記アドレス領域にライン単位で記憶された前記入
力データを、前記所定の単位データ毎に該アドレス領域
を順次切り替えることによって読み出す読出手段と、前
記各アドレス領域から前記所定の単位データ毎に読み出
された入力データを、出力ライン数Ｎの各出力バッファ
に順次振り分ける振分手段と、前記出力ライン数Ｎの各
出力バッファに振り分けられた入力データを、各出力ラ
インから同時並列的に同一量のデータを出力することに
よって、多ビームにて並列に記録媒体にドットイメージ
を書き込む画像形成装置に対して各ビームに対応した画
像データを並列に出力する出力手段とを具えることによ
って、画像出力装置を構成する。

【００１３】本発明は、多ビームにて並列に記録媒体に
ドットイメージを書き込む画像形成装置に対して各ビー
ムに対応した画像データを並列に出力する方法であっ
て、複数の単位データを１ラインデータとして構成した
入力データを用い、前記入力データを前記複数の出力ラ
インから所定のデータ量だけ同時並列的に出力するため
の出力ライン数Ｎを設定する工程と、前記設定した出力
ライン数Ｎに対応して、前記メモリのアドレス領域をブ
ロック数Ｎに分割する工程と、前記出力ライン数Ｎに対
応付けされかつブロック数Ｎに分割されたアドレス領域
に対して、前記入力データを１ラインデータ毎に順次切
り替えることによって書き込む工程と、前記アドレス領
域にライン単位で記憶された前記入力データを、前記所
定の単位データ毎に該アドレス領域を順次切り替えるこ
とによって読み出す工程と、前記各アドレス領域から前
記所定の単位データ毎に読み出された入力データを、出
力ライン数Ｎの各出力バッファに順次振り分ける工程
と、前記出力ライン数Ｎの各出力バッファに振り分けら
れた入力データを、各出力ラインから同時並列的に同一
量のデータを出力することによって、多ビームにて並列
に記録媒体にドットイメージを書き込む画像形成装置に
対して各ビームに対応した画像データを並列に出力する
工程とを具えることによって、画像出力方法を提供す
る。

【００１４】

【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態を詳細に説明する。 ［第１の例］本発明の第１の実施の形態を、図１〜図５
に基づいて説明する。

【００１５】＜システム構成＞まず、本システムの全体
構成について説明する。図２は、本システムの構成を示
す。本システムは、画像処理装置１００と、印字装置２
００とからなる。画像処理装置１００には、作成された
画像データが転送される外部ホスト装置３００が接続さ
れている。

【００１６】画像処理装置１００には、ＣＰＵ１０１
と、入力部１０２と、オブジェクトＲＡＭ１０３と、ビ
ットマップＲＡＭ１０４と、ＲＯＭ１０５と、バス１０
６と、描画部１０７と、メモリ制御部１０８と、転送部
１０９と、通信部１１０とが備えられている。

【００１７】ＣＰＵ１０１は、装置の統括的な制御や、
演算処理を行う機能をもつ。入力部１０２は、スキャナ
やフロッピー（登録商標）ディスク等の記憶媒体から印
字用の画像データ１０を取り込む機能をもつ。

【００１８】オブジェクトＲＡＭ（ランダムアクセスメ
モリ）１０３は、入力部１０２より取り込まれた印字デ
ータの保存や、ＣＰＵ１０１のワーク領域として使用さ
れる機能をもつ。

【００１９】ビットマップＲＡＭ１０４は、最終的に印
字装置２００へ送られるビットマップデータを格納する
機能をもつ。

【００２０】ＲＯＭ１０５は、ＣＰＵ１０１で実行され
る各種の統括的な制御プログラムや本発明に係るプログ
ラム、およびフォントデータ等の各種データを格納する
機能をもつ。

【００２１】バス１０６は、アドレスバス、データバ
ス、制御バス等の各種のバスからなる。

【００２２】描画部１０７は、取り込まれた印字データ
を加工して、最終的に１ページ分のビットマップ・イメ
ージデータを生成する機能をもつ。

【００２３】メモリ制御部１０８は、本発明に係る画像
制御処理の主要部をなすものであり、ＤＭＡＣ（ダイレ
クト・メモリアクセス制御）等のメモリへのアクセスの
ハンドシェイク及び各種制御信号の出力制御を行う。

【００２４】転送部１０９は、描画部１０７により生成
されメモリ制御部１０８から転送されたビットマップイ
メージを、出力バッファとしてのＦＩＦＯメモリ５０
１，５０２に記憶した後、複数の出力ライン、ここでは
２つの出力ライン１５１，１５２に応じて所定量のデー
タを同時並行的に印字装置２００へ転送する機能をも
つ。１５３は、コマンド・ステータス等の制御信号であ
る。

【００２５】通信部１１０は、外部ホスト装置３００と
の間で、画像データ１０や各種情報のやりとりを行う。

【００２６】印字装置２００は、例えば電子写真式やイ
ンクジェット式の装置であり、実際の紙に印刷を行う。
なお、出力装置は、印刷装置２００に限るものでなく、
他の出力装置、例えばファクシミリや通信端末等によっ
て構成してもよい。

【００２７】以下、本発明に係る構成を詳細に説明す
る。

【００２８】図１は、本発明に係る画像制御処理を示す
ものであり、メモリ制御部１０８と、描画部１０７と、
転送部１０９と、ビットマップメモリ１０４との間での
主要な信号のやりとりを説明したものである。

【００２９】描画部１０７は、印字データを生成する。
ビットマップメモリ１０４は、最終的に描画部１０７に
よって生成された印字データ（ビットマップデータ）を
格納する。転送部１０９は、ビットマップメモリ１０４
上に格納された印字データを次段の印字装置２００へ転
送する。

【００３０】メモリ制御部１０８は、各ブロック（描画
部１０７、転送部１０９、ＣＰＵ１０１等）のメモリ
（ビットマップメモリ１０４等）へのアクセスを制御す
るものであり、ＤＭＡＣ（ダイレクトメモリアクセスコ
ントロール）回路からなる。

【００３１】＜システム動作＞次に、本システムの動作
について説明する。本発明は、メモリすなわちビットマ
ップメモリ１０４のアドレス空間をいくつかバンクに分
け、バンク切り替え用のアドレス線を制御することによ
って、ライト時およびリード時のデータの並び替えを行
う手法を、簡単な回路構成によって実現するものであ
る。

【００３２】（画像処理の流れ／フローチャート）図３
は、本発明に係る画像処理の概要を説明するフローチャ
ートを示す。

【００３３】入力データ（ここでは、画像データ１０）
は、複数の単位データ（ここでは、３２ビットの８ワー
ド単位のデータ）からなる１ラインデータを基本構成と
している。

【００３４】ステップＳ１では、画像データ１０を複数
の出力ライン１５１，１５２から所定の量だけ同時並列
的に出力するための出力ライン数Ｎ（ここでは、Ｎ＝
２）を設定する。

【００３５】ステップＳ２では，設定した出力ライン数
Ｎに対応して、ビットマップメモリ１０４のアドレス領
域をブロック数Ｎに分割する。

【００３６】例えば、図１に示すように、ビットマップ
メモリ１０４は、メモリ３００（デバイス１）と、メモ
リ４００（デバイス２）とからなっている。このとき、
アドレス領域をブロック数Ｎ＝２に分割したとすると、
メモリ３００は、アドレス領域３０１（バンク１）とア
ドレス領域３０２（バング２）とに分けられ、メモリ４
００は、アドレス領域４０１（バンク１）とアドレス領
域４０２（バング２）とに分けられる。

【００３７】ステップＳ３では、出力ライン数Ｎに対応
付けされかつブロック数Ｎに分割されたビットマップメ
モリ１０４のアドレス領域３０１，３０２、４０１，４
０２に対して、画像データ１０を１ラインデータ毎に順
次切り替えて書き込む。

【００３８】これにより、まず、デバイス１において、
アドレス領域３０１に画像データ１０を１ライン目のデ
ータを書き込んだ後、アドレス領域３０２に２ライン目
のデータを書き込む。さらに、３ライン目のデータはア
ドレス領域３０１に書き込まれ、４ライン目のデータは
アドレス領域３０２に書き込まれる。５ライン目以下の
データも、アドレス領域３０１とアドレス領域３０２に
交互に書き込まれることになる。

【００３９】その後、デバイス１の容量が一杯になった
ら、デバイス２においても同様な処理がなされる。

【００４０】また、Ｎ＝３に設定した場合には、各デバ
イス内においてアドレス領域を３つに分割し、Ｎ＝４に
設定した場合には、アドレス領域を４つに分割して、同
様に１ライン分ずつ交互に書き込まれていく。

【００４１】以上のように、アドレス領域の分割数は、
出力ライン数の設定数Ｎに対応付けされて分割されるこ
とになる。

【００４２】ステップＳ４では、ビットマップメモリ１
０４の各アドレス領域３０１，３０２、４０１，４０２
にライン単位で記憶された画像データ１０を、所定の単
位データ毎に該アドレス領域を順次切り替えることによ
って読み出す。

【００４３】例えば、３２ビットの８ワード単位のデー
タとして、各アドレス領域３０１，３０２から交互にデ
ータを読み出す。

【００４４】ステップＳ５では、ビットマップメモリ１
０４の各アドレス領域から読み出された所定の単位デー
タ毎の画像データ１０を、出力ライン数Ｎの各出力バッ
ファに順次交互に振り分ける。

【００４５】例えば、各アドレス領域３０１，３０２か
ら交互に読み出された３２ビットの８ワード単位のデー
タを、出力ライン数Ｎ＝２の各出力バッファ５０１，５
０２に順次交互に転送する。

【００４６】ステップＳ６では、出力ライン数Ｎの各出
力バッファに振り分けられた入力データを、各出力ライ
ン１５１，１５２から所定量のデータだけ同時並列的に
出力する。

【００４７】例えば、出力ライン数Ｎ＝２の各出力バッ
ファ５０１，５０２に振り分けられたデータを、切出回
路５１１，５１２によって２ワード単位のデータ幅に切
り出し、各出力ライン１５１，１５２から同一量だけ同
時並列的に出力する。

【００４８】また、例えば、切出回路５１１，５１２に
おいてデータを印字処理に必要な１ピクセル（例えば、
８ビット）単位のデータ幅に加工し、各出力ライン１５
１，１５２から所定のピクセル単位（ＶＤ１（７：
０））で同時並列的に印字装置２００に出力するように
してもよい。

【００４９】これにより、多ビームにて並列に記録媒体
にドットイメージを書き込む画像形成装置に対して各ビ
ームに対応した画像データを並列に出力することができ
る。

【００５０】（メモリに対するライト／リード）次に、
メモリ制御部１０８のビットマップメモリ１０４に対す
る、データの書き込み処理、読出し処理を中心として各
ブロック間の信号処理を説明する。

【００５１】図１において、メモリ制御部１０８と描画
部１０７との間において、Ｒａｄｄは、任意幅のアドレ
ス信号である。ＲＤＲＱは、メモリアクセスのためのリ
クエスト信号である。ＲＡＣＫは、リクエスト信号に対
する許可信号であり、この信号がイネーブルになると、
描画部１０７はバス上にデータを流し込む。

【００５２】ここで、本例では、説明の便宜上、描画部
１０７はビットマップメモリ１０４へライトアクセス、
転送部１０９はリードアクセスに固定した。当然なが
ら、両ブロックがリードおよびライトの両方を行う構成
としてもかまわない。また、メモリへのアクセスは、８
ワードのバーストアクセスと固定して説明する。Ｌｅｎ
ｄは、ライン毎の終端信号を示す。

【００５３】（メモリに対するライト）図４は、描画部
１０７からビットマップメモリ１０４を見た１ページの
書き込みイメージを示す。

【００５４】各ラインの右側に示すバンク１およびバン
ク２の文字は、各ラインが実際にビットマップメモリ１
０４に書き込まれるバンクを示す。描画部１０７から見
ると、通常の面順次でビットマップメモリ１０４へ書き
込むイメージでライトすると、メモリ制御部１０８がＬ
ｅｎｄ信号に応じて奇数ラインはバンク１へ、偶数ライ
ンはバンク２へと交互に切り替えてライトする。

【００５５】アドレス領域３０１（バンク１），アドレ
ス領域３０２（バンク２）における行が１ページの各ラ
インを示し、列が８ワード単位でのデータ格納を番号付
けされている。すなわち、図４に示す１つのブロック
は、データ幅３２ビットで、深さ８ワードを示す。

【００５６】各ラインの書き込みが終了する毎に、ライ
ン書き込み終了信号であるＬｅｎｄ信号がメモリ制御部
１０８へ出力される。

【００５７】図１に示すビットマップメモリ１０４で
は、デバイス１（メモリ３００），デバイス２（メモリ
４００）の１６ビット幅のデバイス２個使った例であ
る。

【００５８】各デバイス１，２は、それぞれ２つのバン
ク１，２で構成され、メモリ制御部１０８から入力され
るバンク切り替え信号ＢａｎｋＡｄｄに基づいて切替え
られる。

【００５９】なお、各デバイス１，２は、内部に複数の
バンクを持つものであってもよいし、２つのバンクに物
理的に分かれていなくてもアドレス空間をＢａｎｋＡｄ
ｄ信号で２分する構成で取り扱ってもかまわない。ま
た、本例では、２バンク構成を例としているのでＢａｎ
ｋＡｄｄ信号は１ビットで構成されるが、３バンク以上
の構成では適当な任意ビット幅の構成となる。

【００６０】ピットマップメモリ１０４には、データバ
ス、ＢａｎｋＡｄｄ信号以外に、下位アドレスであるＡ
ＤＤやＲＡＳ、ＣＡＳ、ＷＥ信号等の制御信号がメモリ
制御部１０８から入力されるが、これらの信号は本発明
には本質的に関係がないのでまとめた形で表している。

【００６１】（メモリに対するリード）図５は、転送部
１０９ら見たビットマップメモリ１０４における描画イ
メージを示す。

【００６２】転送部１０９からみると、通常の面順次の
場合と同様にリードアクセスすると、バンク１の奇数ラ
インとバンク２の偶数ラインのデータを交互にデータバ
スに対して出力する。

【００６３】図５（ａ）に示す桝目の１つのブロック
は、図４での説明と同様に幅３２ビット、深さ８ワード
単位のデータサイズを示す。ビットマップメモリ１０４
の格納データを図５（ｂ）に示す転送部１０９からみる
と、奇数ラインと偶数ラインが８ワード単位で交互に並
んだイメージになる。

【００６４】本例では、転送部１０９に２つのＦＩＦＯ
メモリ（ｏｄｄ）５０１と、ＦＩＦＯメモリ（ｅｖｅ
ｎ）５０２とが存在し、これらに対して交互に奇数ライ
ン、偶数ラインのデータを逐次取り込む。バンクの切り
替えは、メモリ制御部１０８が自動的に行う。

【００６５】転送部１０９において、ＦＩＦＯメモリ５
０１，５０２に取り込まれたデータは、次段の切出回路
５１１，５１２によって、ビデオデータである８ビット
に切り出されて、印字装置２００へと転送されることに
なる。

【００６６】ここで、メモリ制御部１０８には、図１に
示すように内部にコントロールレジスタ１０８ａを有
し、このレジスタへの書き込み値によって、描画部１０
７と転送部１０９のメモリアクセス方法をＯＮ／ＯＦＦ
することができる。すなわち、ＯＮの場合は、アクセス
モードに入り、ＯＦＦの場合は通常のリニアなアドレス
空間とするアクセスモードとなる。

【００６７】このように転送部１０９は、描画部１０７
によってビットマップメモリ１０４上に構築された印字
データを最終ブロックである印字装置２００へと転送す
る。転送部１０９のメモリ制御部１０８との各インター
フェイス信号は、描画部１０７の信号と同じ意味の信号
である。（Ｌｅｎｄ信号は除く）ＳＤＲＱがメモリリク
エスト信号、Ｓａｄｄがアドレス信号、ＳＡＣＫがメモ
リ制御部１０８からの受け付け信号である。

【００６８】転送部１０９から出力される信号は、最終
ブロックである印字装置２００とのインターフェイス信
号である。ＶＤ１（７：０）及びＶＤ２（７：０）信号
は、ビデオデータバスである。

【００６９】ＶＤ１（７：０）は印字データの１ライン
目のビデオデータ、ＶＤ２（７：０）は２ライン目のビ
デオデータを示す。すなわち、本例の印字装置２００
は、２ラインを同時に印字する２ビーム印刷の機能を有
するものを想定している。従って、転送部１０９は、奇
数ラインと偶数ラインを同時に、２ピクセル分のビデオ
データを転送することになる。

【００７０】以上説明したようなライト／リードの処理
により、Ｎビーム対応の印字装置２００のようにＮライ
ン分のピクセル情報を同時に逐次転送しなければならな
い機器に対して、データ転送のパフォーマンスを低下す
ることなく、簡単な回路構成で、面順次のデータをＮラ
イン単位の点順次への変換することが可能となる。

【００７１】［第２の例］次に、本発明の第２の実施の
形態を、図６に基づいて説明する。なお、前述した第１
の例と同一部分についてはその説明を省略し、同一符号
を付す。

【００７２】前述した第１の例では、描画部１０７から
のＬｅｎｄ信号でバンク１とバンク２とを切り替えてい
た。

【００７３】これに対して、本例では、図６に示すよう
に、メモリ制御部１０８の内部にラインカウンタ６００
を設け、コントロールレジスタ１０８ａに８ワード単位
でのカウント値を外部から設定して、この設定値をライ
ンカウンタ６００へロードし、カウントダウンしてその
出力値がゼロ値となったときにバンクを切り替えるよう
な制御としたものである。

【００７４】このような制御方法によっても、第１の例
と同様な機能を実現でき、特に、Ｌｅｎｄ信号等の描画
部１０７のみに特化した信号は不要となり、メモリ制御
部１０８と各ブロックとの間のインターフェイスを共通
化することができるという効果を得ることができる。

【００７５】なお、本発明は、複数の機器（例えば、ホ
ストコンピュータ、インターフェース機器、リーダ、プ
リンタなど）から構成されるシステムに適用しても、１
つの機器（例えば、ＰＤＡ（個人情報管理）機器のよう
な小型の画像処理機器、複写機、ファクシミリ装置）か
らなる装置に適用してもよい。

【００７６】また、本発明は、システム或いは装置にプ
ログラムを供給することによって達成される場合にも適
用できることはいうまでもない。そして、本発明を達成
するためのソフトウェアによって表されるプログラムを
格納した記憶媒体を、システム或いは装置に供給し、そ
のシステム或いは装置のコンピュータ（又はＣＰＵやＭ
ＰＵ）が記憶媒体に格納されたプログラムコードを読出
し実行することによっても、本発明の効果を享受するこ
とが可能となる。

【００７７】この場合、記憶媒体から読出されたプログ
ラムコード自体が前述した実施形態の機能を実現するこ
とになり、そのプログラムコードを記憶した記憶媒体は
本発明を構成することになる。

【００７８】プログラムコードを供給するための記憶媒
体としては、例えば、フロッピ（登録商標）ディスク、
ハードディスク、光ディスク、光磁気ディスク、ＣＤ−
ＲＯＭ、ＣＤ−Ｒ、磁気テープ、不揮発性のメモリカー
ド（ＩＣメモリカード）、ＲＯＭ（マスクＲＯＭ、フラ
ッシュＥＥＰＲＯＭなど）などを用いることができる。

【００７９】また、コンピュータが読出したプログラム
コードを実行することにより、前述した実施形態の機能
が実現されるだけでなく、そのプログラムコードの指示
に基づき、コンピュータ上で稼動しているＯＳ（オペレ
ーティングシステム）などが実際の処理の一部または全
部を行い、その処理によって前述した実施形態の機能が
実現される場合も含まれることは言うまでもない。

【００８０】さらに、記憶媒体から読み出されたプログ
ラムコードが、コンピュータに挿入された機能拡張ボー
ドやコンピュータに接続された機能拡張ユニットに備わ
るメモリに書き込まれた後、そのプログラムコードの指
示に基づき、その機能拡張ボードや機能拡張ユニットに
備わるＣＰＵなどが実際の処理の一部または全部を行
い、その処理によって前述した実施形態の機能が実現さ
れる場合も含まれることは言うまでもない。

【００８１】

【発明の効果】以上説明したように、本発明によれば、
出力ライン数Ｎに対応してメモリのアドレス領域をブロ
ック数Ｎに分割し、出力ライン数Ｎに対応付けされかつ
ブロック数Ｎに分割されたアドレス領域に対して入力デ
ータを１ラインデータ毎に順次切り替え書き込み、アド
レス領域にライン単位で記憶された入力データを、単位
データ毎に該アドレス領域を順次切り替えて読み出し、
各アドレス領域から所定の単位データ毎に読み出された
入力データを、出力ライン数Ｎの各出力バッファに順次
振り分け、振り分けられた入力データを各出力ラインか
ら同時並列的に同一量のデータを出力するようにしたの
で、Ｎビーム対応の印字部のようにＮライン分のピクセ
ル情報を同時に逐次転送しなければならないものに対し
て、データ転送のパフォーマンスを低下することなく、
簡単な回路構成で、面順次のデータをＮライン単位の点
順次への変換することが可能となる。

【図面の簡単な説明】

【図１】本発明の第1の実施の形態である、画像処理シ
ステムのメモリ制御部を中心とした、描画部、転送部お
よびビットマップメモリ間のインターフェイス信号を示
す説明図である。

【図２】画像処理システムの全体構成を示すブロック図
である。

【図３】画像制御処理を示すフローチャートである。

【図４】描画部からビットマップメモリを見た１ページ
の描画データのライトイメージを示す説明図である。

【図５】転送部からビットマップメモリを見たリードイ
メージを示す説明図である。

【図６】本発明の第２の実施の形態である、メモリ制御
部にラインカウンタを設けることにより、描画部からの
入力信号であるＬｅｎｄ信号を削除したシステム構成例
を示すブロック図である。

【符号の説明】

１０ 画像データ １００ 画像処理装置 １０１ ＣＰＵ １０２ 入力部 １０３ オブジェクトＲＡＭ １０４ ビットマップＲＡＭ １０５ ＲＯＭ １０６ バス １０７ 描画部 １０８ メモリ制御部 １０８ａ コントロールレジスタ １０９ 転送部 １１０ 通信部 ２００ 印刷装置 ３００ 外部ホスト装置 ３００ メモリ（デバイス１） ３０１，３０２ アドレス領域（バンク１，バンク２） ４００ メモリ（デバイス２） ４０１，４０２ アドレス領域（バンク１，バンク２） ５０１，５０２ ＦＩＦＯメモリ ５１１，５１２ 切出回路 ６００ ラインカウンタ

Claims (8)

【特許請求の範囲】
1. 【請求項１】 入力データを加工し、複数の出力ライン
   から同時並列的に出力する装置であって、 前記入力データは、複数の単位データを１ラインデータ
   として構成され、 前記入力データをライン単位で記憶するメモリと、 前記入力データを前記複数の出力ラインから所定のデー
   タ量だけ同時並列的に出力するための出力ライン数Ｎを
   設定するライン数設定手段と、 前記設定した出力ライン数Ｎに対応して、前記メモリの
   アドレス領域をブロック数Ｎに分割する分割手段と、 前記出力ライン数Ｎに対応付けされかつブロック数Ｎに
   分割されたアドレス領域に対して、前記入力データを１
   ラインデータ毎に順次切り替えることによって書き込む
   書込手段と、 前記アドレス領域にライン単位で記憶された前記入力デ
   ータを、前記所定の単位データ毎に該アドレス領域を順
   次切り替えることによって読み出す読出手段と、 前記各アドレス領域から前記所定の単位データ毎に読み
   出された入力データを、出力ライン数Ｎの各出力バッフ
   ァに順次振り分ける振分手段と、 前記出力ライン数Ｎの各出力バッファに振り分けられた
   入力データを、各出力ラインから同時並列的に同一量の
   データを出力する出力手段とを具えたことを特徴とする
   画像処理装置。
2. 【請求項２】 前記出力手段は、 前記出力ライン数Ｎの各出力バッファに振り分けられた
   入力データを、所定のデータ幅に切り出す切出手段と、 前記切り出された所定のデータ幅を有するデータを、ラ
   イン数Ｎの各出力ラインから同時並列的に出力する出力
   制御手段とを含むことを特徴とする請求項１記載の画像
   処理装置。
3. 【請求項３】 前記切出手段は、前記入力データを印字
   処理に必要な１ピクセルのデータ幅に加工し、 前記出力制御手段は、前記加工されたデータを所定のピ
   クセル単位Ｍで各出力ラインから同時並列的に印字手段
   へ出力することを特徴とする請求項２記載の画像処理装
   置。
4. 【請求項４】 入力データを加工し、複数の出力ライン
   から同時並列的に出力する方法であって、 複数の単位データを１ラインデータとして構成した入力
   データを用い、 前記入力データを前記複数の出力ラインから所定のデー
   タ量だけ同時並列的に出力するための出力ライン数Ｎを
   設定する工程と、 前記設定した出力ライン数Ｎに対応して、前記メモリの
   アドレス領域をブロック数Ｎに分割する工程と、 前記出力ライン数Ｎに対応付けされかつブロック数Ｎに
   分割されたアドレス領域に対して、前記入力データを１
   ラインデータ毎に順次切り替えることによって書き込む
   工程と、 前記アドレス領域にライン単位で記憶された前記入力デ
   ータを、前記所定の単位データ毎に該アドレス領域を順
   次切り替えることによって読み出す工程と、 前記各アドレス領域から前記所定の単位データ毎に読み
   出された入力データを、出力ライン数Ｎの各出力バッフ
   ァに順次振り分ける工程と、 前記出力ライン数Ｎの各出力バッファに振り分けられた
   入力データを、各出力ラインから同時並列的に同一量の
   データを出力する工程とを具えたことを特徴とする画像
   処理方法。
5. 【請求項５】 前記入力データを各出力ラインから同時
   並列的に出力するに際して、 前記出力ライン数Ｎの各出力バッファに振り分けられた
   入力データを、所定のデータ幅に切り出す工程と、 前記切り出された所定のデータ幅を有するデータを、ラ
   イン数Ｎの各出力ラインから同時並列的に出力する工程
   とを含むことを特徴とする請求項４記載の画像処理方
   法。
6. 【請求項６】 前記入力データを印字処理に必要な１ピ
   クセルのデータ幅に加工し、 前記加工されたデータを所定のピクセル単位Ｍで各出力
   ラインから同時並列的に印字処理へ出力することを特徴
   とする請求項５記載の画像処理方法。
7. 【請求項７】 多ビームにて並列に記録媒体にドットイ
   メージを書き込む画像形成装置に対して各ビームに対応
   した画像データを並列に出力する装置であって、 前記入力データは、複数の単位データを１ラインデータ
   として構成され、 前記入力データをライン単位で記憶するメモリと、 前記入力データを前記複数の出力ラインから所定のデー
   タ量だけ同時並列的に出力するための出力ライン数Ｎを
   設定するライン数設定手段と、 前記設定した出力ライン数Ｎに対応して、前記メモリの
   アドレス領域をブロック数Ｎに分割する分割手段と、 前記出力ライン数Ｎに対応付けされかつブロック数Ｎに
   分割されたアドレス領域に対して、前記入力データを１
   ラインデータ毎に順次切り替えることによって書き込む
   書込手段と、 前記アドレス領域にライン単位で記憶された前記入力デ
   ータを、前記所定の単位データ毎に該アドレス領域を順
   次切り替えることによって読み出す読出手段と、 前記各アドレス領域から前記所定の単位データ毎に読み
   出された入力データを、出力ライン数Ｎの各出力バッフ
   ァに順次振り分ける振分手段と、 前記出力ライン数Ｎの各出力バッファに振り分けられた
   入力データを、各出力ラインから同時並列的に同一量の
   データを出力することによって、多ビームにて並列に記
   録媒体にドットイメージを書き込む画像形成装置に対し
   て各ビームに対応した画像データを並列に出力する出力
   手段とを具えたことを特徴とする画像出力装置。
8. 【請求項８】 多ビームにて並列に記録媒体にドットイ
   メージを書き込む画像形成装置に対して各ビームに対応
   した画像データを並列に出力する方法であって、 複数の単位データを１ラインデータとして構成した入力
   データを用い、 前記入力データを前記複数の出力ラインから所定のデー
   タ量だけ同時並列的に出力するための出力ライン数Ｎを
   設定する工程と、 前記設定した出力ライン数Ｎに対応して、前記メモリの
   アドレス領域をブロック数Ｎに分割する工程と、 前記出力ライン数Ｎに対応付けされかつブロック数Ｎに
   分割されたアドレス領域に対して、前記入力データを１
   ラインデータ毎に順次切り替えることによって書き込む
   工程と、 前記アドレス領域にライン単位で記憶された前記入力デ
   ータを、前記所定の単位データ毎に該アドレス領域を順
   次切り替えることによって読み出す工程と、 前記各アドレス領域から前記所定の単位データ毎に読み
   出された入力データを、出力ライン数Ｎの各出力バッフ
   ァに順次振り分ける工程と、 前記出力ライン数Ｎの各出力バッファに振り分けられた
   入力データを、各出力ラインから同時並列的に同一量の
   データを出力することによって、多ビームにて並列に記
   録媒体にドットイメージを書き込む画像形成装置に対し
   て各ビームに対応した画像データを並列に出力する工程
   とを具えたことを特徴とする画像出力方法。