JP2854434B2 - ドットイメージデータシフト書き込み装置 - Google Patents
ドットイメージデータシフト書き込み装置Info
- Publication number
- JP2854434B2 JP2854434B2 JP3119957A JP11995791A JP2854434B2 JP 2854434 B2 JP2854434 B2 JP 2854434B2 JP 3119957 A JP3119957 A JP 3119957A JP 11995791 A JP11995791 A JP 11995791A JP 2854434 B2 JP2854434 B2 JP 2854434B2
- Authority
- JP
- Japan
- Prior art keywords
- bits
- bit
- image data
- dot image
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Record Information Processing For Printing (AREA)
- Fax Reproducing Arrangements (AREA)
- Controls And Circuits For Display Device (AREA)
- Dot-Matrix Printers And Others (AREA)
Description
【０００１】
【産業上の利用分野】本発明はプリンタ、描画装置等の
画像処理装置におけるドットイメ−ジデータのシフト書
き込み装置に係わり、特にビットマップメモリにドット
イメ−ジデータを所定ビット数シフトして書き込み、し
かる後ビットマップメモからドットイメ−ジデータを読
み出して任意の位置に印刷あるいは描画するドットイメ
−ジデータのシフト書き込み装置に関する。
画像処理装置におけるドットイメ−ジデータのシフト書
き込み装置に係わり、特にビットマップメモリにドット
イメ−ジデータを所定ビット数シフトして書き込み、し
かる後ビットマップメモからドットイメ−ジデータを読
み出して任意の位置に印刷あるいは描画するドットイメ
−ジデータのシフト書き込み装置に関する。
【０００２】
【従来の技術】近年、コンピュ−タシステムの高速化に
伴い、プリンタ印刷の高速化が要求されている。このた
め、画素毎のドットイメ−ジでデータを記憶するビット
マップメモリを持ったペ−ジプリンタが提供されてい
る。
伴い、プリンタ印刷の高速化が要求されている。このた
め、画素毎のドットイメ−ジでデータを記憶するビット
マップメモリを持ったペ−ジプリンタが提供されてい
る。
【０００３】かかるペ−ジプリンタは、例えば、ビット
マップメモリに画素毎のドットイメ−ジで文字画像を記
憶し、しかる後、レ−ザビ−ムの走査と同期してビット
マップメモリからドットイメ−ジデータ（文字画像デー
タ）を読み出し、該ドットイメ−ジデータに基づいてレ
−ザビ−ムをオン・オフすることにより感光ドラム上に
静電潜像を形成し、以後トナ−像の形成、転写により印
刷を行う。
マップメモリに画素毎のドットイメ−ジで文字画像を記
憶し、しかる後、レ−ザビ−ムの走査と同期してビット
マップメモリからドットイメ−ジデータ（文字画像デー
タ）を読み出し、該ドットイメ−ジデータに基づいてレ
−ザビ−ムをオン・オフすることにより感光ドラム上に
静電潜像を形成し、以後トナ−像の形成、転写により印
刷を行う。
【０００４】かかるペ−ジプリンタにおいてドットイメ
−ジデータのビットマップメモリへの展開は、所定の文
字画像をキャラクタジェネレ−タ（ＣＧＲＯＭ）より読
み出し、ｎビットづつビットマップメモリの所定位置に
書き込むことにより行われる。図９(a)は文字「Ｆ，
Ｆ」のドットイメ−ジデータをビットマップメモリに記
憶した状態を示し、各文字は８×８ドットで構成されて
いるものとしている。
−ジデータのビットマップメモリへの展開は、所定の文
字画像をキャラクタジェネレ−タ（ＣＧＲＯＭ）より読
み出し、ｎビットづつビットマップメモリの所定位置に
書き込むことにより行われる。図９(a)は文字「Ｆ，
Ｆ」のドットイメ−ジデータをビットマップメモリに記
憶した状態を示し、各文字は８×８ドットで構成されて
いるものとしている。
【０００５】ところで、印刷すべき位置は任意であり、
このためビットマップメモリのバイト単位の途中から書
き込まなければならない場合がある。図９(b)はドット
イメ−ジデータを３ビットシフトしてバイト単位の４ビ
ット目から書き込んだ状態を示す。
このためビットマップメモリのバイト単位の途中から書
き込まなければならない場合がある。図９(b)はドット
イメ−ジデータを３ビットシフトしてバイト単位の４ビ
ット目から書き込んだ状態を示す。
【０００６】
【発明が解決しようとする課題】従来、ドットイメ−ジ
データのシフトは、描画処理用のＣＰＵ内でソフト処理
により行っている。しかし、ソフト処理では１つのシフ
ト命令で、１ビットしかシフトできないため、シフトす
べきビット数が多くなるとシフト処理に長時間を必要と
し、ビットマップメモリへの展開時間が長くなって高速
印刷上、問題となっている。
データのシフトは、描画処理用のＣＰＵ内でソフト処理
により行っている。しかし、ソフト処理では１つのシフ
ト命令で、１ビットしかシフトできないため、シフトす
べきビット数が多くなるとシフト処理に長時間を必要と
し、ビットマップメモリへの展開時間が長くなって高速
印刷上、問題となっている。
【０００７】以上から本発明の目的は、シフト時間を短
縮し、従ってビットマップメモリへのドットイメ−ジデ
ータの展開時間を短縮して高速印刷を可能にするドット
イメ−ジデータのシフト書き込み装置を提供することで
ある。
縮し、従ってビットマップメモリへのドットイメ−ジデ
ータの展開時間を短縮して高速印刷を可能にするドット
イメ−ジデータのシフト書き込み装置を提供することで
ある。
【０００８】
【課題を解決するための手段】図１は本発明の原理説明
図である。１１は文字コ−ドに応じた文字画像のドット
イメ−ジデータをビットマップメモリに展開するコンピ
ュ−タ構成の描画処理部、１２は１画面分のドットイメ
−ジデータを記憶するビットマップメモリ、１３は多数
の文字画像を記憶し、文字コ−ドデータに応じた文字画
像を発生するキャラクタジェネレ−タ、１４は文字画像
データ（ドットイメ−ジデータ）をハ−ド的にｍビット
シフトするハ−ドシフト回路である。
図である。１１は文字コ−ドに応じた文字画像のドット
イメ−ジデータをビットマップメモリに展開するコンピ
ュ−タ構成の描画処理部、１２は１画面分のドットイメ
−ジデータを記憶するビットマップメモリ、１３は多数
の文字画像を記憶し、文字コ−ドデータに応じた文字画
像を発生するキャラクタジェネレ−タ、１４は文字画像
データ（ドットイメ−ジデータ）をハ−ド的にｍビット
シフトするハ−ドシフト回路である。
【０００９】
【作用】ｎビットのドットイメ−ジデータをｍビットシ
フトしてビットマップメモリ１２に書き込む場合、描画
処理部１１は文字コ−ドデータに応じた文字画像のドッ
トイメ−ジデータをキャラクタジェネレ−タ１３から読
み出してハ−ドシフト回路１４に入力し、ハ−ドシフト
回路１４より出力されるｍビットシフトデータをビット
マップメモリ１２に書き込む。
フトしてビットマップメモリ１２に書き込む場合、描画
処理部１１は文字コ−ドデータに応じた文字画像のドッ
トイメ−ジデータをキャラクタジェネレ−タ１３から読
み出してハ−ドシフト回路１４に入力し、ハ−ドシフト
回路１４より出力されるｍビットシフトデータをビット
マップメモリ１２に書き込む。
【００１０】このようにハ−ドウェアによりドットイメ
−ジデータのシフトを行うからソフト処理によるシフト
に比べて、シフト処理時間を短縮でき、従ってビットマ
ップメモリへのドットイメ−ジデータの展開時間を短縮
して高速印刷が可能となる。
−ジデータのシフトを行うからソフト処理によるシフト
に比べて、シフト処理時間を短縮でき、従ってビットマ
ップメモリへのドットイメ−ジデータの展開時間を短縮
して高速印刷が可能となる。
【００１１】又、ハ−ドシフト回路を、ｎビットのドッ
トイメ−ジデータをラッチするラッチ回路と、ｎビット
のドットイメ−ジデータをそのまま第１〜第ｎビットと
して出力するｎ個のゲ−ト回路と、ｎビットのドットイ
メ−ジデータを１ビットシフトして第２〜第（ｎ＋１）
ビットとして出力するｎ個のゲ−ト回路と、ｎビットの
ドットイメ−ジデータを２ビットシフトして第３〜第
（ｎ＋２）ビットとして出力するｎ個のゲ−ト回路と、
以下同様に、ｎビットのドットイメ−ジデータを（ｎ−
１）ビットシフトして第ｎ〜第（２・ｎ−１）ビットと
して出力するｎ個のゲ−ト回路と、同一出力ビットに応
じたゲ−ト回路出力の論理和をそれぞれ演算するオア回
路と、シフト量ｍに応じたゲ−ト回路出力をイネ−ブル
するデコ−ダ回路で構成することにより、高速にビット
シフトができる。
トイメ−ジデータをラッチするラッチ回路と、ｎビット
のドットイメ−ジデータをそのまま第１〜第ｎビットと
して出力するｎ個のゲ−ト回路と、ｎビットのドットイ
メ−ジデータを１ビットシフトして第２〜第（ｎ＋１）
ビットとして出力するｎ個のゲ−ト回路と、ｎビットの
ドットイメ−ジデータを２ビットシフトして第３〜第
（ｎ＋２）ビットとして出力するｎ個のゲ−ト回路と、
以下同様に、ｎビットのドットイメ−ジデータを（ｎ−
１）ビットシフトして第ｎ〜第（２・ｎ−１）ビットと
して出力するｎ個のゲ−ト回路と、同一出力ビットに応
じたゲ−ト回路出力の論理和をそれぞれ演算するオア回
路と、シフト量ｍに応じたゲ−ト回路出力をイネ−ブル
するデコ−ダ回路で構成することにより、高速にビット
シフトができる。
【００１２】更に、２ｎビットのシフト回路出力の上位
ｎビットと、１ステップ前の２ｎビット出力の下位ｎビ
ットとの論理和を演算してビットマップメモリ１２に書
き込むようにすれば、ｎビット単位で正確にシフト後の
ドットイメ−ジデータをビットマップメモリに展開でき
る。
ｎビットと、１ステップ前の２ｎビット出力の下位ｎビ
ットとの論理和を演算してビットマップメモリ１２に書
き込むようにすれば、ｎビット単位で正確にシフト後の
ドットイメ−ジデータをビットマップメモリに展開でき
る。
【００１３】
【実施例】全体の構成 図２はプリンタに適用した場合の本発明の実施例構成図
であり、図１と同一部分には同一符号を付している。図
中、１１はホスト等から入力された文字コ−ドに応じた
文字画像のドットイメ−ジデータをビットマップメモリ
に展開するコンピュ−タ構成の描画処理部、１２は１画
面分のドットイメ−ジデータを記憶するビットマップメ
モリ（ＤＲＡＭ）、１３は多数の文字画像を記憶し、所
定の文字コ−ドに応じた文字画像のドットイメ−ジデー
タを発生するキャラクタジェネレ−タ（ＣＧＲＯＭ）、
１４はドットイメ−ジデータをハ−ド的にｍビットシフ
トするハ−ドシフト回路、１５はプリンタメカ部であ
り、ビットマップメモリ１２からレ−ザビ−ムの走査に
同期してドットイメ−ジデータを読み出し、該ドットイ
メ−ジデータに基づいてレ−ザビ−ムをオン・オフして
感光ドラム上に静電潜像を形成し、トナ−像の形成、転
写、定着工程を経て用紙に印刷するものである。
であり、図１と同一部分には同一符号を付している。図
中、１１はホスト等から入力された文字コ−ドに応じた
文字画像のドットイメ−ジデータをビットマップメモリ
に展開するコンピュ−タ構成の描画処理部、１２は１画
面分のドットイメ−ジデータを記憶するビットマップメ
モリ（ＤＲＡＭ）、１３は多数の文字画像を記憶し、所
定の文字コ−ドに応じた文字画像のドットイメ−ジデー
タを発生するキャラクタジェネレ−タ（ＣＧＲＯＭ）、
１４はドットイメ−ジデータをハ−ド的にｍビットシフ
トするハ−ドシフト回路、１５はプリンタメカ部であ
り、ビットマップメモリ１２からレ−ザビ−ムの走査に
同期してドットイメ−ジデータを読み出し、該ドットイ
メ−ジデータに基づいてレ−ザビ−ムをオン・オフして
感光ドラム上に静電潜像を形成し、トナ−像の形成、転
写、定着工程を経て用紙に印刷するものである。
【００１４】描画処理部１１において、１１ａはホスト
からのデータ、コマンドを受信するデータ・コマンド受
信部（インタフェ−ス）、１１ｂは受信したデータ、コ
マンドを解析するコマンド解析部、１１ｃは入力された
文字コ−ドに応じた文字画像（ドットイメ−ジデータ）
をビットマップメモリ１２に展開する描画部である。コ
マンド解析部１１ｂは、ホストからコマンドにより印刷
位置が指定された場合、該コマンドに基づいて、ビット
マップメモリ１２のバイト単位の何ビット目から書き込
まなければならないか、換言すれば、何ビットシフトし
なければならないかを演算する。例えば、コマンドによ
り左からＸinchの位置に印刷することが指示されると、 Ｄ・Ｘ／ｎ （但し、１インチ当りＤドットとし、ｎビット単位でビ
ットマップメモリに書き込むものとする）の演算を行っ
て商Ｍと余りｍを求めて描画部１１ｃに入力する。尚、
Ｍはビットマップメモリ１２におけるｎビット単位の記
憶位置を示し、ｍはビットシフト量を示す。
からのデータ、コマンドを受信するデータ・コマンド受
信部（インタフェ−ス）、１１ｂは受信したデータ、コ
マンドを解析するコマンド解析部、１１ｃは入力された
文字コ−ドに応じた文字画像（ドットイメ−ジデータ）
をビットマップメモリ１２に展開する描画部である。コ
マンド解析部１１ｂは、ホストからコマンドにより印刷
位置が指定された場合、該コマンドに基づいて、ビット
マップメモリ１２のバイト単位の何ビット目から書き込
まなければならないか、換言すれば、何ビットシフトし
なければならないかを演算する。例えば、コマンドによ
り左からＸinchの位置に印刷することが指示されると、 Ｄ・Ｘ／ｎ （但し、１インチ当りＤドットとし、ｎビット単位でビ
ットマップメモリに書き込むものとする）の演算を行っ
て商Ｍと余りｍを求めて描画部１１ｃに入力する。尚、
Ｍはビットマップメモリ１２におけるｎビット単位の記
憶位置を示し、ｍはビットシフト量を示す。
【００１５】描画部１１ｃは文字コ−ドやシフト量等が
入力されると後述する制御に従って、ハ−ドシフト回路
１４へ文字コ−ドに応じたｎビットのドットイメ−ジデ
ータを入力し、該ハ−ドシフト回路よりｍビットシフト
したドットイメ−ジデータを取り出してビットマップメ
モリ１２のＭ桁分ずれた位置に書き込む。
入力されると後述する制御に従って、ハ−ドシフト回路
１４へ文字コ−ドに応じたｎビットのドットイメ−ジデ
ータを入力し、該ハ−ドシフト回路よりｍビットシフト
したドットイメ−ジデータを取り出してビットマップメ
モリ１２のＭ桁分ずれた位置に書き込む。
【００１６】ハ−ドシフト回路 図３はハ−ドシフト回路１４の全体の構成図であり、説
明を簡単にするために、文字画像は１ライン８ドットで
構成され、又、８ビット（１バイト）単位でドットイメ
−ジデータがビットマップメモリ１２ｎに書き込まれる
ものとする。
明を簡単にするために、文字画像は１ライン８ドットで
構成され、又、８ビット（１バイト）単位でドットイメ
−ジデータがビットマップメモリ１２ｎに書き込まれる
ものとする。
【００１７】１４ａは文字画像における所定ラインの８
ビットのドットイメ−ジデータDAT0〜DAT 7をラッチす
るラッチ回路、１４ｂはラッチ回路に記憶されている８
ビットのドットイメ−ジデータを最大７ビットまでシフ
トして１６ビットのデータDATAOUT 0〜DATAOUT15を出力
するアンドゲ−トとオアゲ−ト構成のシフトゲ−ト回
路、１４ｃはアドレスデータをデコ−ドしてラッチ書き
込み信号Ｗ００及びｍビットシフトデータ読み取り信号
Ｒ０m（＝Ｒ００〜Ｒ０７）を出力するアドレスデコ−
ダである。
ビットのドットイメ−ジデータDAT0〜DAT 7をラッチす
るラッチ回路、１４ｂはラッチ回路に記憶されている８
ビットのドットイメ−ジデータを最大７ビットまでシフ
トして１６ビットのデータDATAOUT 0〜DATAOUT15を出力
するアンドゲ−トとオアゲ−ト構成のシフトゲ−ト回
路、１４ｃはアドレスデータをデコ−ドしてラッチ書き
込み信号Ｗ００及びｍビットシフトデータ読み取り信号
Ｒ０m（＝Ｒ００〜Ｒ０７）を出力するアドレスデコ−
ダである。
【００１８】シフトゲ−ト回路 シフトゲ−ト回路１４ｂは図４に示すように、ラッチ回
路１４ａに記憶された８ビットのドットイメ−ジデータ
DAT 0〜DAT 7をそのまま第１〜第８ｎビットデータDATA
OUT 0〜DATAOUT 7として出力する８個のアンドゲ−トＡ
００〜Ａ０７と、ラッチ回路１４ａに記憶された８ビッ
トのドットイメ−ジデータDAT 0〜DAT 7を１ビットシフ
トして第２〜第９ビットデータDATAOUT 1〜DATAOUT 8と
して出力する８個のアンドゲ−トＡ１０〜Ａ１７と、ラ
ッチ回路１４ａに記憶された８ビットのドットイメ−ジ
データDAT 0〜DAT 7を２ビットシフトして第３〜第１０
ビットデータDATAOUT 2〜DATAOUT 9として出力する８個
のアンドゲ−トＡ２０〜Ａ２７と、・・・以下同様に、
ラッチ回路に記憶された８ビットのドットイメ−ジデー
タDAT 0〜DAT 7を７ビットシフトして第８〜第１５ビッ
トDATAOUT 7〜DATAOUT14として出力する８個のアンドゲ
−トＡ７０〜Ａ７７と、第２出力ビットデータDATAOUT
1に応じたアンドゲ−トＡ０１〜Ａ１０の出力の論理和
を演算するオアゲ−トＯＲ０１と、第３出力ビットデー
タDATAOUT 2に応じたアンドゲ−トＡ０２〜Ａ２０の出
力の論理和を演算するオアゲ−トＯＲ０２と、第４出力
ビットデータDATAOUT 3に応じたアンドゲ−トＡ０３〜
Ａ３０の出力の論理和を演算するオアゲ−トＯＲ０３
と、・・・以下同様に第１４出力ビットデータDATAOUT1
3に応じたアンドゲ−トＡ６７〜Ａ７６の出力の論理和
を演算するオアゲ−トＯＲ１３で構成されている。尚、
ｍ（＝０〜７）ビットシフトするアンドゲ−トにはｍビ
ットシフトデータ読み取り信号Ｒ０ｍ（＝Ｒ００〜Ｒ０
７）が入力されている。
路１４ａに記憶された８ビットのドットイメ−ジデータ
DAT 0〜DAT 7をそのまま第１〜第８ｎビットデータDATA
OUT 0〜DATAOUT 7として出力する８個のアンドゲ−トＡ
００〜Ａ０７と、ラッチ回路１４ａに記憶された８ビッ
トのドットイメ−ジデータDAT 0〜DAT 7を１ビットシフ
トして第２〜第９ビットデータDATAOUT 1〜DATAOUT 8と
して出力する８個のアンドゲ−トＡ１０〜Ａ１７と、ラ
ッチ回路１４ａに記憶された８ビットのドットイメ−ジ
データDAT 0〜DAT 7を２ビットシフトして第３〜第１０
ビットデータDATAOUT 2〜DATAOUT 9として出力する８個
のアンドゲ−トＡ２０〜Ａ２７と、・・・以下同様に、
ラッチ回路に記憶された８ビットのドットイメ−ジデー
タDAT 0〜DAT 7を７ビットシフトして第８〜第１５ビッ
トDATAOUT 7〜DATAOUT14として出力する８個のアンドゲ
−トＡ７０〜Ａ７７と、第２出力ビットデータDATAOUT
1に応じたアンドゲ−トＡ０１〜Ａ１０の出力の論理和
を演算するオアゲ−トＯＲ０１と、第３出力ビットデー
タDATAOUT 2に応じたアンドゲ−トＡ０２〜Ａ２０の出
力の論理和を演算するオアゲ−トＯＲ０２と、第４出力
ビットデータDATAOUT 3に応じたアンドゲ−トＡ０３〜
Ａ３０の出力の論理和を演算するオアゲ−トＯＲ０３
と、・・・以下同様に第１４出力ビットデータDATAOUT1
3に応じたアンドゲ−トＡ６７〜Ａ７６の出力の論理和
を演算するオアゲ−トＯＲ１３で構成されている。尚、
ｍ（＝０〜７）ビットシフトするアンドゲ−トにはｍビ
ットシフトデータ読み取り信号Ｒ０ｍ（＝Ｒ００〜Ｒ０
７）が入力されている。
【００１９】アドレスデコ−ダ 描画部１１ｃは、ラッチ回路１４ａに文字画像の所定ラ
インのドットイメ−ジデータDAT 0〜DAT 7を書き込む場
合には、アドレス＄０００をハ−ドシフト回路１４に入
力し、０〜７ビットシフトした１６ビットのデータDATA
OUT 0〜DATAOUT15を読み取る場合には、アドレス＄１０
０〜＄１０７をハ−ドシフト回路１４入力する。
インのドットイメ−ジデータDAT 0〜DAT 7を書き込む場
合には、アドレス＄０００をハ−ドシフト回路１４に入
力し、０〜７ビットシフトした１６ビットのデータDATA
OUT 0〜DATAOUT15を読み取る場合には、アドレス＄１０
０〜＄１０７をハ−ドシフト回路１４入力する。
【００２０】従って、アドレスデコ−ダ１４ｃは、入力
されたアドレスデータをデコ−ドし、図５に示すように
ラッチ書き込み信号Ｗ００及び０〜７ビットシフトデー
タ読み取り信号Ｒ００〜Ｒ０７を出力する。
されたアドレスデータをデコ−ドし、図５に示すように
ラッチ書き込み信号Ｗ００及び０〜７ビットシフトデー
タ読み取り信号Ｒ００〜Ｒ０７を出力する。
【００２１】全体の動作 以下、図６の流れ図及び図７〜図８の動作説明図に従っ
て、本発明のドットイメ−ジデータのシフト書き込み制
御を説明する。尚、説明を簡単にするために、文字画像
の水平方向のドット数は８ビット（１バイト）とし、１
バイト単位でビットマップメモ１２にデータが書き込ま
れるものとして説明する。又、文字「Ｆ」を連続して２
個、３ビットシフトして書き込むものとする。
て、本発明のドットイメ−ジデータのシフト書き込み制
御を説明する。尚、説明を簡単にするために、文字画像
の水平方向のドット数は８ビット（１バイト）とし、１
バイト単位でビットマップメモ１２にデータが書き込ま
れるものとして説明する。又、文字「Ｆ」を連続して２
個、３ビットシフトして書き込むものとする。
【００２２】描画処理部１１は、ホストよりコマンドや
文字コ−ドデータを受信すると（ステップ１０１）、印
刷位置が指定されているか判断し（ステップ１０２）、
印刷位置が指定されていればビットシフト量ｍ及びシフ
ト文字数Ｍを演算する（ステップ１０３）。尚、ｍ＝
３、Ｍ＝０とする。
文字コ−ドデータを受信すると（ステップ１０１）、印
刷位置が指定されているか判断し（ステップ１０２）、
印刷位置が指定されていればビットシフト量ｍ及びシフ
ト文字数Ｍを演算する（ステップ１０３）。尚、ｍ＝
３、Ｍ＝０とする。
【００２３】しかる後、文字コ−ドに応じた文字画像の
所定ラインのドットイメ−ジデータDAT 0〜DAT 7をキャ
ラクタジェネレ−タ１３から読み出して内部レジスタに
記憶する（ステップ１０４）。以上により、図７におけ
る文字画像「Ｆ」の点線で囲んだ８ビットのドットイメ
−ジデータDAT 0〜DAT 7（=０１１１１１１０）が内部
レジスタ11c-1に記憶される（図７の参照）。
所定ラインのドットイメ−ジデータDAT 0〜DAT 7をキャ
ラクタジェネレ−タ１３から読み出して内部レジスタに
記憶する（ステップ１０４）。以上により、図７におけ
る文字画像「Ｆ」の点線で囲んだ８ビットのドットイメ
−ジデータDAT 0〜DAT 7（=０１１１１１１０）が内部
レジスタ11c-1に記憶される（図７の参照）。
【００２４】ついで、描画処理部１１はアドレス＄００
０とデータDAT 0〜DAT 7をハ−ドシフト回路１４に入力
して、該ドットイメ−ジデータDAT 0〜DAT 7をラッチ回
路１４ａにラッチさせる（ステップ１０５、図７の参
照）。
０とデータDAT 0〜DAT 7をハ−ドシフト回路１４に入力
して、該ドットイメ−ジデータDAT 0〜DAT 7をラッチ回
路１４ａにラッチさせる（ステップ１０５、図７の参
照）。
【００２５】ラッチ後、描画処理部１１は、ビットシフ
ト数ｍ（＝３）に応じたアドレスデータ（＄１０３）を
ハ−ドシフト回路１４に入力して、３ビットシフトした
１６ビットデータDATAOUT 0〜DATAOUT15（＝00001111 1
1000000）を読み取る(ステップ１０６）。以上により、
図７のに示すように、１６ビットデータDATAOUT 0〜D
ATAOUT15は内部レジスタ11c-2に格納される。
ト数ｍ（＝３）に応じたアドレスデータ（＄１０３）を
ハ−ドシフト回路１４に入力して、３ビットシフトした
１６ビットデータDATAOUT 0〜DATAOUT15（＝00001111 1
1000000）を読み取る(ステップ１０６）。以上により、
図７のに示すように、１６ビットデータDATAOUT 0〜D
ATAOUT15は内部レジスタ11c-2に格納される。
【００２６】１６ビットデータDATAOUT 0〜DATAOUT15の
取り込み後、描画処理部１１は該１６ビットの上位８ビ
ットDATAOUT 0〜DATAOUT 7（＝00001111)と、１つ前の
文字の１６ビットデータにおける下位８ビットとの論理
和を演算する（ステップ１０７、図７の参照）。尚、
１つ前の文字の下位８ビットデータは、図７に示すよう
に例えば内部レジスタ11c-3（初期値はオ−ル０）に格
納されている。
取り込み後、描画処理部１１は該１６ビットの上位８ビ
ットDATAOUT 0〜DATAOUT 7（＝00001111)と、１つ前の
文字の１６ビットデータにおける下位８ビットとの論理
和を演算する（ステップ１０７、図７の参照）。尚、
１つ前の文字の下位８ビットデータは、図７に示すよう
に例えば内部レジスタ11c-3（初期値はオ−ル０）に格
納されている。
【００２７】ついで、描画処理部１１は論理和演算によ
り得られた８ビットのドットイメ−ジデータ(=0000111
1)をビットマップメモリ１２に書き込むと共に、下位８
ビットデータ(=11000000)を内部レジスタ１１ｃ−３に
格納する（ステップ１０８、図７の，参照）。以上
により、３ビットシフトした前半の８ビットデータ（=0
0001111)がビットマップメモ１２の第１番目の位置に格
納される。
り得られた８ビットのドットイメ−ジデータ(=0000111
1)をビットマップメモリ１２に書き込むと共に、下位８
ビットデータ(=11000000)を内部レジスタ１１ｃ−３に
格納する（ステップ１０８、図７の，参照）。以上
により、３ビットシフトした前半の８ビットデータ（=0
0001111)がビットマップメモ１２の第１番目の位置に格
納される。
【００２８】以後、次の文字について同様の処理を繰り
返す。この場合、次の文字も「Ｆ」であり、前述と同様
に該文字コ−ドに応じた８ビットのドットイメ−ジデー
タDAT 0〜DAT 7（＝01111110)がキャラクタジェネレ−
タ１３から読み出されて内部レジスタ11c-1に記憶され
る（ステップ１０４、図８の参照）。
返す。この場合、次の文字も「Ｆ」であり、前述と同様
に該文字コ−ドに応じた８ビットのドットイメ−ジデー
タDAT 0〜DAT 7（＝01111110)がキャラクタジェネレ−
タ１３から読み出されて内部レジスタ11c-1に記憶され
る（ステップ１０４、図８の参照）。
【００２９】ついで、描画処理部１１はアドレス＄００
０とデータDAT 0〜DAT 7をハ−ドシフト回路１４に入力
して、該ドットイメ−ジデータDAT 0〜DAT 7をラッチ回
路１４ａにラッチさせる（ステップ１０５、図８の参
照）。
０とデータDAT 0〜DAT 7をハ−ドシフト回路１４に入力
して、該ドットイメ−ジデータDAT 0〜DAT 7をラッチ回
路１４ａにラッチさせる（ステップ１０５、図８の参
照）。
【００３０】ラッチ処理後、描画処理部１１は、ビット
シフト数ｍ（＝３）に応じたアドレスデータ（＄１０
３）をハ−ドシフト回路１４に入力して、３ビットシフ
トした１６ビットデータDATAOUT 0〜DATAOUT15(=000011
11 11000000)を読み取り、内部レジスタ11c-2に格納す
る(ステップ１０６、図８の参照）。
シフト数ｍ（＝３）に応じたアドレスデータ（＄１０
３）をハ−ドシフト回路１４に入力して、３ビットシフ
トした１６ビットデータDATAOUT 0〜DATAOUT15(=000011
11 11000000)を読み取り、内部レジスタ11c-2に格納す
る(ステップ１０６、図８の参照）。
【００３１】しかる後、描画処理部１１は該１６ビット
の上位８ビットDATAOUT 0〜DATAOUT7(=00001111)と、１
つ前の文字の下位８ビットデータ（=11000000，内部レ
ジスタ11c-3に記憶されている）との論理和を演算し、
得られた８ビットのドットイメ−ジデータ(=11000000)
をビットマップメモリ１２に書き込むと共に、下位８ビ
ットデータ(=11000000)を内部レジスタ１１ｃ−３に格
納する（ステップ１０７〜１０８、図８の，，参
照）。以上により、前の文字を３ビットシフトした後半
の８ビットデータと今回の文字を３ビットシフトした前
半の８ビットデータの合成８ビットデータ（=11001111)
がビットマップメモ１２に格納される。
の上位８ビットDATAOUT 0〜DATAOUT7(=00001111)と、１
つ前の文字の下位８ビットデータ（=11000000，内部レ
ジスタ11c-3に記憶されている）との論理和を演算し、
得られた８ビットのドットイメ−ジデータ(=11000000)
をビットマップメモリ１２に書き込むと共に、下位８ビ
ットデータ(=11000000)を内部レジスタ１１ｃ−３に格
納する（ステップ１０７〜１０８、図８の，，参
照）。以上により、前の文字を３ビットシフトした後半
の８ビットデータと今回の文字を３ビットシフトした前
半の８ビットデータの合成８ビットデータ（=11001111)
がビットマップメモ１２に格納される。
【００３２】以後、同様な処理を繰り返せば、全文字画
像が３ビットシフトされてビットマップメモ１２に格納
される。
像が３ビットシフトされてビットマップメモ１２に格納
される。
【００３３】尚、以上では、内部レジスタ11c-2,11c-3
を描画処理部１１に設けて処理する場合について説明し
たが、ハ−ドシフト回路１４内に設け、ステップ１０７
の論理和演算をハ−ド的に実行するように構成すること
もできる。
を描画処理部１１に設けて処理する場合について説明し
たが、ハ−ドシフト回路１４内に設け、ステップ１０７
の論理和演算をハ−ド的に実行するように構成すること
もできる。
【００３４】又、内部レジスタ11c-3はビットマップメ
モリで代用することもできる。この場合には、ステップ
１０７ではハ−ドシフト回路１４より得られる１６ビッ
トデータと、ビットマップメモ１２に記憶されている１
６ビットデータ（上位８ビットは１つ前の文字の下位８
ビットデータ、下位８ビットはオ−ル０）の論理和演算
する必要がある。
モリで代用することもできる。この場合には、ステップ
１０７ではハ−ドシフト回路１４より得られる１６ビッ
トデータと、ビットマップメモ１２に記憶されている１
６ビットデータ（上位８ビットは１つ前の文字の下位８
ビットデータ、下位８ビットはオ−ル０）の論理和演算
する必要がある。
【００３５】以上、本発明を実施例により説明したが、
本発明は請求の範囲に記載した本発明の主旨に従い種々
の変形が可能であり、本発明はこれらを排除するもので
はない。
本発明は請求の範囲に記載した本発明の主旨に従い種々
の変形が可能であり、本発明はこれらを排除するもので
はない。
【００３６】
【発明の効果】以上本発明によれば、ｎビットのドット
イメ−ジデータをｍビットシフトしてビットマップメモ
リ１２に書き込む場合、描画処理部は文字コ−ドに応じ
た文字画像をキャラクタジェネレ−タから読み出してハ
−ドシフト回路に入力し、ハ−ドシフト回路より出力さ
れるｍビットシフトデータをビットマップメモリに書き
込むように構成したから、ソフト処理によるシフトに比
べて、シフト処理時間を短縮でき、従ってビットマップ
メモリへのドットイメ−ジデータの展開時間を短縮して
高速印刷が可能となる。
イメ−ジデータをｍビットシフトしてビットマップメモ
リ１２に書き込む場合、描画処理部は文字コ−ドに応じ
た文字画像をキャラクタジェネレ−タから読み出してハ
−ドシフト回路に入力し、ハ−ドシフト回路より出力さ
れるｍビットシフトデータをビットマップメモリに書き
込むように構成したから、ソフト処理によるシフトに比
べて、シフト処理時間を短縮でき、従ってビットマップ
メモリへのドットイメ−ジデータの展開時間を短縮して
高速印刷が可能となる。
【００３７】又、本発明によれば、ハ−ドシフト回路
を、ｎビットのドットイメ−ジデータをラッチするラッ
チ回路と、ｎビットのドットイメ−ジデータをそのまま
第１〜第ｎビットとして出力するｎ個のゲ−ト回路と、
ｎビットのドットイメ−ジデータを１ビットシフトして
第２〜第（ｎ＋１）ビットとして出力するｎ個のゲ−ト
回路と、ｎビットのドットイメ−ジデータを２ビットシ
フトして第３〜第（ｎ＋２）ビットとして出力するｎ個
のゲ−ト回路と、・・・以下同様に、ｎビットのドット
イメ−ジデータを（ｎ−１）ビットシフトして第ｎ〜第
（２・ｎ−１）ビットとして出力するｎ個のゲ−ト回路
と、同一出力ビットに応じたゲ−ト回路出力の論理和を
それぞれ演算するオア回路と、シフト量ｍに応じたゲ−
ト回路出力をイネ−ブルするデコ−ダ回路で構成したか
ら、高速にビットシフトができる。
を、ｎビットのドットイメ−ジデータをラッチするラッ
チ回路と、ｎビットのドットイメ−ジデータをそのまま
第１〜第ｎビットとして出力するｎ個のゲ−ト回路と、
ｎビットのドットイメ−ジデータを１ビットシフトして
第２〜第（ｎ＋１）ビットとして出力するｎ個のゲ−ト
回路と、ｎビットのドットイメ−ジデータを２ビットシ
フトして第３〜第（ｎ＋２）ビットとして出力するｎ個
のゲ−ト回路と、・・・以下同様に、ｎビットのドット
イメ−ジデータを（ｎ−１）ビットシフトして第ｎ〜第
（２・ｎ−１）ビットとして出力するｎ個のゲ−ト回路
と、同一出力ビットに応じたゲ−ト回路出力の論理和を
それぞれ演算するオア回路と、シフト量ｍに応じたゲ−
ト回路出力をイネ−ブルするデコ−ダ回路で構成したか
ら、高速にビットシフトができる。
【００３８】更に、本発明によれば、２ｎビットのシフ
ト回路出力の上位ｎビットと、１ステップ前の２ｎビッ
ト出力の下位ｎビットとの論理和を演算してビットマッ
プメモリに書き込むようにしたから、ｎビット単位で正
確にシフト後のドットイメ−ジデータをビットマップメ
モリに展開できる。
ト回路出力の上位ｎビットと、１ステップ前の２ｎビッ
ト出力の下位ｎビットとの論理和を演算してビットマッ
プメモリに書き込むようにしたから、ｎビット単位で正
確にシフト後のドットイメ−ジデータをビットマップメ
モリに展開できる。
【図１】本発明の原理説明図である。
【図２】本発明の実施例構成図である。
【図３】ハ−ドシフト回路の構成図である。
【図４】ｍビットシフトするシフトゲ−ト回路の構成図
である。
である。
【図５】アドレスと書き込み・読み取り信号の対応説明
図表である。
図表である。
【図６】本発明のシフト書き込み制御の流れ図である。
【図７】本発明のシフト書き込み制御の第１の説明図で
ある。
ある。
【図８】本発明のシフト書き込み制御の第２の説明図で
ある。
ある。
【図９】本発明の背景説明図である。
１１・・描画処理部 １２・・ビットマップメモリ １３・・キャラクタジェネレ−タ １４・・ハ−ドシフト回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) B41J 2/485 B41J 21/00 H04N 1/23 G09G 5/22
Claims (2)
- 【請求項１】 ドットイメ−ジデータをｎビットづつビ
ットマップメモリに順次書き込むドットイメ−ジデータ
のシフト書き込み装置において、 ドットイメ−ジデータをｍビットシフトしてビットマッ
プメモリに書き込む場合、該ドットイメ−ジデータをハ
−ドウェアによりｍビットシフトするシフト回路と、該
シフト回路出力をビットマップメモリに書き込む描画部
を備え、 前記シフト回路は、 ｎビットのドットイメ−ジデータをラッチするラッチ回
路と、 ラッチ回路に記憶されたｎビットのドットイメ−ジデー
タをそのまま第１〜第ｎビットとして出力するｎ個のゲ
−ト回路と、 ラッチ回路に記憶されたｎビットのドットイメ−ジデー
タを１ビットシフトして第２〜第（ｎ＋１）ビットとし
て出力するｎ個のゲ−ト回路と、 ラッチ回路に記憶されたｎビットのドットイメ−ジデー
タを２ビットシフトして第３〜第（ｎ＋２）ビットとし
て出力するｎ個のゲ−ト回路と、 以下同様に、ラッチ回路に記憶されたｎビットのドット
イメ−ジデータを（ｎ−１）ビットシフトして第ｎ〜第
（２・ｎ−１）ビットとして出力するｎ個のゲ−ト回路
と、 同一出力ビットに応じたゲ−ト回路出力の論理和をそれ
ぞれ演算するオア回路と、 シフト量ｍに応じたゲ−ト回路出力をイネ−ブルするデ
コ−ダ回路、 を備えたことを特徴とするドットイメ−ジデータのシフ
ト書き込み装置。 - 【請求項２】 シフト回路から出力される２ｎビットの
上位ｎビットと、１ステップ前の２ｎビット出力の下位
ｎビットとの論理和を演算してビットマップメモリに書
き込むことを特徴とする請求項１記載のドットイメ−ジ
データのシフト書き込み装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3119957A JP2854434B2 (ja) | 1991-05-24 | 1991-05-24 | ドットイメージデータシフト書き込み装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3119957A JP2854434B2 (ja) | 1991-05-24 | 1991-05-24 | ドットイメージデータシフト書き込み装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04345868A JPH04345868A (ja) | 1992-12-01 |
| JP2854434B2 true JP2854434B2 (ja) | 1999-02-03 |
Family
ID=14774394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3119957A Expired - Fee Related JP2854434B2 (ja) | 1991-05-24 | 1991-05-24 | ドットイメージデータシフト書き込み装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2854434B2 (ja) |
-
1991
- 1991-05-24 JP JP3119957A patent/JP2854434B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04345868A (ja) | 1992-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2740568B2 (ja) | 印刷装置 | |
| JPH0263763A (ja) | 出力方法及びその装置 | |
| JP3327650B2 (ja) | 記録装置 | |
| JP2854434B2 (ja) | ドットイメージデータシフト書き込み装置 | |
| WO1983001696A1 (en) | Raster image processor and method | |
| JPH04325267A (ja) | 出力方法及び装置 | |
| JP2002079712A (ja) | 印刷装置、印刷装置の制御方法、印刷制御装置、および印刷制御装置の制御方法 | |
| JP3420457B2 (ja) | 文書処理方法及び装置 | |
| US6950201B2 (en) | Generating images quickly in raster image processing | |
| JP2878298B2 (ja) | 画像出力装置 | |
| JP4419524B2 (ja) | 画像処理装置およびプログラム | |
| US6985624B2 (en) | Image processing apparatus and its method | |
| JP2000293678A (ja) | 画像処理装置 | |
| JP3864520B2 (ja) | 印刷処理装置及び印刷処理方法 | |
| JP2771350B2 (ja) | 画像処理装置 | |
| JP2690567B2 (ja) | 印字制御装置 | |
| JP3365068B2 (ja) | 画像処理装置 | |
| JP3006956B2 (ja) | 印刷装置 | |
| JP2974498B2 (ja) | 印刷装置 | |
| JPH04323058A (ja) | 印刷制御装置及び方法 | |
| JPH03281363A (ja) | 文書出力装置 | |
| JPH10178553A (ja) | 画像処理装置及び画像処理方法 | |
| JPH06332436A (ja) | ビットマップデータ転送装置 | |
| JPH09198500A (ja) | イメージデータ画質改善回路 | |
| JP2003237146A (ja) | 画像処理装置、および、画像処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981110 |
|
| LAPS | Cancellation because of no payment of annual fees |