JP2002079712A - 印刷装置、印刷装置の制御方法、印刷制御装置、および印刷制御装置の制御方法 - Google Patents

Abstract

(57)【要約】 【課題】 印刷装置のスループットを低下させることな
く画像の回転を行ない、高速な印刷を行なえるようにす
る。 【解決手段】 ＰＤＬコントローラ部１と所定の記録方
式により構成されたプリンタエンジン部２をＰＣＩバス
３により接続し、印刷すべき画像データをＤＭＡ転送す
る構成において、ＰＤＬコントローラ部１内のＲＡＭ１
０６で展開した描画データを、一旦ＰＣＩＩ／Ｆ１０９
のＭ×Ｎビットのバッファメモリ（ＦＩＦＯ）に書き込
み、該バッファメモリから読み出したデータをプリンタ
エンジン部２のＲＡＭ２０４に書き込む際に９０度回転
したデータをバッファメモリから読み出し、エンジン本
体のメモリへＤＭＡ転送する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、印刷データから印
刷機構で印刷させる描画データを生成する印刷装置、印
刷装置の制御方法、印刷制御装置、および印刷制御装置
の制御方法に関するものである。

【０００２】

【従来の技術】従来、レーザビームプリンタで代表され
る電子写真方式のプリンタにおいては、ホストコンピュ
ータ等の外部装置からＰＤＬ（ページ記述言語）などの
形式で表現された印刷データ（コードデータやイメージ
データ等）を受信し、ＰＤＬからビットマップデータへ
の展開を行なうＰＤＬボード（印刷制御装置）により受
信データに基づきビットマップデータを展開し、展開さ
れたビットマップデータをビデオデータとしてプリンタ
エンジンに出力している。

【０００３】印刷制御装置としてのＰＤＬボードは、プ
リンタに最初から組み込まれるものと、アダプタカード
などの形式でプリンタに後付けされるものがある。

【０００４】図１４、図１５は従来のＰＤＬボードとプ
リンタエンジンの間のデータ転送の様子を示している。
ＰＤＬボード内のメモリに展開した描画データを、バン
ド毎にエンジン本体のメモリへ転送するが、その際、バ
ンド（１、２…Ｎ）と呼ばれる所定のデータ単位ごとに
展開および転送が行なわれる。ここでは、ＰＤＬボード
とプリンタエンジンの間で、回転などの処理を行なうこ
となく同一のデータがそのまま転送されている。

【０００５】最近では、この種の装置における解像度は
非常に高くなってきており、それにつれて転送するビッ
トマップデータも膨大な量になりつつある。

【０００６】従来ではＰＤＬボードと、プリンタエンジ
ンとの間で、シリアルインターフェースによりシリアル
データとしてビットマップデータを転送する構成もあっ
たが、最近では、上記のような転送量の増大に鑑みビッ
トマップデータをパラレルデータとして転送するように
なってきた。

【０００７】すなわち、ＰＤＬボードとプリンタエンジ
ンとの間を標準的なパラレルなインターフェース（以
降、Ｉ／Ｆと表記する）、たとえばＶＬバス、ＰＣＩバ
ス、ＩＤＥバスなどのＩ／Ｆを介して接続し、データ転
送を行なう構成が知られており、これらのＩ／Ｆを用い
て、ＰＤＬ内で展開したビットマップデータを一度エン
ジン本体のＲＡＭに格納してから印刷したり、同じバス
を用いて、コマンド／ステータスデータの入出力も行な
うようになりつつある。

【０００８】

【発明が解決しようとする課題】さらに、最近では、印
刷処理のスループットを上げるために、所定サイズの用
紙、たとえば、Ａ４用紙に印刷する場合、エンジンでＡ
４横用紙を用いる、つまり長手方向に主走査ラインが沿
うような方向で用紙を搬送して印刷する手法が用いられ
ている。この場合は、縦方向の処理を前提としてホスト
から送信され、また展開されたビットマップデータをい
ずれかの処理段階で９０度回転する必要がある。

【０００９】ところが、従来では、このような画像の回
転を行なう場合は、ＰＤＬボードが展開時に回転したビ
ットマップデータをＰＤＬボード内のメモリに描画する
方法が用いられていたが、このように展開時に描画デー
タを回転すると、ＰＤＬボードの展開能力を充分発揮で
きないという問題があった。

【００１０】また、上記のような画像データの９０°の
回転は時に必要でなくなる場合がある。たとえば、Ａ４
横用紙に印刷する場合、９０°回転した画像データを用
いなければならないが、Ａ４横用紙がカセット内に無く
なってしまった場合はエンジン側で緊急避難的にＡ４縦
用紙を用いて印刷しなければならないケースが生じる。
この場合には、Ａ４縦用紙に合わせて、エンジン本体内
でさらに９０°の回転を行なわなければならず、処理の
無駄が大きい。

【００１１】また、ＰＤＬボード内のメモリに展開され
たビットマップデータを、エンジン本体のメモリに転送
する場合、コマンドやステータスデータと共通のバスを
使用すると、ビットマップデータの転送中は他のデバイ
スがバスを獲得できず、他のデバイスが動作できなくな
るという問題点がある。この問題は、特にスループット
の大きい高速機で、顕著に現れる。

【００１２】本発明の課題は、上記の問題を解決し、印
刷装置のスループットを低下させることなく画像の回転
を行なうとともに、印刷処理状況に拘らず無駄な処理を
行なうことなく高速な印刷を行なえる印刷装置、印刷装
置の制御方法、印刷制御装置、および印刷制御装置の制
御方法を提供することにある。

【００１３】

【課題を解決するための手段】本発明は上記従来の欠点
を除去するために成されたものであり、印刷データから
印刷機構で印刷させる描画データを生成する印刷装置、
印刷装置の制御方法、印刷制御装置、および印刷制御装
置の制御方法において、印刷データを展開して得た描画
データを印刷機構側に転送する転送過程を利用して画像
データの回転処理を行なう構成を採用した。

【００１４】

【発明の実施の形態】本発明は印刷装置（プリンタ）、
印刷制御装置（ＰＤＬコントローラ）の構成およびこれ
ら装置の制御方法に関するもので、スループットを向上
させるためにホストから受信したＡ４画像データをＡ４
横用紙に印刷する場合、従来のようにＰＤＬコントロー
ラ側で回転したビットマップデータとして展開し、各バ
ンド毎に描画しＡ４横用紙サイズの描画データを生成す
るのではなく、ＰＤＬコントローラ側では回転処理を行
なうことなくメモリ内に縦用紙サイズの描画データを生
成し、ＰＤＬボード内のメモリから本体のメモリへＰＣ
Ｉコントローラを経由して描画データをＤＭＡ転送する
過程で、ＰＣＩコントローラ内に設けたバッファメモリ
を利用して描画データを回転させる（第１実施形態〜第
５実施形態の基本構成）。

【００１５】また、本発明では、ＰＣＩコントローラ内
に設けたバッファメモリ（ＦＩＦＯ）の構成（第２実施
形態）や、転送方法（第３実施形態）を工夫することに
よって、より効率のよい画像データ転送を行なう。

【００１６】さらに、本発明では、エンジン側の用紙の
有無に応じてＰＤＬコントローラからプリンタエンジン
へのデータ転送時に、展開データを回転するかしないか
を制御する（第４実施形態）。

【００１７】また、本発明では、外部機器から入力され
た印刷データのうち、コマンド／ステータスデータや文
字コードによる印字データは共通バスを用いてＰＤＬコ
ントローラ内のメモリからＰＣＩコントローラ経由でプ
リンタエンジンのメモリヘ転送するが、画像データ、す
なわちＰＤＬコントローラで展開したビットマップデー
タは共通バスを用いるのではなく、専用のバスを用いて
転送する（第５実施形態）。

【００１８】以下、添付図面を参照して、本発明の実施
形態（第１〜第５実施形態）を順次詳細に説明する。各
実施形態において、同一または類似の部材には同一の参
照符号を用い、その詳細な説明は省略するものとする。

【００１９】［第１実施形態］図１は本発明を採用した
印刷システムの構成を示す。図１の装置は、ＰＣＩバス
３を利用してＰＤＬコントローラ部１とプリンタエンジ
ン部２を接続する構成を有する。ＰＤＬコントローラ部
１は装置のＰＣＩバス３に最初から組み付けておくか、
あるいはＰＣＩカードスロットに後付けされる。周知の
ように、ＰＣＩバスはパラレルデータ転送を行なうパラ
レルインターフェースの１種であるが、本実施形態のＰ
ＣＩバスはあくまでも一例に過ぎず、ＰＤＬコントロー
ラ部１とプリンタエンジン部２を接続するには他の適当
な（パラレル）バスインターフェース方式を用いること
ができる。

【００２０】ＰＤＬコントローラ部１において、符号１
０１はユーザーインターフェースのための表示パネルで
あり、パネルＩ／Ｆ１０２を介してＰＤＬ内のバス１１
０に接続されている。

【００２１】符号１０３はホストＩ／Ｆであり、パーソ
ナルコンピュータなどの外部機器１０４と接続するため
のものであり、ＩＥＥＥ１２８４などのインターフェー
スにより構成される。

【００２２】符号１０５は画像データを発生する画像デ
ータ発生部であり、ＲＡＭ１０６内にホストＩ／Ｆ１０
３から受信したＰＤＬ形式などによる印刷データから展
開したビットマップデータ（画像データ）を書き込む。

【００２３】ＰＤＬコントローラ部１のＲＯＭ１０７に
はＰＤＬコントローラ部１の動作を制御するＣＰＵ１０
８のプログラム及び、フォントデータが書き込まれてい
る。

【００２４】符号１０９はＲＡＭ１０６内に書き込まれ
た画像データ及び、コマンド／ステータスデータをプリ
ンタエンジン２へ転送するＰＣＩコントローラであり、
ＰＣＩバス３に接続されている。

【００２５】符号３３１はＣＰＵ１０８からＰＣＩコン
トローラ１０９へ出力されるＣＰＵ制御信号であり、３
３２はＰＣＩコントローラ１０９からＣＰＵ１０８へ出
力されるバス制御信号である。

【００２６】符号４はＰＣＩバス３に接続されたネット
ワーク送受信部であり、ネットワーク（イーサネット
（登録商標）など）を経由して外部機器５に接続され、
ＰＤＬコントローラ部１は、前述の外部機器１０４だけ
ではなく、外部機器５〜ネットワーク送受信部４〜ＰＣ
Ｉバス３〜ＰＣＩコントローラ１０９経由でもＰＤＬコ
ードを受信することができる。

【００２７】一方、プリンタエンジン部２において、Ｐ
ＣＩ Ｉ／Ｆ２０１はプリンタエンジン内のＰＣＩコン
トローラであり、ＰＤＬコントローラ部１のＲＡＭ１０
６、ＰＣＩコントローラ１０９を介して送られてくるビ
ットマップデータ及び、コマンド／ステータスデータを
プリンタエンジン内のＲＡＭ２０４へ転送する。また、
プリンタエンジン２からのコマンド／ステータスデータ
もＲＡＭ２０４からＲＡＭ１０６へ、ＰＣＩコントロー
ラ２０１及び、１０９を経由してＤＭＡ転送される。

【００２８】符号２０２、２０３はプリンタエンジンの
動作を制御するＣＰＵ及びＲＯＭであり、符号２０５は
ＲＡＭ２０４内に格納された画像データをプリンタ２０
６へ転送するプリンタＩ／Ｆ部である。プリンタ２０６
は、レーザビーム方式などの記録方式により構成された
記録機構である。

【００２９】図２は、上記のＰＣＩコントローラ１０９
の内部構造を詳細に示している。図２において、符号３
０３はＰＤＬボード内のデータバスで、３４０はＰＤＬ
内のアドレスバスである。

【００３０】符号３７２、３７３、３７４はＰＣＩバス
３側の信号であり、それぞれ、ＡＤ（アドレスデータ）
信号、コントロール信号、コマンド／バイトイネーブル
信号に相当する。

【００３１】ＰＤＬコントローラ部１内のＲＡＭ１０６
（図１）からエンジン本体内のＲＡＭ２０４（図１）へ
ステータスデータを転送する場合は、ＰＤＬデータバス
３０３から双方向バッファ３０５及び、データの並びが
そのまま（３１：０）のデータバス３０７を介して、一
旦バッファメモリ用のＦＩＦＯ３０８に格納された後、
データバス３１２、選択信号３２８によりＡ入力を選択
したセレクタ３１３、データバス３１７、マスタコント
ローラ３１４を経由してＰＣＩバス３７２に出力され、
ＰＣＩコントローラ２０１を経由して、ＲＡＭ２０４へ
の書き込みが行なわれる。

【００３２】なお、図中の信号線に付した（３１：０）
のような表記は、その信号線が転送するビット数、ある
いは位置を示している。たとえば、（３１：０）は３２
ビットの信号（線）であり、「：」の左側がＭＳＢ側
を、右側がＬＳＢ側を示すものとする。

【００３３】転送先アドレス及び、転送元アドレスはエ
ンジンＣＰＵ２０２及び、ＰＤＬ内のＣＰＵ１０８によ
り設定できるが、まずエンジンＣＰＵ２０２より設定す
る手法を以下に述べる。

【００３４】ＰＤＬＲＡＭ１０６からエンジン本体内Ｒ
ＡＭ２０４へのデータ転送、及びエンジン本体内ＲＡＭ
２０４からＰＤＬＲＡＭ１０６へのデータ転送はＤＭＡ
コントローラ３２２によりＤＭＡ転送により制御される
ものであり、ＤＭＡコントローラ３２２内には２チャン
ネル分のＤＭＡコントローラが存在する。

【００３５】ＲＡＭ２０４への転送先アドレスは、エン
ジンＣＰＵ２０２によりＰＣＩアドレスバス３７２、タ
ーゲットコントローラ３７１、データバス３６５、ＡＮ
Ｄ回路３３７、ＯＲ回路３３８、データバス３３９を介
してＤＭＡコントローラ３２２内のアドレスカウンタ３
２３に設定され、更にアドレスバス３３０を介してマス
タコントローラ３１４に入力され、ＰＣＩアドレスバス
３７２から出力される。ここで、アドレスカウンタ３２
３内には２チャンネル分のアドレスカウンタがあり、こ
こではチャンネル１用のアドレスカウンタに転送先アド
レスを設定している。

【００３６】また、転送元アドレスを設定する場合、エ
ンジンＣＰＵ２０２はＰＣＩアドレスデータバス３７
２、ターゲットコントローラ３７１、データバス３６
５、ＡＮＤ回路３５１、ＯＲ回路３５２、データバス３
５３を介してアドレスカウンタ３４８に転送元アドレス
が設定され、双方向バッファ３４１を介してアドレスバ
ス３４０へ出力される。なお、アドレスカウンタ３４８
内にも２チャンネル分のアドレスカウンタがあり、ここ
ではチャンネル１用のアドレスカウンタに転送元アドレ
スを設定している。ここで、ＦＩＦＯ３０８を介してＤ
ＭＡ転送する場合はアドレスカウンタ３２３、３４８の
チャンネル１を使用するが、ＦＩＦＯ３１５を介してＤ
ＭＡ転送する場合はアドレスカウンタ３２３、３４８の
チャンネル２を使用する。

【００３７】ここで、コマンド／バイトイネーブル信号
３７４、デコーダ３６９を介してライト信号３７０が生
成され、アドレスカウンタ３２３及び３４８へ入力され
る。また、ＰＣＩアドレスバス３７２、ターゲットコン
トローラ３７１、アドレスバス３６６、アドレスデコー
ダ３６０により、レジスタ選択信号３６１（ＰＣＳ
（２：１））、３６３（ＰＣＳ（２５：２１））、３６
２（ＰＣＳ（１５：１１））が生成されるが、選択信号
３５９（ＰＣＳ２）、３６３（ＰＣＳ（２５：２１））
がＨｉｇｈのときは、ＡＮＤ回路３３７、ＯＲ回路３３
８、データバス３３９を介して、データバス３６５が選
択され、アドレスカウンタ３２３に入力され、転送先ア
ドレスが設定される。

【００３８】さらに、選択信号３５８（ＰＣＳ１）、３
６２（ＰＣＳ（１５：１１））がＨｉｇｈのときはＡＮ
Ｄ回路３５１、ＯＲ回路３５２、データバス３５３を介
して、データバス３６５が選択され、アドレスカウンタ
３４８に入力され、転送元アドレスが設定される。

【００３９】同様にして、ＰＤＬコントローラ部１内の
ＣＰＵ１０８により転送先アドレス及び、転送元アドレ
スを設定する場合は、ＣＰＵ１０８からライト信号３４
９がアドレスカウンタ３２３及び３４８へ入力される。
また、アドレスバス３４０、双方向バッファ３４１、ア
ドレスデコーダ３４４により、レジスタ選択信号３４５
（ＬＣＳ（２：１））、３４６（ＬＣＳ（２５：２
１））、３４７（ＬＣＳ（１５：１１））が生成される
が、選択信号３５７（ＬＣＳ２）、３４６（ＬＣＳ（２
５：２１））がＨｉｇｈのときはＡＮＤ回路３３６、Ｏ
Ｒ回路３３８、データバス３３９を介して、ＰＤＬ内の
データバス３０７が選択され、アドレスカウンタ３２３
に入力され、転送先アドレスが設定される。

【００４０】さらに、選択信号３５６（ＬＣＳ１）、３
４７（ＬＣＳ（１５：１１））がＨｉｇｈのときはＡＮ
Ｄ回路３５０、ＯＲ回路３５２、データバス３５３を介
して、ＰＤＬ内のデータバス３０７が選択され、アドレ
スカウンタ３４８に入力され、転送元アドレスが設定さ
れる。

【００４１】プリンタエンジン部２からのコマンドデー
タはＲＡＭ２０４からＰＣＩアドレスバス３７２、マス
タコントローラ３１４、データバス３１１、バッファ用
ＦＩＦＯ３０８、データバス３０６、双方向バッファ３
０５を介してＰＤＬデータバス３０３へ出力され、ＲＡ
Ｍ１０６に格納される。その際、転送先アドレス及び、
転送元アドレスはエンジンＣＰＵ２０２及び、ＰＤＬ内
のＣＰＵ１０８により設定できるが、エンジンＣＰＵ２
０２より設定する場合は以下の通りである。

【００４２】ＲＡＭ２０４からの転送元アドレスは、エ
ンジンＣＰＵ２０２によりＰＣＩアドレスデータバス３
７２、ターゲットコントローラ３７１、データバス３６
５、ＡＮＤ回路３３７、ＯＲ回路３３８、データバス３
３９を介してＤＭＡコントローラ内のアドレスカウンタ
３２３に設定され、更にアドレスバス３３０を介してマ
スタコントローラ３１４に入力され、ＰＣＩアドレスバ
ス３７２から出力される。

【００４３】また、転送先アドレスは、エンジンＣＰＵ
２０２により、ＰＣＩアドレスバス３７２、ターゲット
コントローラ３７１、データバス３６５、ＡＮＤ回路３
５１、ＯＲ回路３５２、データバス３５３を介してアド
レスカウンタ３４８に設定され、データバス３６５、双
方向バッファ３４１を介してアドレスバス３４０へ出力
される。

【００４４】ここで、コマンド／バイトイネーブル信号
３７４、デコーダ３６９を介してＰＣＩライト信号３７
０が生成され、アドレスカウンタ３２３及び３４８へ入
力される。また、ＰＣＩアドレスバス３７２、ターゲッ
トコントローラ３７１、アドレスバス３６６、アドレス
デコーダ３６０により、レジスタ選択信号３６１（ＰＣ
Ｓ（２：１））、３６３（ＰＣＳ（２５：２１））、３
６２（ＰＣＳ（１５：１１））が生成されるが、選択信
号３５９（ＰＣＳ２）、３６３（ＰＣＳ（２５：２
１））がＨｉｇｈのときはＡＮＤ回路３３７、ＯＲ回路
３３８、データバス３３９を介して、データバス３６５
が選択され、アドレスカウンタ３２３に入力され、転送
元アドレスが設定される。

【００４５】さらに、選択信号３５８（ＰＣＳ１）、３
６２（ＰＣＳ（１５：１１））がＨｉｇｈのときはＡＮ
Ｄ回路３５１、ＯＲ回路３５２、データバス３５３を介
して、データバス３６５が選択され、アドレスカウンタ
３４８に入力され、転送先アドレスが設定される。

【００４６】同様にして、ＰＤＬコントローラ部１内の
ＣＰＵ１０８により転送先アドレス及び、転送元アドレ
スを設定する場合は、ＣＰＵ１０８からライト信号３４
９がアドレスカウンタ３２３及び３４８へ入力される。
また、アドレスバス３４０、双方向バッファ３４１、ア
ドレスデコーダ３４４により、レジスタ選択信号３４５
（ＬＣＳ（２：１））、３４６（ＬＣＳ（２５：２
１））、３４７（ＬＣＳ（１５：１１））が生成される
が、選択信号３５７（ＬＣＳ２）、３４６（ＬＣＳ（２
５：２１））がＨｉｇｈのときはＡＮＤ回路３３６、Ｏ
Ｒ回路３３８、データバス３３９を介して、ＰＤＬ内の
データバス３０７が選択され、アドレスカウンタ３２３
に入力され、転送元アドレスが設定される。さらに、選
択信号３５６（ＬＣＳ１）、３４７（ＬＣＳ（１５：１
１））がＴｒｕｅのときはＡＮＤ回路３５０、ＯＲ回路
３５２、データバス３５３を介して、ＰＤＬ内のデータ
バス３０７が選択され、アドレスカウンタ３４８に入力
され、転送先アドレスが設定される。

【００４７】ここで、ＤＭＡコントローラ３２２は、エ
ンジンＣＰＵ２０２またはＰＤＬコントローラ部１のＣ
ＰＵ１０８により、それぞれ、データバス３６５、３０
７を介して、３０８、３１５のうち、どちらのＦＩＦＯ
を使用してＤＭＡ転送が起動し、Ａ、Ｂ入力のうちどち
らの信号を選択するかを選択信号３２８により設定する
と同時に、ＦＩＦＯ３０８または３１５から入力される
Ｒ・ＷＲＥＱ１信号（３１０）またはＲ・ＷＲＥＱ２信
号（３２６）がＴｒｕｅになると、ＤＭＡ ＲＥＱ信号
３３４をＴｒｕｅにして出力する。

【００４８】ＰＤＬバスアービタ回路３３３は、ＤＭＡ
ＲＥＱ信号３３４がＴｒｕｅになるとＣＰＵ１０８か
ら入力されるコントロール信号３３１の状態により、バ
スマスタになることをコントロール信号３３２を介して
ＣＰＵ１０８へ通知し、ＤＯＣ信号３０１、ＡＤＲＯＣ
信号３４３をＴｒｕｅにして、双方向バッファ３０５、
３４１を制御すると同時に、ワード単位でデータを転送
するたびにＤＭＡ ＡＣＫ信号３３５をＴｒｕｅにし
て、ＤＭＡコントローラ３２２へ出力する。

【００４９】ＤＭＡコントローラ３２２は、Ｔｒｕｅに
なったＤＭＡ ＡＣＫ信号３３５を受け取ると、Ｒ・Ｗ
ＡＣＫ１信号（３０９）またはＲ・ＷＡＣＫ２信号（３
２５）をＨｉｇｈにしてＦＩＦＯ３０８または３１５へ
出力すると同時に、アドレスカウンタ３２３、３４８へ
も出力して、アドレスカウンタ３２３、及び３４８をカ
ウントアップさせる。

【００５０】図２において、Ｒ・ＷＲＥＱ１信号３１
０、Ｒ・ＷＲＥＱ２信号３２６、Ｒ・ＷＡＣＫ１信号３
０９、Ｒ・ＷＡＣＫ２信号３２５は、それぞれリード、
及びライトの２本の信号であり、エンジン本体内のＲＡ
Ｍ２０４からＰＤＬ内ＲＡＭ１０６へ転送する場合は各
リード信号がＴｒｕｅになり、ＰＤＬ内ＲＡＭ１０６か
らエンジン本体内のＲＡＭ２０４へ転送する場合は各ラ
イト信号がＴｒｕｅになる。

【００５１】ここで、エンジンＣＰＵ２０２はＡＤバス
（アドレスバス）３７２、ターゲットコントローラ３７
１、アドレスバス３６６を介して、コンフィグレーショ
ンレジスタ３６４の値をデータバス３６８、ターゲット
コントローラ３７１、ＡＤバス３７２を介して読み出
し、どのＰＤＬボードが接続されているかを判断するこ
とができる。

【００５２】ＰＤＬ内のＲＡＭ１０６からエンジン本体
内のＲＡＭ２０４へビットマップデータを転送する場合
も、ステータスデータ同様、ＰＤＬデータバス３０３、
双方向バッファ３０５、データバス３０７、ＦＩＦＯ３
１５、データバス３１６、選択信号３２８によりＢ入力
が選択されたセレクタ３１３、データバス３１７、マス
ターコントローラ３１４を経由してＰＣＩアドレスデー
タバス３７２に出力され、ＲＡＭ２０４に転送される。

【００５３】ここで、ビットマップデータを転送する場
合は図３、図４に示す通り、描画データのある矩形領域
の転送元先頭アドレス（ＳＡ１）、転送元矩形領域の幅
（Ｗ）、転送元矩形領域のライン数（Ｌ）、転送元有効
印刷幅（ＹＷ１）、並びに転送先先頭アドレス（ＳＡ
２）、転送先矩形領域の幅（Ｗ）、転送先矩形領域のラ
イン数（Ｌ）、転送先有効印刷幅（ＹＷ２）を設定す
る。これらの値はアドレスカウンタ３２３、３４８に設
定されるが、以下その詳細な設定方法につき、図５およ
び図６を用いて説明する。

【００５４】なお、ここで、バッファメモリであるＦＩ
ＦＯ３１５のサイズは、上記矩形領域のサイズである幅
Ｗ（ワード）、及びライン数Ｌ（ライン）と同じもので
ある。

【００５５】図５、図６はそれぞれ、アドレスカウンタ
３４８、３２３の状態遷移を示した図であり、不図示の
クロック信号に同期したアドレスカウンタ３４８、３２
３の動作を規定したステートマシンである。アドレスカ
ウンタ３４８は、図５に示すように初期状態はＩＮＩＴ
のステートにいるが、条件１が成立すると、そのとき入
力されるデータバス３５３の値ＤＴを転送元バンド先頭
アドレスレジスタ（以下、ＳＡ１）に設定し、ＳＥＴの
ステートへ移る。ＳＥＴのステートに移ると、条件２が
成立するとデータバス３５３の値ＤＴを転送元有効印刷
幅レジスタ（以下、ＹＷ１）に設定し、ＳＥＴのステー
トへ戻る。同様にして、条件３が成立するとデータバス
３５３の値ＤＴを転送元矩形領域の幅レジスタ（以下、
Ｗ）に設定し、条件４が成立するとデータバス３５３の
値ＤＴを転送元矩形領域のライン数レジスタ（以下、
Ｌ）に設定し、条件５が成立するとデータバス３５３の
値ＤＴを‘１’にして、スタートレジスタ（以下、Ｓ
Ｔ）に‘１’を設定し、ＳＥＴのステートへ戻る。ＳＴ
＝‘１’になると、カウンタＡ（アドレス出力）、カウ
ンタＳＬ（ライン先頭アドレス）、カウンタＳＡ（矩形
領域先頭アドレス）にＳＡ１（バンド先頭アドレス）の
値を設定し、ＬＯＡＤステートに進む。

【００５６】ＤＭＡコントローラ３２２より出力される
Ｒ・ＷＡＣＫ２信号３２５が‘１’になるとＯＲ回路３
５５を介して入力されるＲ・ＷＡＣＫ信号３５４が
‘１’となり、カウンタＡはプラス１され、ＣＯＵＮＴ
ＵＰステートに移る。同様にして、Ｒ・ＷＡＣＫ＝
‘１’が成立するとカウンタＡは１ずつカウントアップ
し、ＣＯＵＮＴ ＵＰステートに戻る。このとき、カウ
ンタＡの値はアドレスカウンタ３４８のアドレス信号３
６５として、出力される。

【００５７】上記の動作は、図７においては、ＰＤＬメ
モリ内におけるバンド１の中において、文字‘Ａ’が書
かれた矩形領域の１番上の行１１〜１４のアドレスを、
カウンタＡがカウントアップしてＰＤＬメモリ内のデー
タを読み出し、読み出したデータをＦＩＦＯ３１５の１
番目の行１１〜１４に書き込む動作に相当する。ここ
で、ＦＩＦＯ３１５のアドレスは、ＤＭＡコントローラ
３２２から出力されるＷＥＮ３２４がＴｒｕｅのとき
に、ライトアドレスカウンタ３１８よりアドレス信号３
１９として出力され、ＦＩＦＯ３１５へ入力される。

【００５８】図５において、カウンタＡの値が（ＳＬ＋
Ｗ）と等しくなりＡ＝ＳＬ＋Ｗが成立すると、カウンタ
ＳＬ（ライン先頭アドレス）、およびカウンタＡ（アド
レス出力）にＹＷ１をプラスしてＣＯＵＮＴ ＵＰステ
ートに戻り、引き続き、カウンタＡをカウントアップさ
せる。これにより、図７における矩形領域の２行目に移
り、ＰＤＬ内のメモリ２１〜２４のデータをＦＩＦＯ３
１５の２１〜２４のアドレスに書き込む。

【００５９】ＦＩＦＯ３１５のアドレスはＷＥＮ３２４
がＴｒｕｅのときに、ライトアドレスカウンタ３１８よ
りアドレス信号３１９として出力される。同様にして、
これを図７における矩形領域のＮ行目まで繰り返し、Ｐ
ＤＬ内のメモリＮ１〜Ｎ４のデータをＦＩＦＯ３１５の
Ｎ１〜Ｎ４のアドレスに書き込む。ＦＩＦＯ３１５のア
ドレスはＷＥＮ３２４がＴｒｕｅのときに、ライトアド
レスカウンタ３１８よりアドレス信号３１９として出力
される。

【００６０】図５のＣＯＵＮＴ ＵＰステートにおい
て、カウンタＡの値が（ＳＡ＋（Ｌ−１）＊ＹＷ１＋
Ｗ）と等しくなり、Ａ＝ＳＡ＋（Ｌ−１）＊ＹＷ１＋Ｗ
が成立すると、カウンタＡ（アドレス出力）、カウンタ
ＳＬ（ライン先頭アドレス）、カウンタＳＡ（矩形領域
先頭アドレス）に、それ以前の（ＳＡ＋Ｗ）を設定し、
ＣＯＵＮＴ ＵＰステートに戻る。これにより図７に示
すように、ＰＤＬ内のメモリにおける‘Ｂ’と書かれた
矩形領域に移り、上記と同様の動作が繰り返される。

【００６１】さらに、図５において、カウンタＡの値が
（ＳＡ１＋Ｌ＊ＹＷ１）と等しくなり、Ａ＝ＳＡ１＋Ｌ
＊ＹＷ１が成立すると、ＩＮＩＴのステートに戻り、再
度、ＳＡ１、ＹＷ１、Ｗ、Ｌ、ＳＴ等が設定され、上記
と同様の動作が繰り返される。このタイミングは図７に
おいては、ＰＤＬメモリ内のバンド１のデータをすべて
読み出し終わり、バンド２の設定に移るタイミングに相
当する。

【００６２】なお、図５のＣＯＵＮＴ ＵＰステートに
おいて、複数の条件が同時に成立した場合は、丸数字
（１）〜（４）で示す優先順位に従い、優先順位の高い
状態へ遷移する。丸数字（１）は一番優先順位が高く、
（４）へ向かうほど優先順位が低くなる。

【００６３】一方、アドレスカウンタ３２３の初期状態
は図６に示すようにＩＮＩＴのステートであるが、条件
１が成立すると、そのとき入力されるデータバス３３９
の値ＤＴを転送先バンド先頭アドレスレジスタ（以下、
ＳＡ２）に設定し、ＳＥＴのステートへ移る。ＳＥＴの
ステートに移り、条件２が成立するとデータバス３３９
の値ＤＴを転送先有効印刷幅レジスタ（以下、ＹＷ２）
に設定し、ＳＥＴのステートへ戻る。

【００６４】前述と同様に、条件３が成立するとデータ
バス３３９の値ＤＴを転送先矩形領域の幅レジスタ（以
下、Ｗ）に設定し、条件４が成立するとデータバス３３
９の値ＤＴを転送先矩形領域のライン数レジスタ（以
下、Ｌ）に設定し、条件５が成立するとデータバス３３
９の値ＤＴを転送先全副走査ライン数レジスタ（以下、
ＴＬ）に設定し、かつ、スタートレジスタ（以下、Ｓ
Ｔ）に‘１’を設定し、ＳＥＴのステートへ戻る。

【００６５】そして、ＳＴ＝‘１’になると、カウンタ
Ａ（アドレス出力）、カウンタＳＬ（ライン先頭アドレ
ス）、カウンタＳＡ（矩形領域先頭アドレス）にＳＡ２
（バンド先頭アドレス）の値を設定し、ＬＯＡＤステー
トに進む。

【００６６】ＤＭＡコントローラ３２２より出力される
Ｒ・ＷＡＣＫ信号が‘１’になると、カウンタＡはプラ
ス１され、ＣＯＵＮＴ ＵＰステートに移る。引き続
き、Ｒ・ＷＡＣＫ＝‘１’が成立するとカウンタＡは１
ずつカウントアップしながら、ＣＯＵＮＴ ＵＰステー
トに戻る。このとき、カウンタＡの値はアドレスカウン
タ３２３のアドレス信号３３０として、出力される。こ
のタイミングは図８においては、ＦＩＦＯ３１５に記憶
された１１〜１４のデータを読み出しながら、エンジン
本体メモリ内のバンド１において、文字‘Ａ’と書かれ
た矩形領域の１番上の行１１〜１４のアドレスに、カウ
ンタＡがカウントアップして書き込むタイミングに相当
する。ここで、ＦＩＦＯ３１５のアドレスは、ＤＭＡコ
ントローラ３２２から出力されるＲＥＮ３２７がＴｒｕ
ｅのときに、リードアドレスカウンタ３２０よりアドレ
ス信号３２１として出力され、ＦＩＦＯ３１５へ入力さ
れる。

【００６７】図６において、カウンタＡの値が（ＳＬ＋
Ｗ）と等しくなりＡ＝ＳＬ＋Ｗが成立すると、カウンタ
ＳＬ（ライン先頭アドレス）、及びカウンタＡ（アドレ
ス出力）にＹＷ２をプラスしてＣＯＵＮＴ ＵＰステー
トに戻り、引き続き、カウンタＡをカウントアップさせ
る。これにより、図８における矩形領域の２行目に移
り、ＦＩＦＯ３１５の２１〜２４のデータをプリンタエ
ンジン部２のＲＡＭ２０４内の２１〜２４のアドレスに
書き込む。

【００６８】ＦＩＦＯ３１５のアドレスはＲＥＮ３２７
がＴｒｕｅのときに、リードアドレスカウンタ３２０よ
りアドレス信号３２１として出力される。同様にして、
これを図８における矩形領域のＮ行目まで繰り返し、Ｆ
ＩＦＯ３１５Ｎ１〜Ｎ４のデータをエンジン本体メモリ
内のＮ１〜Ｎ４のアドレスに書き込む。ＦＩＦＯ３１５
のアドレスはＲＥＮ３２７がＴｒｕｅのときに、リード
アドレスカウンタ３２０よりアドレス信号３２１として
出力される。

【００６９】図６のＣＯＵＮＴ ＵＰステートにおい
て、カウンタＡの値が（ＳＡ＋（Ｌ−１）＊ＹＷ２＋
Ｗ）と等しくなり、Ａ＝ＳＡ＋（Ｌ−１）＊ＹＷ２＋Ｗ
が成立すると、カウンタＡ（アドレス出力）、カウンタ
ＳＬ（ライン先頭アドレス）、カウンタＳＡ（矩形領域
先頭アドレス）に、それ以前の（ＳＡ＋Ｌ＊ＹＷ２）を
設定し、ＣＯＵＮＴ ＵＰステートに戻る。これによ
り、図８に示すように、エンジン本体メモリにおける
‘Ｂ’と書かれた矩形領域に移って、同様の動作を繰り
返し、ＦＩＦＯ３１５内のデータを書き込む。

【００７０】さらに、図６において、カウンタＡの値が
（ＳＡ２＋（ＴＬ−１）＊ＹＷ２＋Ｗ）と等しくなり、
Ａ＝ＳＡ２＋（ＴＬ−１）＊ＹＷ２＋Ｗが成立すると、
ＩＮＩＴのステートに戻り、再度、ＳＡ２、ＹＷ２、
Ｗ、ＴＬ、Ｌ、ＳＴ等が設定され、同様の動作が繰り返
される。これを図８で示すと、ＦＩＦＯ３１５内のデー
タをエンジン本体メモリ内のバンド１へ、すべて書き込
み終わり、バンド２の設定に移るところである。

【００７１】なお、図６のＣＯＵＮＴ ＵＰステートに
おいて、複数の条件が同時に成立した場合は、丸数字
（１）〜（４）で示す優先順位に従い、優先順位の高い
状態へ遷移する。丸数字（１）は一番優先順位が高く、
（４）へ向かうほど優先順位が低くなる。

【００７２】そして、図８に示すように、プリンタエン
ジン部２のＲＡＭ２０４におけるアドレスの振り方は、
ＰＤＬメモリ内のそれを９０度回転したものであり、Ｆ
ＩＦＯ３１５から読み出す場合のアドレスの振り方も、
ＦＩＦＯ３１５に書き込む際のアドレスの振り方を９０
度回転したものとなる。

【００７３】したがって、プリンタエンジン部２側で
は、それ以上の回転処理を行なうことなく、ＲＡＭ２０
４から単にデータを読み出し、プリンタＩ／Ｆ２０５を
介してプリンタ２０６に入力するだけでＡ４用紙のイメ
ージをＡ４横用紙に出力することができる。もちろん、
ＰＤＬコントローラ部１側の画像データ発生部１０５
も、処理コストの大きい画像展開時のイメージ回転処理
を行なう必要がない。

【００７４】以上説明したように、本実施形態によれ
ば、描画データのある矩形領域の転送元先頭アドレス
（ＳＡ１）、転送元矩形領域の幅（Ｗ）、転送元矩形領
域のライン数（Ｌ）、転送元有効印刷幅（ＹＷ１）、並
びに転送先先頭アドレス（ＳＡ２）、転送先矩形領域の
幅（Ｗ）、転送先矩形領域のライン数（Ｌ）、転送先全
副走査ライン数（ＴＬ）、転送先有効印刷幅（ＹＷ２）
等は、エンジン本体側から、及びＰＤＬ内から設定する
ことが可能であり、それぞれＰＣＳ（１５：１１）３６
２、ＰＣＳ（２５：２１）３６３、及び、ＬＣＳ（１
５：１１）３４７、ＬＣＳ（２５：２１）３４６により
選択される。

【００７５】すなわち、ＰＤＬメモリＲＡＭ１０６内に
ある描画データを、エンジン本体内のメモリＲＡＭ２０
４へデータ転送する場合、矩形のバッファメモリである
ＦＩＦＯ３１５を経由し、ＦＩＦＯへの書き込み、読み
出し方向を９０度回転させ、エンジン本体メモリへも９
０度回転させて書き込むことにより、ＤＭＡ転送中に紙
面データの回転を行なうようにしているので、ＰＤＬコ
ントローラ部１の画像データ発生部１０５がＲＡＭ１０
６にビットマップデータを展開する際にイメージの回転
を伴なう展開処理を行なう必要がないため、回転機能に
よる展開能力の低下を防止することができ、スループッ
トを低下させることなく、高速な印刷を行なえる。

【００７６】［第２実施形態］図９に本発明の第２の実
施形態を示す。図９の構成は、矩形領域のバッファメモ
リを２個設け、図２のＦＩＦＯ３１５の２個分を１個の
ＦＩＦＯ５０１（ＦＩＦＯ５０１−１、ＦＩＦＯ５０１
−２）にまとめたものである。図９では図２と同一ない
し相当するブロックには、同一符号を付し、その詳細な
説明は省略するものとする。

【００７７】図２の場合、ＦＩＦＯ３１５への書き込み
が終了するまで、ＦＩＦＯ３１５内のデータをプリンタ
エンジン部２のＲＡＭ２０４へ転送することができない
が、図９の構成はＦＩＦＯ５０１からエンジン本体メモ
リ内へデータを転送しながら、ＰＤＬメモリ内のデータ
をＦＩＦＯ５０１へ書き込めるようにしたものである。

【００７８】図９において、ＰＤＬコントローラ部１の
ＲＡＭ１０６からエンジン内のＲＡＭ２０４へ描画デー
タを転送する場合、アドレスカウンタ３４８、３２３へ
の設定方法は同じであるが、ＰＤＬメモリ内のデータは
まず、ＦＩＦＯ５０１内の１つ目のＦＩＦＯ５０１−１
に図２と同様の方法で書き込まれる。次いで、ＦＩＦＯ
５０１−１のデータをエンジン本体メモリ内に書き込む
際に、ＰＤＬメモリ内のデータをＦＩＦＯ５０１内の２
つ目のＦＩＦＯ５０１−２に書き込む。さらに、ＦＩＦ
Ｏ５０２−２のデータをエンジン本体メモリ内に書き込
みながら、ＰＤＬメモリ内のデータをＦＩＦＯ５０１−
１へ書き込むようにしたものである。

【００７９】図９の構成における動作を図１０、図１１
に示す。すなわち、図１０におけるＰＤＬメモリ内矩形
領域‘Ａ’の文字をＦＩＦＯ５０１−１に書き込み、矩
形領域‘Ｂ’の文字をＦＩＦＯ５０１−２に書き込んで
いる時に、図１１に示すようにＦＩＦＯ５０１−１内の
データをエンジン本体メモリ内‘Ａ’と書かれた矩形領
域へ、書き込む。同様に、ＰＤＬメモリ内の次の矩形領
域のデータをＦＩＦＯ５０１−１に書き込んでいる時
に、図１１に示すようにＦＩＦＯ５０１−２内のデータ
をエンジン本体メモリ内‘Ｂ’と書かれた矩形領域へ書
き込み、この動作を繰り返す。

【００８０】図９におけるＦＩＦＯ５０１−１、ＦＩＦ
Ｏ５０１−２のライトアドレスは、ライトアドレスカウ
ンタ５０２から出力されるアドレス信号３１９、５０３
として入力される。ライトアドレス信号３１９は、ＤＭ
Ａコントローラ３２２から出力されるＷＥＮ２がＴｒｕ
ｅのときにカウントアップし、ライトアドレス信号５０
３は、ＤＭＡコントローラ３２２から出力されるＷＥＮ
３がＴｒｕｅのときにカウントアップする。

【００８１】ＦＩＦＯ５０１−１、ＦＩＦＯ５０１−２
のリードアドレスは、リードアドレスカウンタ５０４か
ら出力されるアドレス信号３２１、５０５として入力さ
れるが、リードアドレス信号３２１は、ＤＭＡコントロ
ーラ３２２から出力されるＲＥＮ２がＴｒｕｅのときに
カウントアップし、リードアドレス信号５０５は、ＤＭ
Ａコントローラ３２２から出力されるＲＥＮ３がＴｒｕ
ｅのときにカウントアップする。

【００８２】なお、図１２、図１３に示すようにＰＤＬ
内のビットマップデータとエンジン内のデータの並びが
逆の場合は、図２、図９に示したのと同様にＦＩＦＯ３
１５、ＦＩＦＯ５０１に入力するデータバス３０７ＬＤ
（３１：０）とＦＩＦＯから出力されるデータバス３１
６ＬＤ（０：３１）との並びを逆にして接続すればよ
い。

【００８３】当然のことながら、ＰＤＬ内のビットマッ
プデータとエンジン内のデータとの並びが同一である場
合は、ＦＩＦＯ３１５、５０１に入力するデータバス
と、ＦＩＦＯから出力されるデータバスとの並びを同じ
に接続すればよく、上記実施形態と同様の効果を奏す
る。

【００８４】以上のように、ＦＩＦＯ５０１を複数のバ
ッファメモリとして構成することにより、ＦＩＦＯ５０
１からプリンタエンジン部２のＲＡＭ２０４エンジン本
体メモリ内へデータを転送しながら、ＰＤＬメモリ内の
データをＦＩＦＯ５０１へ書き込むことができ、さらに
画像データの転送効率を向上させ、より高速な印刷を行
なうことができる。

【００８５】［第３実施形態］第２実施形態では、ＦＩ
ＦＯを２個設け書き込みと読み出しを同時に行なう構成
を示したが、ＦＩＦＯのアクセスを工夫することによっ
てもほぼ同様の効果を得ることができる。

【００８６】ここでは、第１実施形態の図１〜図８の構
成に基づき説明する。図１６は、本実施形態におけるＦ
ＩＦＯ３１５へのライト・リードアクセスを行なう方法
を示している。

【００８７】本実施形態では、図１６（１）に示すよう
にＦＩＦＯ３１５の１行目からＮ行目までデータを書き
込んだ後、図１６（２）に示すように、ＦＩＦＯ３１５
の９０度回転した方向から１行読み出した後、２行目を
リードしながら１行目に次のデータを書き込む。以下、
同様に、Ｌ行目を読み出しながら（Ｌ−１）行目に次の
データを書き込み、Ｎ行目まで同様の動作を繰り返す。

【００８８】さらに、図１６（３）に示すようにＦＩＦ
Ｏ３１５のさらに９０度回転した方向から先行して１行
読み出した後、１行先を読み出しながら次のデータを前
の行に書き込み、Ｎ行目まで同様の動作を繰り返し、図
１６（４）、（５）へと進む。

【００８９】以上のように、読み出しを終った領域に対
して書き込みを行なうことにより、ＦＩＦＯ３１５に対
する書き込みと読み出しを多重化することができる。

【００９０】以下では、上記のような転送方式により画
像データがどのように転送されるかをより具体的に示
す。

【００９１】図１７は、ＰＤＬコントローラ内のＲＡＭ
１０６から読み出したデータをＦＩＦＯ３１５に書き込
む方法、並びにＦＩＦＯ３１５から読み出した画像デー
タをプリンタエンジン内のＲＡＭ２０４へ格納する方法
を示している。図１７（１）においてＰＤＬコントロー
ラ内のＲＡＭ１０６のデータをＦＩＦＯ３１５へ、１行
目からＮ行目の順番で書き込むと、ＰＤＬコントローラ
内のＲＡＭ１０６に展開された『Ａ』の文字がＦＩＦＯ
３１５に書き込まれる。

【００９２】次に、図１７（２）でＦＩＦＯ３１５の９
０度回転した方向から１行読み出しプリンタエンジン内
のＲＡＭ２０４へ１行書き込んだ後、ＦＩＦＯ３１５か
ら２行目を読み出しプリンタエンジン内のＲＡＭ２０４
へ格納しながら、ＰＤＬコントローラ内のＲＡＭ１０６
から次のデータをＦＩＦＯ３１５の１行目に書き込む。

【００９３】以下、同様に次の行をＦＩＦＯ３１５から
プリンタエンジンのＲＡＭ２０４へ読み出しながら、Ｆ
ＩＦＯ３１５の前の行にＰＤＬコントローラ内のＲＡＭ
１０６のデータを書き込む。これらを繰り返すことによ
り、ＦＩＦＯ３１５内のデータ『Ａ』をプリンタエンジ
ン内のＲＡＭ２０４へ書き込みながら、ＰＤＬコントロ
ーラ内のＲＡＭ１０６のデータ『Ｂ』をＦＩＦＯ３１５
へ書き込む。

【００９４】次に図１７（３）では、ＦＩＦＯ３１５の
さらに９０度回転した方向からプリンタエンジン内のＲ
ＡＭ２０４へデータ『Ｂ』を読み出しながら、ＰＤＬコ
ントローラ内のＲＡＭ１０６からＦＩＦＯ３１５へデー
タ『Ｃ』を書き込む。以下同様に、図１７（４）では、
ＦＩＦＯ３１５のさらに９０度回転した方向からプリン
タエンジン内のＲＡＭ２０４へデータ『Ｃ』を読み出し
ながら、ＰＤＬコントローラ内のＲＡＭ１０６からＦＩ
ＦＯ３１５へデータ『Ｄ』を書き込む。

【００９５】以上のようにして、ＦＩＦＯ３１５が１つ
のバッファメモリであっても、ＦＩＦＯ３１５に対する
書き込みと読み出しを多重化することにより、画像デー
タ転送および画像データ回転を効率よく実施することが
でき、かつ複数のバッファメモリを使用した構成と同等
の転送速度まで向上させることができ、省メモリ化、コ
ストダウン化を図ることができる。

【００９６】［第４実施形態］前述のように、画像デー
タの９０°の回転は時に必要でなくなる場合がある。た
とえば、Ａ４横用紙に印刷する場合、９０°回転した画
像データを用いなければならないが、Ａ４横用紙がカセ
ット内に無くなってしまい、緊急避難的にＡ４縦用紙を
用いて印刷するような場合である。

【００９７】本実施形態では、用紙カセットのＡ４横用
紙および、Ａ４用紙の有無に応じて画像データの９０°
の回転を伴なうデータ転送および画像データの９０°の
回転を伴なわないデータ転送を切り換える。本実施形態
においても、ハードウェア構成は第１実施形態の図１〜
図８の構成と同様であるものとする。また、用紙カセッ
トの用紙の有無は公知の光学センサなどにより検出すれ
ばよいので、ここでは詳細な説明は省略するものとす
る。

【００９８】本実施形態では、用紙カセットにＡ４横用
紙が有り、Ａ４用紙に印字する場合は、前述したように
画像データの９０°の回転を伴なうデータ転送（図３、
図４）を行なうが、用紙カセットにＡ４横用紙が無く、
Ａ４縦用紙がある場合は図１８、図１９に示すように画
像データの９０°の回転を伴なわないデータ転送を行な
う。

【００９９】このとき、プリンタエンジン部のＣＰＵ２
０２は、ＰＣＩアドレスデータバス３７２、ターゲット
コントローラ３７１、データバス３６５、ＡＮＤ回路３
３７、ＯＲ回路３３８、データバス３３９を介して、Ｄ
ＭＡコントローラ３２２へデータ転送時に回転しないこ
とを通知し、これによりＦＩＦＯ３１５への書き込みと
読み出しの方法を同一になるよう制御する。

【０１００】すなわち、ＰＤＬコントローラ内のメモリ
１０６からＦＩＦＯ３１５への書き込みは、図１８に示
すように行ない、ＦＩＦＯ３１５からプリンタエンジン
内のメモリ２０４への書き込みは、図１９に示すように
行なう。

【０１０１】この場合、転送先先頭アドレス（ＳＡ
２）、転送先矩形領域の幅（Ｗ）、転送先矩形領域のラ
イン数（Ｌ）、転送先有効印刷幅（ＹＷ２）等は、描画
データのある矩形領域の転送元先頭アドレス（ＳＡ
１）、転送元矩形領域の幅（Ｗ）、転送元矩形領域のラ
イン数（Ｌ）、転送元有効印刷幅（ＹＷ１）、と同じよ
うに設定され、アドレスカウンタ３２３はアドレスカウ
ンタ３４８と同じようにカウントアップされる。

【０１０２】また、プリンタエンジン部のＡ４用紙の有
無に関する情報はＰＤＬコントローラ１へ通知する構成
も可能である。この場合は、ＰＤＬコントローラのＣＰ
Ｕ１０８からＤＭＡコントローラ３２２をデータ転送時
に回転しないよう設定することが可能であるため、同様
に、無駄な回転処理を省くことができる。

【０１０３】また、以上では矩形領域ごとに転送を制御
したが、必ずしもこのような転送を行なう必要はない。

【０１０４】たとえば、図２０、図２１に示すように、
Ａ４横用紙がなくデータ転送時に回転が不要な場合は、
矩形領域ごとにＦＩＦＯ３１５に書き込むのではなく、
ＰＤＬコントローラ内のメモリ１０６からＦＩＦＯ３１
５へ主走査方向のライン毎に書き込み、ＦＩＦＯ３１５
からプリンタエンジン内のメモリ２０４へも主走査方向
のライン毎に書き込むようにしてもよい。

【０１０５】この場合、プリンタエンジン部のＣＰＵ２
０２は、アドレスカウンタ３２３及び３４８にバンド毎
に、先頭アドレスのみ設定し、両アドレスカウンタはリ
ニアにカウントアップすればよい。もちろん、この構成
においても、プリンタエンジン部のＡ４用紙の有無に関
する情報をＰＤＬコントローラ１へ通知すれば、ＰＤＬ
コントローラのＣＰＵ１０８は、アドレスカウンタ３２
３及び３４８にバンド毎に、先頭アドレスを設定するこ
とは可能であるため、無駄な回転処理を省くことができ
る。

【０１０６】なお、前述実施形態と同様、図１２、図１
３に示すようにＰＤＬ内のビットマップデータとエンジ
ン内のデータの並びが逆の場合は、ＦＩＦＯ３１５に入
力するデータバス３０７ＬＤ（３１：０）とＦＩＦＯか
ら出力されるデータバス３１６ＬＤ（０：３１）との並
びを逆にして接続すればよい。

【０１０７】また、当然のことながら、ＰＤＬ内のビッ
トマップデータとエンジン内のデータとの並びが同一で
ある場合は、ＦＩＦＯ３１５に入力するデータバスと、
ＦＩＦＯから出力されるデータバスとの並びを同じに接
続すればよく、上記実施形態と同様の効果を期待でき
る。

【０１０８】また、上記実施形態では、ＰＤＬコントロ
ーラ内のＲＡＭからプリンタエンジン本体内のＲＡＭへ
データ転送時に回転が不要な場合も、Ｎ×Ｍ ｂｉｔの
ＦＩＦＯ３１５を使用したが、回転しない場合は、Ｎ×
２ ｂｉｔ程度の小さなメモリでもよく、上記実施形態
と同様の効果を期待できる。

【０１０９】以上のように、ＦＩＦＯ３１５が１つのバ
ッファメモリであっても、ＦＩＦＯ３１５からの読み出
しを先行させ、かつ、ＦＩＦＯ３１５からプリンタエン
ジン部２のＲＡＭ２０４へデータを読み出しながら、Ｐ
ＤＬコントローラ内ＲＡＭ１０６のデータをＦＩＦＯ３
１５へ書き込むことにより、ＰＤＬコントローラからプ
リンタエンジンへのデータ転送時に展開データを回転す
ることができるため、展開時の回転によるパフォーマン
スの低下を防ぐことができる。また、エンジン本体の用
紙の有無に関する情報により、ＰＤＬコントローラから
プリンタエンジンへのデータ転送時に、展開データを回
転するかしないかを制御できるため、たとえば横用紙が
なくなった場合などにおいてエンジン本体内における無
駄な回転を削除することができる。

【０１１０】すなわち、本実施形態によれば、印刷装置
のスループットを低下させることなく画像の回転を行な
い、高速な印刷を行なえるようにするとともに、エンジ
ン本体の紙有り無し情報を入手して、無駄な回転を行な
わないように制御することにより、複数のバッファメモ
リを使用した構成（たとえば第２実施形態）と同等の転
送効率まで向上させることができ、省メモリ化、コスト
ダウンを図ることができる。

【０１１１】また、通常は、画像データ発生部１０４に
印刷する用紙の形態であるＡ４横の形態でビットマップ
データを発生させ、ＰＣＩ Ｉ／Ｆ１０９で回転するこ
となく、プリントエンジン２に出力し、Ａ４横の用紙が
なくなり、Ａ４縦で印刷する場合、画像データ発生部１
０４に印刷する用紙の形態であるＡ４横の形態でビット
マップデータを発生させ、ＰＣＩ Ｉ／Ｆ１０９で回転
して、プリントエンジン２に出力することもできる。

【０１１２】［第５実施形態］本実施形態では、外部機
器から入力された印刷データのうち、コマンド／ステー
タスデータや文字コードによる印字データは共通バスを
用いてＰＤＬコントローラ内のメモリからＰＣＩコント
ローラ経由でプリンタエンジンのメモリヘ転送するが、
画像データ、すなわちＰＤＬコントローラで展開したビ
ットマップデータは共通バスを用いるのではなく、専用
のバスを用いて転送する。

【０１１３】図２２は本実施形態の印刷システムの構成
を示している。図２２は、第１実施形態の図１と同様の
形態の図で、ＰＣＩバス３を利用してＰＤＬコントロー
ラ部１とプリンタエンジン部２を接続する構成を示して
いる。図２２において、図１と共通の部分には同一符号
を付し、その詳細な説明は省略するものとする。

【０１１４】図２２において、図１と異なっているの
は、画像データ発生部１０５、ＲＡＭ１０６、ＰＣＩ
Ｉ／Ｆ１０９廻りの構造である。

【０１１５】すなわち、図２２において、画像データ発
生部１０５は、前述の第１実施形態同様に、ホストＩ／
Ｆ１０３から受信したＰＤＬ形式などの印刷データを展
開し、ＲＡＭ１０６内にビットマップデータを書き込
む。画像データ発生部１０５は画像データ発生手段以外
に、ＲＡＭコントローラも含んでおり、プリンタエンジ
ン部２のＲＡＭ２０４のコマンド／ステータスデータも
ＲＡＭ１０６に蓄えることができる。

【０１１６】本実施形態では、プリンタエンジン２から
のコマンド／ステータスデータは、図１と同様、ＲＡＭ
２０４からＲＡＭ１０６へ、ＰＣＩコントローラ２０
１、１０９、画像データ発生部１０５を経由して転送さ
れる。

【０１１７】また、本実施形態では、ＰＤＬコントロー
ラ部１で展開されたビットマップデータは、ＲＡＭ１０
６から画像データ発生部１０５、専用バス１５０１、Ｐ
ＣＩコントローラ１０９、２０１を介して、プリンタエ
ンジン内のＲＡＭ２０４へ転送される。

【０１１８】図２３は第１実施形態の図２に相当するも
のであり、図２２のＰＣＩコントローラ１０９の内部構
造を詳細に示している。図２３において、図２と共通の
部分には同一符号を付し、その詳細な説明は省略するも
のとする。

【０１１９】図２３において図２と異なるのは、専用バ
ス１５０１を介して、ＰＤＬコントローラ部１で展開さ
れたビットマップデータを転送するようになっている点
である。

【０１２０】すなわち、図２３において、ＰＤＬコント
ローラ２のＲＡＭ１０６からエンジン本体内のＲＡＭ２
０４ヘビットマップデータを転送する場合は、専用バス
１５０１（ＶＤ（３：０））、シリアル・パラレル変換
回路１５０２を介して３２ビットのデータに変換し、デ
ータバス１５０３経由でＦＩＦＯ３１５に入力する。Ｆ
ＩＦＯ３１５の後の経路は図１と同様であり、データバ
ス３１６、選択信号３２８によりＢ入力が選択されたセ
レクタ３１３、データバス３１７、マスターコントロー
ラ３１４を経由してＰＣＩアドレスデータバス３７２に
出力され、ＲＡＭ２０４に転送される。

【０１２１】本実施形態では、ＰＤＬコントローラ２の
ＲＡＭ１０６からＦＩＦＯ３１５へ専用バス１５０１を
用いてビットマップデータを転送する点が第１〜第４実
施形態と異なるだけで、第１〜第３実施形態のようなビ
ットマップデータの９０°回転を伴なう転送、あるいは
第４実施形態のように９０°回転を伴なわない転送は、
前述同様に図３〜図８、（あるいは図１６および図１
７、あるいは図１８〜図２１）のようにして実現でき
る。

【０１２２】そして、本実施形態によれば、ＰＤＬコン
トローラ１では、外部機器からの印字データ、及びプリ
ンタエンジン部２とのコマンド／ステータスデータの入
出力は、ＲＡＭ１０６、バス１１０、ＰＣＩコントロー
ラ１０９を介してデータ転送するが、展開されたビット
マップデータはＲＡＭ１０６から画像データ発生部１０
５、専用バス１５０１、ＰＣＩコントローラ１０９を介
してデータ転送するようにしているため、たとえビット
マップデータが大量であってもビットマップデータの転
送時にバス１１０が占有されることがなく、他のデバイ
スが動作でき、また、コマンド／ステータスデータの入
出力に悪影響を与えることがなく、印刷処理のパフォー
マンスの劣化を抑えることができる。特に本実施形態の
構成によれば、ビットマップデータ転送中であっても、
ＣＰＵ１０８がＲＯＭ１０７やＲＡＭ１０６にアクセス
することが可能となるため、パフォーマンスのボトルネ
ックになっている部分を回避でき、高速な印刷処理を行
なうことができる。

【０１２３】なお、図２３では、ＦＩＦＯ３１５は画像
データを専用バス１５０１のみを介して入力する構成を
示したが、図２４に示すように双方向バッファ３０５側
から入力されるデータも入力できるようにした構成も考
えられる。

【０１２４】すなわち、図２４において、ビットマップ
データの入力経路は、専用バス１５０１〜３２ビットデ
ータへの変換を行なうシリアルパラレル変換回路１５０
２〜データバス１５０３の経路、または、第１実施形態
同様にデータバス３０３〜双方向バッファ３０５〜デー
タバス３０７の経路のいずれかを選択できるようになっ
ている。上記いずれかの経路（データバス１５０３また
はデータバス３０７）は、ＦＩＦＯ３１５の直前でセレ
クタ１５０４により選択する。

【０１２５】セレクタ１５０４を制御する選択信号１５
０６はＣＰＵ２０２（あるいはＰＤＬコントローラ側の
ＣＰＵ１０８でもよい）により設定されるが、その際、
まずＡＤバス（アドレスバス）３７２、ターゲットコン
トローラ３７１、アドレスバス３６６、アドレスデコー
ダ３６０よりＰＣＩデータ選択信号１５０８が作成さ
れ、レジスタ１５０７に入力される。また、ＡＤバス３
７２、ターゲットコントローラ３７１、データバス３６
５の一部のデータ１５０９（ＰＣＩ側データ）、及びコ
マンド／バイトイネーブル信号３７４、およびデコーダ
３６９を介して生成されたＰＣＩライト信号３７０がレ
ジスタ１５０７に入力され、選択信号１５０６が作成さ
れ、データバス１５０３または３０７のどちらかを選択
する。

【０１２６】また、図２２ではＲＡＭ１０６に画像デー
タが格納されるものとしたが、図２５に示すように専用
の描画メモリ１５１０を設ける構成も考えられる。

【０１２７】図２５では、描画用の専用メモリ１５１０
を画像データ発生部１０５に接続しており、画像データ
発生部１０５により生成された展開データは描画メモリ
１５１０に格納される。このビットマップデータをプリ
ンタエンジンのＲＡＭ２０４へ転送する場合は、描画メ
モリ１５１０、画像データ発生部１０５、バス５０１、
ＰＣＩコントローラ１０９、２０１を介してＲＡＭ２０
４へ転送する。また、ＲＡＭ１０６には、外部機器１０
４から転送される印字データなどを格納し、プログラム
を動作させるワーク領域などとして使用する。

【０１２８】このように、描画メモリ１５１０を独立さ
せることによって、画像データとそれ以外のコマンド／
ステータスデータなどとのバスの分離が促進され、より
大きいスループットの向上効果を期待することができ
る。

【０１２９】なお、本実施形態においても、ＰＤＬ内の
ビットマップデータとエンジン内のデータの並びが逆の
場合は、図１２および図１３で示したのと同様にＦＩＦ
Ｏ３１５に入力するデータバス５０５のＬＤ（３１：
０）とＦＩＦＯから出力されるデータバス３１６のＬＤ
（０：３１）との並びを逆にして接続すればよい。

【０１３０】また、本実施形態では、専用バス１５０１
は４ビット幅のデータバスであるが、１，２，８，１
６，３２ビットなど他のビット幅でもよく、上記実施形
態と同様の効果を奏する。なお、専用バス１５０１が３
２ビット幅の場合は、シリアル・パラレル変換回路１５
０２が不要であることは、言うまでもない。

【０１３１】

【発明の効果】以上説明したように本発明によれば、印
刷データから印刷機構で印刷させる描画データを生成す
る印刷装置、印刷装置の制御方法、印刷制御装置、およ
び印刷制御装置の制御方法において、印刷データを展開
して得た描画データを印刷機構側に転送する転送過程を
利用して画像データの回転処理を行なう構成を採用して
いるので、印刷制御装置（ＰＤＬコントローラ）の画像
展開時の回転による展開能力の低下を防止し、印刷装置
のスループットを低下させることなく画像の回転を行な
い、高速な印刷を行なえる、という優れた効果がある。

【図面の簡単な説明】

【図１】本発明を採用したプリンタの制御系の構成を示
したブロック図である。

【図２】図１のＰＣＩコントローラの構成を詳細に示し
たブロック図である。

【図３】ＰＤＬコントローラ部のＲＡＭ内の印刷データ
を示した説明図である。

【図４】プリンタエンジン部のＲＡＭ内の印刷データを
示した説明図である。

【図５】図２のアドレスカウンタ（３４８）内の動作を
示した状態遷移図である。

【図６】アドレスカウンタ（３２３）の動作を示した状
態遷移図である。

【図７】ＰＤＬコントローラ部のＲＡＭ内の印刷データ
を示した説明図である。

【図８】プリンタエンジン部のＲＡＭ内の印刷データを
示した説明図である。

【図９】本発明によるＰＣＩコントローラの第２の実施
形態を示したブロック図である。

【図１０】第２実施形態におけるＰＤＬコントローラ部
のＲＡＭ内の印刷データを示した説明図である。

【図１１】第２実施形態におけるプリンタエンジン部の
ＲＡＭ内の印刷データを示した説明図である。

【図１２】第２実施形態におけるＰＤＬコントローラ部
のＲＡＭ内の印刷データを示した説明図である。

【図１３】第２実施形態におけるプリンタエンジン部の
ＲＡＭ内の印刷データを示した説明図である。

【図１４】従来のＰＤＬメモリの印刷データを示す説明
図である。

【図１５】従来のエンジン本体メモリ内の印刷データを
示す説明図である。

【図１６】本発明の第３実施形態における印刷データ転
送方法を示す説明図である。

【図１７】本発明の第３実施形態における印刷データ転
送方法を示す説明図である。

【図１８】本発明の第３実施形態における印刷データ転
送方法を示す説明図である。

【図１９】本発明の第３実施形態における印刷データ転
送方法を示す説明図である。

【図２０】本発明の第３実施形態における印刷データ転
送方法を示す説明図である。

【図２１】本発明の第３実施形態における印刷データ転
送方法を示す説明図である。

【図２２】本発明の第４実施形態のプリンタの制御系の
構成を示すブロック図である。

【図２３】図２２のＰＣＩコントローラの構成を詳細に
示すブロック図である。

【図２４】図２３の構成を一部変形した構成を示すブロ
ック図である。

【図２５】図２２の構成を一部変形した構成を示すブロ
ック図である。

【符号の説明】

１ ＰＤＬコントローラ部 ２ プリンタエンジン部 ３ ＰＣＩバス ４ ネットワーク送受信部 ５ 外部機器 １０１ 表示パネル １０２ パネルＩ／Ｆ １０３ ホストＩ／Ｆ １０４ 外部機器 １０５ 画像データ発生部 １０６ ＲＡＭ １０７ ＲＯＭ １０８ ＣＰＵ １０９ ＰＣＩ Ｉ／Ｆ １１０ バス ２０１ ＰＣＩ Ｉ／Ｆ ２０２ ＣＰＵ ２０３ ＲＯＭ ２０４ ＲＡＭ ２０５ プリンタＩ／Ｆ ２０６ プリンタ ３０１ データ出力コントロール信号 ３０２ リード信号 ３０３ データバス ３０４ ＮＯＲ回路 ３０５ 双方向バッファ ３０６ データバス ３０７ データバス ３０８ ＦＩＦＯ（チャンネル１） ３０９ Ｒ・ＷＡＣＫ１信号 ３１０ Ｒ・ＷＲＥＱ１信号 ３１１ データバス ３１２ データバス ３１３ セレクタ ３１４ マスターコントローラ ３１５ ＦＩＦＯ（チャンネル２） ３１６ データバス ３１７ データバス ３１８ ライトアドレスカウンタ ３１９ ライトアドレス ３２０ リードアドレスカウンタ ３２１ リードアドレス ３２２ ＤＭＡコントローラ（２チャンネル分） ３２３ ＰＣＩ側アドレスカウンタ（２チャンネル分） ３２４ ライトイネーブル信号 ３２５ Ｒ・ＷＡＣＫ２信号 ３２６ Ｒ・ＷＲＥＱ２信号 ３２７ リードイネーブル信号 ３２８ 選択信号 ３３０ ＰＣＩ側アドレスバス ３３１ ＣＰＵ制御信号 ３３２ バスコントロール信号 ３３３ ＰＤＬ側バスアービター回路 ３３４ ＤＭＡ ＲＥＱ信号 ３３５ ＤＭＡ ＡＣＫ信号 ３３６ ＡＮＤ回路 ３３７ ＡＮＤ回路 ３３８ ＯＲ回路 ３３９ データバス ３４０ ＰＤＬ内アドレスバス ３４１ 双方向バッファ ３４２ ＰＤＬ内リード信号 ３４３ ＰＤＬアドレス出力コントロール信号 ３４４ ＰＤＬ側アドレスデコーダ ３４５ ＰＤＬデータ選択信号 ３４６ ＰＤＬデータ選択信号 ３４７ ＰＤＬデータ選択信号 ３４８ ＰＤＬ側アドレスカウンタ ３４９ ＰＤＬライト信号 ３５０ ＡＮＤ回路 ３５１ ＡＮＤ回路 ３５２ ＯＲ回路 ３５３ データバス ３５４ Ｒ・ＷＡＣＫ信号 ３５５ ＯＲ回路 ３５６ ＰＤＬデータ選択信号 ３５７ ＰＤＬデータ選択信号 ３５８ ＰＣＩデータ選択信号 ３５９ ＰＣＩデータ選択信号 ３６０ ＰＣＩ側アドレスデコーダ ３６１ ＰＣＩデータ選択信号 ３６２ ＰＣＩデータ選択信号 ３６３ ＰＣＩデータ選択信号 ３６４ コンフィギュレーションレジスタ ３６５ ＰＣＩ側データバス ３６６ ＰＣＩ側アドレスバス ３６７ コンフィギュレーションレジスタ選択信号 ３６８ コンフィギュレーションレジスタ出力信号 ３６９ ＰＣＩ側デコーダ ３７０ ＰＣＩライト信号 ３７１ ターゲットコントローラ ３７２ ＰＣＩ側ＡＤバス ３７３ ＰＣＩ側制御信号 ３７４ ＰＣＩ側コマンド／バイトイネーブル信号 ５０１ ダブルバッファ化したＦＩＦＯ（チャンネル
２） ５０２ ダブルバッファに対応したライトアドレスカウ
ンタ ５０３ ライトアドレス出力信号 ５０４ ダブルバッファに対応したリードアドレスカウ
ンタ ５０５ リードアドレス出力信号 ５０６ ライトイネーブル信号 ５０７ リードイネーブル信号 ５０８ Ｒ・ＷＡＣＫ２、３信号 ５０９ Ｒ・ＷＲＥＱ２、３信号 １５０１ 専用バス １５０２ シリアル・パラレル変換回路 １５０３ データバス １５０４ セレクタ １５０６ 選択信号 １５０７ レジスタ １５０８ ＰＣＩデータ選択信号 １５０９ ＰＣＩ側データ

Claims (15)

【特許請求の範囲】
1. 【請求項１】 ＰＤＬコントローラと所定の記録方式に
   より構成されたプリンタエンジンとがパラレルインター
   フェースにより接続され、該インターフェースを介して
   印刷すべき画像データをＤＭＡ転送する印刷装置におい
   て、 前記ＰＤＬコントローラ内で展開した描画データを、一
   旦バッファメモリに書き込み、９０度回転したデータを
   前記バッファメモリから読み出し、前記プリンタエンジ
   ンのメモリにＤＭＡ転送する制御手段を有することを特
   徴とする印刷装置。
2. 【請求項２】 描画データを上記バッファメモリサイズ
   の所定の矩形領域に区分し、前記矩形領域ごとにＰＤＬ
   コントローラ内のメモリの前記矩形領域の先頭アドレ
   ス、有効印字領域幅、前記矩形領域の幅、前記矩形領域
   のライン数あるいは転送サイズ、および、プリンタエン
   ジンのメモリの前記矩形領域の先頭アドレス、有効印字
   領域幅、前記矩形領域の幅、前記矩形領域のライン数あ
   るいは転送サイズを設定してＤＭＡ転送することを特徴
   とする請求項１に記載の印刷装置。
3. 【請求項３】 前記バッファメモリがＮ×Ｍｂｉｔのサ
   イズを有し、ＮがＰＤＬコントローラ側データバスサイ
   ズの正の整数倍、及びＭがプリンタエンジン側データバ
   スサイズの正の整数倍に相当することを特徴とする請求
   項１に記載の印刷装置。
4. 【請求項４】 前記Ｎ×Ｍｂｉｔのバッファメモリが複
   数個設けられ、ＰＤＬコントローラ内のメモリから一方
   のバッファメモリに描画データを書き込むと同時に、他
   方のバッファメモリからプリンタエンジンのメモリへデ
   ータを読み出して書き込むことを特徴とする請求項３に
   記載の印刷装置。
5. 【請求項５】 前記ＰＤＬコントローラ内で展開した描
   画データを、一旦Ｎ×Ｍｂｉｔでかつ単一のバッファメ
   モリに書き込み、９０度回転したデータを前記バッファ
   メモリから読み出し、前記プリンタエンジンのメモリに
   ＤＭＡ転送する際、前記バッファメモリから前記プリン
   タエンジンのメモリへ転送するデータを読み出しながら
   次の描画データを前記バッファメモリに書き込むことを
   特徴とする請求項１に記載の印刷装置。
6. 【請求項６】 所定処理条件に応じて、前記ＰＤＬコン
   トローラ内で展開した描画データを、一旦バッファメモ
   リに書き込み、前記バッファメモリから読み出し、前記
   プリンタエンジンのメモリにＤＭＡ転送する際の前記デ
   ータの９０度回転を実行するか否かを制御することを特
   徴とする請求項１に記載の印刷装置。
7. 【請求項７】 前記の所定処理条件がそれぞれ異なる印
   刷方向を有する同一サイズの用紙の有無であり、該所定
   処理条件に応じて前記データの９０度回転を実行するか
   否かを制御することを特徴とする請求項６に記載の印刷
   装置。
8. 【請求項８】 前記ＰＤＬコントローラ内で展開した描
   画データを、前記ＰＤＬコントローラおよびプリンタエ
   ンジン間で描画データ以外のデータを転送する共通バス
   とは異なる専用バスを介して前記バッファメモリに転送
   することを特徴とする請求項１に記載の印刷装置。
9. 【請求項９】 ＰＤＬコントローラと所定の記録方式に
   より構成されたプリンタエンジンとがパラレルインター
   フェースにより接続され、該インターフェースを介して
   印刷すべき画像データをＤＭＡ転送するプリンタ装置の
   制御方法において、 前記ＰＤＬコントローラ内で展開した描画データを、一
   旦バッファメモリに書き込み、９０度回転したデータを
   前記バッファメモリから読み出し、前記プリンタエンジ
   ンのメモリにＤＭＡ転送する工程を有することを特徴と
   する印刷装置の制御方法。
10. 【請求項１０】 印刷データに基づきビットマップデー
    タを発生する発生手段と、 前記発生手段により発生されたビットマップデータを記
    憶する記憶手段と、 前記記憶手段に記憶されたビットマップデータを印刷機
    構に転送する際に、前記ビットマップデータを回転する
    回転手段とを有することを特徴とする印刷制御装置。
11. 【請求項１１】 前記回転手段は、前記発生手段により
    ビットマップデータを発生した際の紙の向きと実際に印
    刷する紙の向きとが異なる場合に回転することを特徴と
    する請求項１０記載の印刷制御装置。
12. 【請求項１２】 印刷データに基づきビットマップデー
    タを発生する発生手段と、前記発生手段により発生され
    たビットマップデータを記憶する記憶手段とを利用する
    印刷制御装置の制御方法であって、 前記記憶手段に記憶されたビットマップデータを印刷機
    構に転送する際に、前記ビットマップデータを回転する
    ことを特徴とする印刷制御装置の制御方法。
13. 【請求項１３】 前記回転は、前記発生手段によりビッ
    トマップデータを発生した際の紙の向きと実際に印刷す
    る紙の向きとが異なる場合に回転することを特徴とする
    請求項１２記載の印刷制御装置の制御方法。
14. 【請求項１４】 印刷データに基づきビットマップデー
    タを発生する発生手段と、 前記発生手段により発生されたビットマップデータを記
    憶する記憶手段と、 前記ビットマップデータに基づき印刷を行なうプリンタ
    エンジンと、 前記記憶手段に記憶されたビットマップデータを前記プ
    リンタエンジンに転送する際に、前記ビットマップデー
    タを回転する回転手段とを有することを特徴とする印刷
    装置。
15. 【請求項１５】 前記回転手段は、前記発生手段により
    ビットマップデータを発生した際の紙の向きと実際に印
    刷する紙の向きとが異なる場合に回転することを特徴と
    する請求項１４記載の印刷装置。