JP3166447B2 - 画像処理装置及び画像処理方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、入力された画像データ
に対して、指定された角度での回転処理を施し、回転処
理後の画像データをページメモリ上に形成する画像処理
装置及び画像処理方法に関するものである。

【０００２】

【従来の技術】従来、入力された画像データに対して９
０°の整数倍の角度での回転処理を高速に実行可能な装
置として特開平５−１０８８１２号公報に示されている
ものがある。図１７はその概略の構成を示す図である
が、順次入力される画像データを、１画素の階調数を示
す１画素当たりのビット幅（以下、画像構造と称す）、
と、回転処理を施した後の画像データを出力するページ
メモリ３００の１ワードのビット幅との比率に応じたラ
イン分のデータを１つのブロックとし、そのブロック単
位で２つのバッファメモリ２０７，２０８に交互に書き
込む。

【０００３】そして、バッファメモリ２０７，２０８に
書き込まれた１ブロック分の画像データを、回転角度に
応じてバッファメモリ読み出し制御部２１２で生成され
る読み出しアドレスから順次読み出し、読み出したデー
タを並べ換えて、指定された角度にて回転処理されたペ
ージメモリ３００の１ワード分のデータを生成する。そ
して、その生成されたワードデータを指定された回転角
度に応じて算出されるページメモリ３００のアドレスに
書き込むことにより、順次入力された画像データに対し
て指示された回転処理を施し、ページメモリ３００上に
展開することができる。

【０００４】

【発明が解決しようとする課題】ところで、近年、１台
の装置で複写機とプリンタとファクシミリの機能を持つ
マルチファンクション機器や、マルチメディア対応機器
のように画像構造が異なる複数種類の画像データを１台
の装置にて取り扱う装置の開発が盛んであり、従って回
転処理についても、一つの画像処理装置で画像構造が異
なる複数種類の画像データに対して行うことができるこ
とが求められてきている。

【０００５】しかし、特開平５−１０８８１２号公報に
示されているものにおいては、バッファメモリ２０７，
２０８の書き込みデータ幅及び読み出しデータ幅が画像
構造によって決定されてしまうために、回転処理の対象
となる画像データの画像構造は１種類に限定されてしま
い、上述した要求には応えることができないものであ
る。

【０００６】これに対して、画像構造が異なる画像デー
タ毎に回転処理を行う装置を設けることが考えられる
が、これではシステムが大規模になってしまうだけでな
く、コストが増加してしまう。

【０００７】また、特開平５−１０８８１２号公報に示
されているものにおいて、バッファメモリ２０７，２０
８のデータ幅を越えない範囲の画像構造を有する画像デ
ータを１画素ずつ書き込み、読み出し処理を行うことに
よって回転処理を行うようにすれば画像構造によらず回
転処理を行うことができるが、この場合には処理速度が
入力画像データの画素数によって決定されてしまうの
で、画像データのデータ量が多い場合には回転処理に要
する時間が長くなるという問題がある。

【０００８】更に、特開平５−１０８８１２号公報に示
されているものにおいて、バッファメモリ２０７，２０
８のデータ幅に複数の画素データをパックして書き込み
／読み出し処理を行うことによって回転処理を行うこと
が考えられるが、この場合にはバッファメモリ２０７，
２０８から読み出した画像データの並べ換えの処理を行
う際のパターン数が（回転角度のモード数×回転対象画
像構造数）となるので、処理が複雑になるばかりでな
く、回路規模も大型化せざるを得ないものである。

【０００９】本発明は上述の問題点に鑑みてなされたも
のであり、その目的は、小規模の回路構成で、画像構造
の異なる複数種類の画像データに対して指定された角度
での回転処理が可能な画像処理装置及び画像処理方法を
提供することにある。

【００１０】

【課題を解決するための手段】上記の目的を達成するた
めに、請求項１記載の画像処理装置は、１画素当たりＮ
ビット（Ｎは１以上の整数）のデータを有する画像情報
を回転してＭビット（ＭはＮより大きい整数）単位にア
クセス可能なページメモリに出力する画像処理装置であ
って、Ｗビット単位（ＷはＮ＜Ｗ≦Ｍを満たす整数）に
アクセス可能なバッファメモリと、（Ｍ／Ｎ）ライン分
の画像情報を単位として順次入力すると共に、画像サイ
ズ情報に基づいて所定順のアドレスを順次生成し、入力
した各単位の画像情報を（Ｗ／Ｎ）画素毎に順次前記バ
ッファメモリに書き込む書き込み制御手段と、回転角に
応じたアドレスを順次生成し、（Ｍ／Ｎ）ライン分の画
像情報を前記バッファメモリから順次読み出す読み出し
制御手段と、この読み出し制御手段により順次読み出さ
れたＷビットのデータＭ個から、回転角に基づいて、Ｍ
ビットのデータをＷ個生成するワード合成部と、回転角
に応じたアドレスを順次生成し、前記ワード合成部にて
生成されたＷ個のデータをページメモリの各々対応する
アドレスへ出力する画像出力手段とを備えることを特徴
とする。

【００１１】ここで、前記読み出し制御手段は、請求項
２記載のように、回転角が１８０度の場合にアドレスの
順を（Ｍ／Ｗ）個毎に反転させる。

【００１２】また、請求項３記載のように、前記バッフ
ァメモリは二つのメモリを有し、前記書き込み制御手段
が一方のメモリに書き込みを行う際に前記読み出し制御
手段が他方のメモリから読み出しを行うように当該二つ
のメモリを順次切り換える制御手段を備える。更に、請
求項４記載のように、前記ワード合成部は、前記バッフ
ァメモリからＷビットずつＭ個読み出されたデータの配
列を、回転角に基づいて、バッファメモリから読み出さ
れた順序で、あるいはＮの値に応じてビットの入れ換え
て出力する配列変換処理部と、前記配列変換処理部から
出力されたデータから、ＭビットのワードデータをＷ個
生成するワード変換部とを備える。

【００１３】また、請求項５記載の画像処理方法は、１
画素当たりＮビット（Ｎは１以上の整数）のデータを有
する画像情報を回転してＭビット（ＭはＮより大きい整
数）単位にアクセス可能なページメモリに出力する画像
処理方法であって、Ｗビット単位（ＷはＮ＜Ｗ≦Ｍを満
たす整数）にバッファメモリにアクセスする工程と、
（Ｍ／Ｎ）ライン分の画像情報を単位として順次入力す
ると共に、画像サイズ情報に基づいて所定順のアドレス
を順次生成し、入力した各単位の画像情報を（Ｗ／Ｎ）
画素毎に順次前記バッファメモリに書き込む書き込み制
御工程と、回転角に応じたアドレスを順次生成し、（Ｍ
／Ｎ）ライン分の画像情報を前記バッファメモリから順
次読み出す読み出し制御工程と、この読み出し制御工程
により順次読み出されたＷビットのデータＭ個から、回
転角に基づいて、ＭビットのデータをＷ個生成するワー
ド合成工程と、回転角に応じたアドレスを順次生成し、
前記ワード合成工程にて生成されたＷ個のデータをペー
ジメモリの各々対応するアドレスへ出力する画像出力工
程とを備えることを特徴とする。

【００１４】

【作用】請求項１、請求項２に記載した画像処理装置に
よれば、入力された画像データの画像構造情報を示す設
定値に応じて、バッファメモリの書き込み／読み出しア
ドレスの生成部の処理の切り換え制御を行うことによ
り、同一の装置を用いて１画素当たりのビット数の異な
る画像データに対して、指定された角度での回転処理を
行うことができる。特に、０°，９０°，１８０°，２
７０°の回転処理を効率よく行うことができる。

【００１５】請求項３記載の画像処理装置によれば、二
つのメモリを交互に使用するために、リアルタイムに処
理することが可能となる。

【００１６】また、請求項５記載の画像処理方法によれ
ば、１画素当たりのビット数の異なる画像データに対し
て、指定された角度での回転処理を行うことができる。

【００１７】

【実施例】以下、図面を参照しつつ実施例を説明する
が、以下に説明する実施例においては、入力される画像
データの種類を、１画素１ビット（1Bit/Pixel：１画素
当たりの情報ビット数Ｎ＝１）、１画素２ビット（2Bit
/Pixel：１画素当たりの情報ビット数Ｎ＝２）及び１画
素４ビット（4Bit/Pixel：１画素当たりの情報ビット数
Ｎ＝４）の３種類とし、バッファメモリ２０７，２０８
のワード幅Ｗを８ビット、バッファメモリ２０７，２０
８のアドレスを１５ビット、回転処理後の画像データを
格納するページメモリ３００のワード幅Ｍを３２ビット
として説明する。

【００１８】図１は本発明に係る画像処理装置の一実施
例の構成を示す図であり、図中、１００は画像回転処理
を行うために必要な設定を行うための制御手段、２００
は画像回転処理装置、３００は回転処理後の画像データ
の出力先となるページメモリを示す。

【００１９】画像回転処理装置２００には、図示しない
画像入力手段より、画像入力要求信号１と画像入力許可
信号２のハンドシェイク制御によって回転処理の対象と
なる画像データ３が入力される。

【００２０】さて、画像回転処理装置２００は、制御手
段１００によって画像構造情報４、回転角度情報５、回
転処理を施すべき領域を示す領域情報６がそれぞれ設定
される画像構造レジスタ２０１、角度レジスタ２０２、
領域レジスタ２０３を備えており、画像データ３に対し
て回転処理を行う動作モードはこれらの設定値によって
定められる。

【００２１】また、画像回転処理装置２００は、２つの
バッファメモリ２０７、２０８を備えている。バッファ
メモリ２０７、２０８は、それぞれ、入力画素階調数Ｎ
とページメモリ３００のワード幅Ｍに対応して、Ｍ／Ｎ
ライン分の入力画像データを格納可能な容量を備えてい
る。そして、これらのバッファメモリ２０７，２０８に
対するＭ／Ｎライン分の画像データの書き込み処理と、
Ｍ／Ｎライン分の画像データの読み出し処理とは、複数
の画像構造に対応したバッファメモリ書き込み制御部２
０４、複数の画像構造に対応したバッファメモリ読み出
し制御部２０５、バッファメモリ制御部２０６によって
交互に切り換えられる。

【００２２】これらのバッファメモリ２０７，２０８の
切り換えが可能となるための条件は、一方のバッファメ
モリの書き込みと他方のバッファメモリの読み出し処理
動作がいずれも終了した時点であり、切り換え可能とな
った時点でバッファメモリ制御部２０６はバッファメモ
リ切り換え信号を出力する。

【００２３】バッファメモリ書き込み制御部２０４は複
数の画像構造に対応したものであり、これには制御手段
１００によって設定された画像構造情報４と、領域情報
６中に含まれている入力画像サイズ情報７が入力され
る。

【００２４】バッファメモリ書き込み制御部２０４は画
像構造情報４と入力画像サイズ情報７に基づいて、バッ
ファメモリ書き込み信号１０、バッファメモリ書き込み
アドレス１１の制御を行い、入力された画像データ３を
バッファメモリ２０７、２０８に書き込む処理を行う。

【００２５】次に、図２、図３を参照してバッファメモ
リ書き込み制御部２０４の処理を説明する。図２はバッ
ファメモリ書き込みアドレスの発生順序を模式的に示す
図、図３はバッファメモリ書き込み制御部２０４に設け
られているバッファメモリ書き込みアドレス生成部の構
成例を示す図である。なお、図２においてＸ方向は主走
査方向アドレスを示し、Ｙ方向はライン方向アドレスを
示す。また、図２、図３においてＮ_X は入力画像データ
の主走査方向の画素数を示す。以下、同様である。

【００２６】バッファメモリ書き込みアドレス生成部
は、図３に示すように、バッファメモリ２０７、２０８
に書き込む画像データ１２の１ライン中のワード数を計
数する画素データ計数部３０と、入力されたライン数を
計数するラインデータ計数部３１と、画像構造情報を基
にして画素データ計数部３０、ラインデータ計数部３１
の出力データから有意ビットのみを選択し、バッファメ
モリ２０７，２０８への画像データの書き込みアドレス
を生成するバッファメモリ書き込みアドレス選択器３２
とを備えている。なお、画素データ計数部３０及びライ
ンデータ計数部３１はカウンタで構成することができる
が、この実施例ではダウンカウンタを用いるものとす
る。

【００２７】バッファメモリ書き込みアドレスの発生順
序は、図２に示すように、スタート（Start ）で示す位
置から図の実線で示すように発生される。即ち、書き込
みが開始されるスタート位置のアドレスは（３２／Ｎ−
１，Ｎ_X ／（Ｗ／Ｎ）−１）であり、そこから（Ｍ／Ｎ
−１，０）に向けて書き込まれ、次にはその上のライン
の（３２／Ｎ−２，Ｎ_X ／（Ｗ／Ｎ）−１）から（Ｍ／
Ｎ−２，０）まで書き込まれる。以下、同様である。

【００２８】そして、この書き込みアドレスは、画像構
造、回転角度によらず全ての場合において図２に示され
る順序で発生される。

【００２９】バッファメモリ２０７，２０８に書き込ま
れる画像データの単位（以下、ブロックと称す）は画像
構造によって異なり、（Ｎ_X ／（Ｗ／Ｎ））バイト×
（Ｍ／Ｎ）ライン分の画像データが１ブロックとして扱
われる。

【００３０】バッファメモリ書き込み制御部２０４に
は、また、制御手段１００によって設定された画像構造
情報４と入力画像サイズ情報７が入力される。バッファ
メモリ書き込みアドレスの計算はアドレス降順で行って
いき、バッファメモリ２０７，２０８への書き込みアド
レス１５ビットの割り振りは、上位Ｘビットをライン数
計算アドレスとし、下位（１５−Ｘ）ビットを主走査方
向画素数計算アドレスとして使用する。

【００３１】従って、回転対象画像データの画像構造が
１画素１ビットの場合の１ブロックのライン数は３２ラ
インであるので、上位５ビットをライン数計算アドレ
ス、下位１０ビットを主走査方向画素数計算アドレスと
して使用する。同様に１画素２ビットの場合は上位４ビ
ットをライン数計算アドレス、下位１１ビットを主走査
方向画素数計算アドレスとして使用し、１画素４ビット
の場合は上位３ビットをライン数計算アドレス、下位１
２ビットを主走査方向画素数計算アドレスとして使用す
る。

【００３２】従って、画素データ計数部３０としては１
２ビットのダウンカウンタを用い、ラインデータ計数部
３１としては５ビットのダウンカウンタを用い、バッフ
ァメモリ書き込みアドレス選択器３２は、画像構造情報
４に基づいてバッファメモリ２０７，２０８への書き込
みアドレス１５ビットの割り付けを行う。

【００３３】さて、画像回転処理が開始されると、画素
データ計数部３０に主走査方向のワード数（Ｎ_X ／（Ｗ
／Ｎ））から１を引いた値、ラインデータ計数部３１に
１ブロックのライン数（Ｍ／Ｎ）から１を引いた値がロ
ードされる。そして、バッファメモリ書き込み信号１０
がイネーブル状態になると、画素データ計数部３０の１
２ビットのダウンカウンタがカウント許可状態になり、
入力されるクロック信号のパルス入力によりカウンタの
値がダウンカウントされる。その後、（主走査方向のワ
ード数−１）個のクロック信号を計数して画素データ計
数部３０のカウント値が０になると、画素データ計数部
３０の書き込み終了信号ＲＣ１が出力される。この画素
データ計数部３０の書き込み終了信号ＲＣ１が出力され
ると、ラインデータ計数部３１のカウント値がダウンカ
ウントされると共に、画素データ計数部３０に主走査方
向のワード数（ＮＸ／（Ｗ／Ｎ））から１を引いた値が
再びロードされる。

【００３４】以上の動作が繰り返し行われ、画素データ
計数部３０、ラインデータ計数部３１のカウント値が共
に０になると、画素データ計数部３０の書き込み終了信
号ＲＣ１及びラインデータ計数部３１の書き込み終了信
号ＲＣ２が出力され、これによってバッファメモリ書き
込み処理終了信号９が出力される。

【００３５】次に、バッファメモリ読み出し制御部２０
５について説明する。バッファメモリ読み出し制御部２
０５は複数の画像構造に対応したものであり、これには
制御手段１００によって設定された画像構造情報４と、
回転角度情報５及び領域情報６中に含まれている入力画
像サイズ情報７が入力される。そして、これらの情報に
基づいて、バッファメモリ読み出しアドレス１１の制御
を行い、バッファメモリ書き込み制御部２０４の制御に
よってバッファメモリ２０７、２０８に書き込まれた画
像データの読み出し処理を行う。

【００３６】次に、図４、図５、図６、図７、図８を参
照してバッファメモリ読み出し制御部２０５の処理を説
明する。図４はバッファメモリ読み出し制御部２０５に
設けられているバッファメモリ読み出しアドレス生成部
の構成例を示す図、図５は回転角度０°の場合のバッフ
ァメモリ読み出しアドレスの発生順序を示す図、図６は
回転角度１８０°の場合のバッファメモリ読み出しアド
レスの発生順序を示す図、図７は回転角度９０°の場合
のバッファメモリ読み出しアドレスの発生順序を示す
図、図８は回転角度２７０°の場合のバッファメモリ読
み出しアドレスの発生順序を示す図である。

【００３７】バッファメモリ読み出しアドレス生成部
は、バッファメモリ読み出し制御部２０５によってバッ
ファメモリ２０７、２０８から読み出した画像データ２
２の１ライン中のワード数を計数する画素データ計数部
３３、３４と、読み出された画像データのライン数を計
数するラインデータ計数部３５と、画像構造情報に基づ
いて画素データ計数部３３、３４とラインデータ計数部
３５の出力データから有意ビットのみを選択し、バッフ
ァメモリ２０７、２０８からの画像データ読出しアドレ
スを生成するバッファメモリ読み出しアドレス選択器３
６を備えている。

【００３８】バッファメモリ読み出しアドレスの発生順
序は画像構造にはよらないが、図５〜図８に示すように
回転角度によって異なっている。バッファメモリ２０
７、２０８から読み出す画像データの単位、及びバッフ
ァメモリ２０７、２０８からの読み出しアドレス１５ビ
ットの割り振りは、バッファメモリ２０７、２０８への
書き込み処理の場合と同様であり、（Ｎ_X ／（Ｗ／
Ｎ））バイト×（Ｍ／Ｎ）ライン分の画像データを１ブ
ロックとして扱い、バッファメモリ２０７、２０８への
読み出しアドレス１５ビットの割り振りは、回転対象画
像データの画像構造が１画素１ビットの場合は、上位５
ビットをライン数計算アドレス、下位１０ビットを主走
査方向画素数計算アドレスとして、１画素２ビットの場
合は上位４ビットをライン数計算アドレス、下位１１ビ
ットを主走査方向画素数計算アドレスとして、１画素４
ビットの場合は上位３ビットをライン数計算アドレス、
下位１２ビットを主走査方向画素数計算アドレスとして
使用する。

【００３９】従って、画素データ計数部３３、３４とし
ては１２ビットのダウンカウンタを、ラインデータ計数
部３５としては５ビットのダウンカウンタを用い、バッ
ファメモリ読み出しアドレス選択器３６は、画像構造情
報４に基づいてバッファメモリ２０７、２０８からの読
み出しアドレス１５ビットの割り付けを行う。

【００４０】さて、バッファメモリ書き込み制御部２０
４、バッファメモリ制御部２０６の制御によってバッフ
ァメモリ２０７、２０８への１ブロック分の入力画像デ
ータの書き込み処理が完了し、バッファメモリ書き込み
処理終了信号９が出力されると、バッファメモリ制御部
２０６はバッファメモリ読み出し処理部２０５からのバ
ッファメモリ読み出し処理終了信号１４の出力待ち状態
になる。

【００４１】この状態からバッファメモリ読み出し処理
終了信号１４が出力された時点、又は、バッファメモリ
読み出し処理終了信号１４が既に出力されている場合、
あるいは、画像回転処理を開始した直後であって、バッ
ファメモリ２０７、２０８からの読み出し処理を行って
いない場合にはバッファメモリ書き込み処理終了信号９
が出力された時点で、バッファメモリ制御部２０６は、
バッファメモリ書き込み制御部２０４、バッファメモリ
読み出し制御部２０５に対してバッファメモリ切り換え
信号２６を出力する。

【００４２】そして、バッファメモリ切り換え信号２６
が出力されると、２つのバッファメモリ２０７、２０８
の書き込み／読み出し処理が切り換えられ、バッファメ
モリ書き込み制御部２０４よってに書き込まれた画像デ
ータを、バッファメモリ読み出し制御部２０５により読
み出し、ブロック内での回転処理動作を行った状態で、
ワード合成部２０９に出力する。

【００４３】以下、各回転角度の場合におけるバッファ
メモリ読み出しアドレスの発生順序を説明する。

【００４４】回転角度が０°の場合のバッファメモリ読
み出しアドレスは図５に示す順序に発生される。この発
生順は図２のバッファメモリ書き込みアドレスの発生順
序と同じである。

【００４５】回転角度が１８０°の場合のバッファメモ
リ読み出しアドレスは図６に示すような順序で発生され
る。なお、図６において、「１」、「２」、「３」、
「４」、……「ｎ」はそれぞれバッファメモリ２０７、
２０８からの１回の読み出しを示している。従って、
「１→２→３→４」とあるのは最初に４回の読み出しが
行われることを示し、「５→６→７→８」は「１→２→
３→４」の次に４回の読み出しが行われることを示して
いる。そして、「（ｎ−３）→（ｎ−２）→（ｎ−１）
→ｎ」の読み出しを行うと、次にはその上のラインの
「１→２→３→４」を読み出す。以下、同様である。

【００４６】ここで、バッファメモリ２０７、２０８の
バス幅は８ビットであるから、１回の読み出しでは８ビ
ットの画像データが読み出されることになり、従って
「１→２→３→４」、「５→６→７→８」、…、「（ｎ
−３）→（ｎ−２）→（ｎ−１）→ｎ」の各読み出しで
は４回の読み出しが行われるので合計３２ビットの画像
データが読み出されることになる。

【００４７】回転角度が０°の場合の読み出しアドレス
の生成順序と、回転角度が１８０°の場合のバッファメ
モリ読み出しアドレスの生成順序は、Ｍ／Ｗ個毎にデー
タの読み出しの順序を反転させた順序、すなわち、図４
の画素データ計数部３４の下位２ビットの値を反転させ
た順序である。

【００４８】このときのバッファメモリ読み出しアドレ
ス生成部の動作を説明すると次のようである。

【００４９】バッファメモリの読み出し処理が開始され
ると、画素データ計数部３３には主走査方向のワード数
（Ｎ_X ／（Ｗ／Ｎ））から１を引いた値が、ラインデー
タ計数部３５には１ブロックのライン数（Ｍ／Ｎ）から
１を引いた値がそれぞれロードされる。そして、バッフ
ァメモリ読み出し信号がイネーブル状態になると、画素
データ計数部の下位２ビットのダウンカウンタ３４がカ
ウント許可状態になり、入力されるクロック信号のパル
ス入力によりカウンタの値がダウンカウントされる。画
素データ計数部の下位２ビットのダウンカウンタ３４の
値が０になると上位カウンタ３３のカウントダウン信号
ＲＣ２が出力され、上位１０ビットのカウンタ３３の値
がダウンカウントされる。

【００５０】その後、（主走査方向のワード数−１）個
のパルスを計数した結果、画素データ計数部の上位１０
ビットのカウンタ３３、下位２ビットのカウンタ３４の
カウント値が共に０になると、画素データ計数部３３の
読み出し終了信号ＲＣ１が出力される。この画素データ
計数部３３の読み出し終了信号ＲＣ１が出力されると、
ラインデータ計数部３５のカウント値のダウンカウント
が開始されると共に、画素データ計数部３３に主走査方
向のワード数（Ｎ_X ／（Ｗ／Ｎ））から１を引いた値が
再びロードされる。

【００５１】以上の動作が繰り返され、画素データ計数
部の上位／下位カウンタ３３、３４のカウント値、及び
ラインデータ計数部３５のカウント値が全て０になる
と、画素データ計数部３３からは読み出し終了信号ＲＣ
１が、ラインデータ計数部３５からは読み出し終了信号
ＲＣ３がそれぞれ出力され、これによってバッファメモ
リ読み出し処理終了信号１４が出力される。なお、この
場合には画素データ計数部の下位２ビットのカウンタ３
４の出力は、その後段に接続されたセレクタ３７によっ
て、回転角度が０°の場合と、１８０°の場合とではア
ドレスが反転される。

【００５２】次に、回転角度が９０°の場合にはバッフ
ァメモリ読み出しアドレスは図７に示す順序で生成さ
れ、回転角度が２７０°の場合にはバッファメモリ読み
出しアドレスは図８に示すような順序で生成される。回
転角度９０°の場合の読み出しアドレスの生成順序と、
回転角度２７０°の場合のバッファメモリ読み出しアド
レスの生成順序とでは、ライン方向のデータの読み出し
の順序は反転されている。すなわち、図４のラインデー
タ計数部３５のカウンタの値は反転されている。

【００５３】このときのバッファメモリ読み出しアドレ
ス生成部の動作を説明すると次のようである。

【００５４】バッファメモリの読み出し処理が開始され
ると、画素データ計数部３３には主走査方向のワード数
（Ｎ_X ／（Ｗ／Ｎ））から１を引いた値が、ラインデー
タ計数部３５には１ブロックのライン数（Ｍ／Ｎ）から
１を引いた値がそれぞれロードされる。そして、バッフ
ァメモリ読み出し信号がイネーブル状態になると、ライ
ンデータ計数部３５のダウンカウンタがカウント許可状
態になり、入力されるクロック信号のパルス入力により
カウンタの値がダウンカウントされる。

【００５５】その後、（ライン数−１）個のパルスを計
数した結果、ラインデータ計数部３５のダウンカウンタ
の値が０になると、ラインデータ計数部３５の読み出し
終了信号ＲＣ３が出力される。そして、このラインデー
タ計数部３５の読み出し終了信号ＲＣ３が出力される
と、画素データ計数部の下位２ビットのダウンカウンタ
３４の値がダウンカウントされると共に、ラインデータ
計数部３５に１ブロックのライン数（Ｍ／Ｎ）から１を
引いた値が再びロードされる。

【００５６】以上の動作が繰り返され、ラインデータ計
数部３５のカウンタのカウント値、画素データ計数部の
画素データ計数部の上位／下位カウンタ３３、３４のカ
ウント値が全て０になると、ラインデータ計数部３５か
らは読み出し終了信号ＲＣ３が、画素データ計数部３３
からは読み出し終了信号ＲＣ１がそれぞれ出力され、こ
れによってバッファメモリ読み出し処理終了信号１４が
出力される。なお、この場合には、ラインデータ計数部
３５のカウンタの出力は、その後段に接続されたセレク
タ３８によって、回転角度が９０°の場合と、２７０°
の場合とではアドレスが反転される。

【００５７】次に、バッファメモリ制御部２０６につい
て説明する。バッファメモリ制御部２０６は、制御手段
１００で設定される画像構造情報４、入力画像サイズ情
報７、バッファメモリ書き込み制御部２０４より出力さ
れるバッファメモリ書き込み処理終了信号９、及びバッ
ファメモリ読み出し制御部２０５より出力されるバッフ
ァメモリ読み出し処理終了信号１４に基づいて、バッフ
ァメモリ書き込み信号１０、バッファメモリ書き込みア
ドレス１１、バッファメモリ書き込みデータ１２、及び
バッファメモリ読み出しアドレス１３を２つのバッファ
メモリ２０７、２０８に対してＭ／Ｎライン毎に交互に
供給することによってバッファメモリ２０７、２０８へ
の画像データの書き込み、バッファメモリ２０７、２０
８からの画像データの読み出しの制御を行う。そして、
バッファメモリ２０７、２０８から読み出された画像デ
ータ２２は次段のワード合成部２０９に出力される。

【００５８】次に、ワード合成部２０９について説明す
る。ワード合成部２０９は複数の画像構造に対応したも
のであり、バッファメモリ２０７、２０８から読み出さ
れた画像データ２２が入力される。

【００５９】バッファメモリ２０７、２０８からＷビッ
トずつ読み出された画像データ２２は、制御手段１００
によって設定された画像構造情報４と回転角度情報５に
基づいて、ワード合成部２０９にてＭビットのワードに
合成されてページメモリ３００に出力される。

【００６０】ワード合成部２０９は、図９に示す配列変
換処理部と、図１０に示すワード変換部とで構成され
る。ここで、配列変換処理部は、バッファメモリ２０
７、２０８から読み出された画像データ２２の画素の配
列を変換するものであり、ワード変換部は、配列変換処
理部でビット変換された画像データをページメモリ３０
０のワード幅であるＭビットのワードデータに変換する
ものである。

【００６１】配列変換部は、図９に示すように、５つの
論理演算部４０、４１、４２、４３、４４で構成される
が、論理演算部４０、４１、４２、４３は共に８個のＡ
ＮＤゲートで構成されている。図１１は論理演算部４０
の構成を示す図であり、８個のＡＮＤゲートの一方の入
力端子には回転角度を示す情報が入力され、もう一方の
入力端子にはバッファメモリ２０７、２０８から読み出
された画像データが１ビットずつ入力される。論理演算
部４１、４２、４３についても同様である。

【００６２】また、論理演算部４４は４入力１出力のＯ
Ｒゲートで構成される。従って、回転角度が０°、９０
°及び２７０°の場合には論理演算部４０からのみ画像
データが出力され、その画像データが論理演算部４４を
介して出力されることになる。また、１画素１ビットの
場合で回転角度が１８０°の場合は論理演算部４１から
のみ画像データが出力され、その画像データが論理演算
部４４を介して出力される。同様に、１画素２ビットの
場合で回転角度が１８０°の場合、１画素４ビットで回
転角度が１８０°の場合には、それぞれ論理演算部４
２、論理演算部４３からのみ画像データが出力され、そ
の画像データが論理演算部４４を介して出力される。

【００６３】ワード変換部は、図１０に示すように、３
２個のワードレジスタと、ワード合成セレクタ４５と、
保持レジスタ４６を備えており、それぞれ８ビットの画
像データを格納している３２個のワードレジスタから出
力される計２５６ビットの画像データを、３２ビットを
１ワードとして８ワードの画像データを生成するもので
ある。なお、ワード合成レジスタ４５は、４入力１出力
のセレクタを２５６個用いて構成することができる。

【００６４】以下、ワード合成部２０９の動作の説明を
する。回転角度が０°、９０°、２７０°の場合、バッ
ファメモリ２０７、２０８から読み出された画像データ
は最上位ビット（ＭＳＢ）から７、６、５、４、３、
２、１、０となっており、これが配列変換部に入力され
て、そのまま次段のワード変換部に入力される。しか
し、回転角度が１８０°の場合には、配列変換部に入力
された画像データは、８ビットの１ワードデータ中に含
まれる画素データの順序が図９に示されているようにビ
ット入れ換えの処理が施された後に次段のワード変換部
に入力される。このビット入れ換えの処理は図９に示す
ように画像構造情報４によって制御される。即ち、１画
素１ビットの場合にはＭＳＢから０、１、２、３、４、
５、６、７の順に入れ換えられ、１画素２ビットの場合
にはＭＳＢから１、０、３、２、５、４、７、６の順に
入れ換えられ、１画素４ビットの場合にはＭＳＢから
３、２、１、０、７、６、５、４の順に入れ換えられて
配列変換部に入力される。

【００６５】配列変換部からワード変換部に入力された
画像データは、８ビットのワードデータ毎にワードレジ
スタに入力される。ワードレジスタは８ビットワード×
３２ワードのシフトレジスタによって構成され、配列変
換部からの画像データが順次格納される。そして、ワー
ドレジスタに３２ワードの画像データが格納されると、
８ビットワード×３２ワードの画像データは、３２ビッ
トワード×８ワードのデータへと変換するためのワード
合成セレクタ４５を介して、データ保持レジスタ４６に
格納される。

【００６６】ワード合成セレクタ４５は、４ビットから
１ビットを選択して出力するセレクタを２５６個組み合
わせて構成されており、画像構造情報４、回転角度情報
５に基づいて、図１２、図１３、図１４、図１５に示す
ように、８ビットワード×３２ワードの画像データを３
２ビットワード×８ワードの画像データへの変換処理を
行う。

【００６７】ワード合成部２０９は以上の処理を行う
が、このワード合成部２０９によって画像データがどの
ように配列されるかを図１２〜図１５を参照して説明す
る。

【００６８】図１２は、回転角度が０°及び１８０°の
場合における配列変換処理の内容を説明する図、図１３
は１画素１ビットの場合において回転角度が９０°及び
２７０°の場合における配列変換処理の内容を説明する
図、図１４は１画素２ビットの場合において回転角度が
９０°及び２７０°の場合における配列変換処理の内容
を説明する図、図１５は１画素４ビットの場合において
回転角度が９０°及び２７０°の場合における配列変換
処理の内容を説明する図である。

【００６９】回転角度が０°及び１８０°の場合には、
図１２に示すように画像構造の如何に拘わらず、バッフ
ァメモリ２０７、２０８から読み出された順序に８ビッ
トワード×４ワードを３２ビットワードに変換する処理
が行われる。

【００７０】しかし、回転角度が９０°及び２７０°の
場合には１画素１ビット、１画素２ビット、１画素４ビ
ットの各画像構造によって処理が異なり、１画素１ビッ
トの場合には、図１３に示すように、バッファメモリ２
０７、２０８から読み出した８ビットワード×３２ワー
ドの各ビットを、３２ビットワード×８ワードの上位か
ら１ビットずつ、即ち１画素ずつ書き込む処理を行う。
また、１画素２ビットの場合は、図１４に示すように、
バッファメモリ２０７、２０８から読み出した８ビット
ワード×１６ワードの画像データを、３２ビットワード
×４ワードの上位から２ビットずつ、即ち１画素ずつ書
き込む処理を行う。更に、１画素４ビットの場合は、図
１５に示すように、バッファメモリ２０７、２０８から
読み出した８ビットワード×８ワードの画像データを、
３２ビットワード×２ワードの上位から４ビットずつ、
即ち１画素ずつ書き込む処理を行う。

【００７１】なお、図１２〜図１５において、図の一つ
一つのブロックに書き込まれるのは画像データの１ビッ
トではなく、あくまでも「画素」であることは重要であ
る。この実施例においては１画素が１ビットの場合、２
ビットの場合、４ビットの場合があるのであるが、それ
ぞれの場合に上述した処理がなされるのである。

【００７２】以上の動作が行われることによって、バッ
ファメモリ２０７、２０８から読み出された画像データ
は、８ビットワード×３２ワード毎に、３２ビットワー
ド×８ワードのデータに変換される。

【００７３】ワード合成部２０９にてページメモリ３０
０のデータ幅である３２ビットワードに変換された画像
データは、ページメモリ書き込みアドレス発生部２１０
にて算出されるページメモリ書き込みアドレス２４によ
って指定される順序で、順次書き込まれることによって
画像回転処理が完了される。ページメモリ３００への回
転処理後の画像データの書き込みは、ページメモリ書き
込み要求信号２５と、ページメモリ書き込み許可信号２
７のハンドシェイク制御によって行われる。

【００７４】図１６は、各回転角度でのページメモリ書
き込みアドレス２４の発生順序を示す図である。ページ
メモリ書き込みアドレス２４は、制御手段１００によっ
て設定される回転角度情報５、入力画像情報６中に含ま
れている入力画像サイズ情報７、及びページメモリ３０
０の書き込み始点アドレス８（以下、ベースアドレスと
称す）に基づいて算出される。なお、この書き込み始点
は図１６においてはＳを丸で囲んだ記号で示している。

【００７５】以下に各回転角度におけるページメモリ書
き込みアドレス２４の算出方法について説明する。

【００７６】回転角度０°の場合は、主走査方向アドレ
スを０から（（Ｎ_X ／（Ｍ／Ｎ））−１）までカウント
アップしていき、カウント値が（（Ｎ_X ／（Ｍ／Ｎ））
−１）となったら、主走査方向アドレスを０にリセット
すると共に、ライン方向アドレスに（Ｎ_X ／（Ｍ／
Ｎ））を加算する。以上の動作を、主走査方向アドレス
が（（Ｎ_X ／（Ｍ／Ｎ））−１）、ライン方向アドレス
が（（Ｎ_Y ／（Ｍ／Ｎ））−１）になるまで繰り返す。
そして、ページメモリ書き込みアドレス２４としては、
上述の値（主走査方向アドレス＋ライン方向アドレス）
にベースアドレスを加えた値を出力する。

【００７７】回転角度が１８０°の場合は、回転角度が
０°の場合と同様の動作を行うが、ページメモリ書き込
みアドレス２４としては、（主走査方向アドレス＋ライ
ン方向アドレス）の値をベースアドレスから減算した値
を出力する。

【００７８】回転角度が９０°の場合は、ライン方向ア
ドレスを０から（（Ｎ_X ／（Ｍ／Ｎ））×１），（（Ｎ
_X ／（Ｍ／Ｎ））×２），…，（（Ｎ_X ／（Ｍ／Ｎ））
×（（Ｎ_X ／（Ｍ／Ｎ））−１））と変化させ、（（Ｎ
_X ／（Ｍ／Ｎ））×（（Ｎ_X／（Ｍ／Ｎ））−１））と
なったら、ライン方向アドレスを０にリセットすると共
に、主走査方向アドレスをカウントアップする。

【００７９】以上の動作を主走査方向アドレスが（（Ｎ
_Y ／（Ｍ／Ｎ））−１）、ライン方向アドレスが（（Ｎ
_X ／（Ｍ／Ｎ））×（（Ｎ_X ／（Ｍ／Ｎ））−１））に
なるまで繰り返す。そして、ページメモリ書き込みアド
レス２４としては、上述の値（ライン方向アドレス−主
走査方向アドレス）にベースアドレスを加えた値を出力
する。

【００８０】回転角度が２７０°の場合は、回転角度０
°の場合と同様の動作を行うが、ページメモリ書き込み
アドレス２４としては、（ライン方向アドレス−主走査
方向アドレス）の値をベースアドレスから減算した値を
出力する。

【００８１】以上説明した処理が行われることによっ
て、画像構造の如何に拘わらず画像データに対して回転
処理を施すことができる以上、本発明の一実施例につい
て説明したが、本発明は上記実施例に限定されるもので
はなく、発明の主旨を変えることなく種々の変形が可能
であることは当然である。

【００８２】例えば、図９に示す配列変換部を省略し
て、ワード変換部に１８０°の各階調数に応じた変換を
行わせるようにしてもよい。

【００８３】また、上記実施例では二つのバッファメモ
リを交互に用いるようにしたが、一つのバッファメモリ
を用いて、書き込み及び読み出しを順次行うようにして
もよい。

【００８４】また、上記実施例では、バッファメモリの
書き込み時は所定順に行い、読み出し時に回転角に応じ
たアドレス操作を行うようにしたが、逆に書き込み時に
アドレスを操作し、読み出し時は所定順としてもよい。

【００８５】更に、指定される角度は、０°，９０°，
１８０°，２７０°以外の角度でもよい。

【００８６】また更に、各画素の階調数を各画素が有す
るビット、即ちデータ数としてもよいことは明らかであ
る。

【００８７】

【発明の効果】以上の説明から明らかなように、本発明
によれば、バッファメモリの書き込み処理部や読み出し
処理部あるいはバッファメモリから読み出したデータを
合成する合成処理部を複数個設けてそれらを取り扱う画
像データの種類に応じて切り換えるのではなく、入力さ
れた画像データの１画素のビット数に基づいて、バッフ
ァメモリの書き込み／読み出しアドレスの生成部の処
理、及び、ワード合成部の処理の切換えを制御すること
によって、同一の装置を用いて１画素のビット数が異な
る画像データに対して回転処理を施すことができる。従
って、小規模の回路構成で画像構造の異なる複数種類の
画像データに対して指定された角度での回転処理が可能
な画像処理装置及び画像処理方法を提供することが可能
になる。

【図面の簡単な説明】

【図１】 本発明に係る画像処理装置の一実施例の構成
を示す図である。

【図２】 バッファメモリ書き込みアドレスの発生順序
を示す図である。

【図３】 図１のバッファメモリ書き込み制御部２０４
におけるバッファメモリ書き込みアドレス生成部の構成
を示す図である。

【図４】 図１のバッファメモリ読み出し制御部２０５
におけるバッファメモリ読み出しアドレス生成部の構成
を示す図である。

【図５】 回転角度０°の場合のバッファメモリ読み出
しアドレスの発生順序を示す図である。

【図６】 回転角度１８０°の場合のバッファメモリ読
み出しアドレスの発生順序を示す図である。

【図７】 回転角度９０°の場合のバッファメモリ読み
出しアドレスの発生順序を示す図である。

【図８】 回転角度２７０°の場合のバッファメモリ読
み出しアドレスの発生順序を示す図である。

【図９】 図１のワード合成部２０９の配列変換部の構
成を示す図である。

【図１０】 図１のワード合成部２０９のワード変換部
の構成を示す図である。

【図１１】 図９の論理演算部４０の構成を示す図であ
る。

【図１２】 回転角度が０°及び１８０°の場合におけ
る配列変換処理の内容を説明する図である。

【図１３】 １画素１ビットの場合において回転角度が
９０°及び２７０°の場合における配列変換処理の内容
を説明する図である。

【図１４】 １画素２ビットの場合において回転角度が
９０°及び２７０°の場合における配列変換処理の内容
を説明する図である。

【図１５】 １画素４ビットの場合において回転角度が
９０°及び２７０°の場合における配列変換処理の内容
を説明する図である。

【図１６】 ページメモリ書き込みアドレスの発生順序
を示す図である。

【図１７】 従来の画像処理装置の構成例を示す図であ
る。

【符号の説明】

１…画像入力要求信号、２…画像入力許可信号、３…画
像データ、４…画像構造情報、５…回転角度情報、６…
入力画像情報、７…入力画像サイズ情報、８…画像デー
タ出力先ページメモリの始点アドレス、９…バッファメ
モリ書き込み処理終了信号、１０…バッファメモリ書き
込み信号、１１…バッファメモリ書き込みアドレス、１
２…バッファメモリ書き込みデータ、１３…バッファメ
モリ読み出しアドレス、１４…バッファメモリ読み出し
処理終了信号、１５…、１６、１７…バッファメモリ書
き込みパルス、１８、１９…バッファメモリアドレス、
２０、２１…バッファメモリ入出力データ、２２…バッ
ファメモリ読み出しデータ、２３…ページメモリ書き込
みデータ、２４…ページメモリ書き込みアドレス、２５
…ページメモリ書き込み要求信号、２６…バッファメモ
リ切替え信号、２７…ページメモリ書き込み許可信号、
１００…制御手段、２００…画像回転処理装置、２０１
…画像構造レジスタ、２０２…角度レジスタ、２０３…
領域レジスタ、２０４…バッファメモリ書き込み制御
部、２０５…バッファメモリ読み出し制御部、２０６…
バッファメモリ制御部、２０７、２０８…バッファメモ
リ、２０９…ワード合成部、２１０…ページメモリ書き
込みアドレス発生部、２１１…バッファメモリ書き込み
制御部、２１２…バッファメモリ読み出し制御部、２１
３…ワード合成部、３００…ページメモリ。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06T 3/60 H04N 1/387

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】１画素当たりＮビット（Ｎは１以上の整
   数）のデータを有する画像情報を回転してＭビット（Ｍ
   はＮより大きい整数）単位にアクセス可能なページメモ
   リに出力する画像処理装置であって、 Ｗビット単位（ＷはＮ＜Ｗ≦Ｍを満たす整数）にアクセ
   ス可能なバッファメモリと、 （Ｍ／Ｎ）ライン分の画像情報を単位として順次入力す
   ると共に、画像サイズ情報に基づいて所定順のアドレス
   を順次生成し、入力した各単位の画像情報を（Ｗ／Ｎ）
   画素毎に順次前記バッファメモリに書き込む書き込み制
   御手段と、 回転角に応じたアドレスを順次生成し、（Ｍ／Ｎ）ライ
   ン分の画像情報を前記バッファメモリから順次読み出す
   読み出し制御手段と、 この読み出し制御手段により順次読み出されたＷビット
   のデータＭ個から、回転角に基づいて、Ｍビットのデー
   タをＷ個生成するワード合成部と、 回転角に応じたアドレスを順次生成し、前記ワード合成
   部にて生成されたＷ個のデータをページメモリの各々対
   応するアドレスへ出力する画像出力手段とを備えること
   を特徴とする画像処理装置。
2. 【請求項２】前記読み出し制御手段は、回転角が１８０
   度の場合にアドレスの順を（Ｍ／Ｗ）個毎に反転させる
   ことを特徴とする請求項１記載の画像処理装置。
3. 【請求項３】前記バッファメモリは二つのメモリを有
   し、前記書き込み制御手段が一方のメモリに書き込みを
   行う際に前記読み出し制御手段が他方のメモリから読み
   出しを行うように当該二つのメモリを順次切り換える制
   御手段を備えることを特徴とする請求項１記載の画像処
   理装置。
4. 【請求項４】前記ワード合成部は、 前記バッファメモリからＷビットずつ読み出されたデー
   タの配列を、回転角に基づいて、バッファメモリから読
   み出された順序で、あるいはＮの値に応じてビットを入
   れ換えて出力する配列変換処理部と、 前記配列変換処理部から出力されたＷビットのデータを
   Ｍ個蓄積して、ＭビットのワードデータをＷ個生成する
   ワード変換部とを備えることを特徴とする請求項１記載
   の画像処理装置。
5. 【請求項５】１画素当たりＮビット（Ｎは１以上の整
   数）のデータを有する画像情報を回転してＭビット（Ｍ
   はＮより大きい整数）単位にアクセス可能なページメモ
   リに出力する画像処理方法であって、 Ｗビット単位（ＷはＮ＜Ｗ≦Ｍを満たす整数）にバッフ
   ァメモリにアクセスする工程と、 （Ｍ／Ｎ）ライン分の画像情報を単位として順次入力す
   ると共に、画像サイズ情報に基づいて所定順のアドレス
   を順次生成し、入力した各単位の画像情報を（Ｗ／Ｎ）
   画素毎に順次前記バッファメモリに書き込む書き込み制
   御工程と、 回転角に応じたアドレスを順次生成し、（Ｍ／Ｎ）ライ
   ン分の画像情報を前記バッファメモリから順次読み出す
   読み出し制御工程と、 この読み出し制御工程により順次読み出されたＷビット
   のデータＭ個から、回転角に基づいて、Ｍビットのデー
   タをＷ個生成するワード合成工程と、 回転角に応じたアドレスを順次生成し、前記ワード合成
   工程にて生成されたＷ個のデータをページメモリの各々
   対応するアドレスへ出力する画像出力工程とを備えるこ
   とを特徴とする画像処理方法。