JP2610887B2 - イメージデータ回転処理装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、図面，文書等のイメージに対応するイメー
ジデータを蓄積して各種の処理を行なうイメージデータ
処理に関し、特にイメージデータの回転処理装置に関す
る。

〔従来の技術〕

一般に、図面，文書等のイメージを処理するイメージ
処理装置においては、イメージスキャナ等のイメージ入
力器から入力され記憶部に蓄積されたイメージデータを
回転し、再び元の記憶部に蓄積する等の回転処理が行な
われる。このようなイメージデータの回転処理を、説明
の便宜上、64×64個の絵素データ（各絵素データは１ビ
ットで表現されるものとする）で構成されたイメージデ
ータを例にして説明する。

64×64個の絵素データから成るイメージデータを蓄積
する場合、たとえば各々が16個の絵素データを記憶し得
る16ビット構成のメモリセル（ここで、メモリセルとは
アクセスの１単位となるメモリ領域をいう）が合計４×
64個使用される。今、蓄積すべき元のイメージデータの
絵素データの並びを例えば第５図（ａ）のＰ_1,1〜Ｐ
_64,64に示すものとすると、合計４×64個のメモリセル
Ｍ_1,1〜Ｍ_64,4には同図（ｂ）に示すように、メモリセ
ルＭ_1,1にＰ_1,1〜Ｐ_1,16の16個の絵素データが、メモリ
セルＭ_1,2にＰ_1,17〜Ｐ_1,32の16個の絵素データが、以
下同様に絵素データの並びに従って各メモリセルに16個
ずつの絵素データが蓄積される。同図（ｂ）に示すよう
に蓄積されたイメージデータはメモリセルＭ_1,1,M_1,2,M
_1,3,M_1,4,M_2,1，…,M_64,4の順序で各絵素データを読出
し、表示装置やプリンタ装置等に出力することにより、
元のイメージを出力することができる。

同図（ｃ）は同図（ａ）のイメージデータを90度右回
転した後の絵素データの並びを示し、同図（ｄ）は同図
（ｃ）に示す状態のイメージデータを同図（ｂ）と同様
の構成を有する４×64個のメモリセルＮ_1,1〜Ｎ_64,4に
蓄積したときの状態を示す。同図（ｄ）に示すように90
度右回転すると、メモリセルＮ_1,1にはＰ_64,1,P_63,1，
…,P_49,1の16個の絵素データが蓄積され、メモリセルＮ
_1,2にはＰ_48,1,P_47,1，…,P_33,1の16個の絵素データが
蓄積され、以下同様に同図（ｃ）に示す絵素データの並
びに従って各メモリセルに16個ずつの絵素データが蓄積
される。

第５図（ｂ）に示すような絵素データの並びをメモリ
上に持つイメージデータを同図（ｄ）に示すような絵素
データの並びをメモリ上に持つイメージデータに変換
し、或いはその逆方向に変換することを、イメージデー
タの回転処理と呼び、従来は次のような二通りの方式で
実現されていた。

・従来方式（１） 回転対象のイメージデータを記憶部内のメモリセルか
ら逐次プロセッサ内に読込み、ソフトウェア的なビット
操作により回転後のメモリセルの絵素列を生成し、これ
を記憶部内の所定のメモリセルに書込む方式。

例えば、第５図（ｂ）のイメージデータを回転処理し
て同図（ｄ）のイメージデータを得る場合、同図（ｄ）
の例えばメモリセルＮ_1,4の絵素列は、Ｐ_16,1,P_15,1，
…,P_1,1となるので、同図（ｂ）のメモリセルＭ_1,1,M
_2,1,M_3,1，…,M_16,1の各絵素データ列を順次に読出し、
それらの最上位ビットの絵素データを並べたＰ_16,1,P
_15,1，…,P_1,1の絵素データ列を生成して同図（ｄ）の
メモリセルＮ_1,4に書込む如き処理を繰返すものであ
る。

・従来方式（２） 任意の行への書込みと任意の列からの読出しが可能な
16×16ビットのメモリ、或いは行方向へのシフトインと
列の＋，−方向へのシフトアウトが可能な16×16ビット
のシフトレジスタ等の記憶回路を持ち、この記憶回路を
使用して16×16個の絵素データの並びを90度或いは270
度右回転できる回転処理部をハードウェアで用意し、プ
ロセッサは記憶部に蓄積された絵素データを16絵素デー
タずつ即ち１メモリセル単位で回転処理部の上記記憶回
路に書込み、記憶回路に16×16個の絵素データが蓄積さ
れた時点で回転方向に従った読出し順序で１メモリセル
単位ずつ絵素データを回転処理部から読出して記憶部の
所定のメモリセルへ書込む方式。

例えば、第５図（ｂ）のイメージデータを同図（ｄ）
のイメージデータに変換する場合、プロセッサは同図
（ｂ）のメモリセルＭ_1,1,M_2,1，…,M_16,1の16個のメモ
リセルの内容を順次読出して回転処理部の記憶回路に書
込み、次にその記憶回路から絵素データＰ_16,1,P_15,1，
…,P_1,1の並びの１メモリセル分の絵素データを読出し
て同図（ｄ）のメモリセルＮ_1,4に書込み、絵素データ
Ｐ_16,2,P_15,2，…,P_1,2の並びの１メモリセル分の絵素
列を読出して同図（ｄ）のメモリセルＮ_2,4に書込み、
以下同様の処理を行なって絵素データＰ_16,16,P_15,16，
…,P_1,16の絵素列までをメモリセルＮ_16,4に書込むこと
により、16個分のメモルセルブロックの回転処理を行な
い、同様の処理を残りのメモリセルブロックに対して繰
返すものである。

〔発明が解決しようとする問題点〕

しかし、上述した従来の方式には次のような欠点があ
る。

・従来方式（１） プロセッサによる記憶部からの１メモリセルの読出し
サイクルに要する時間をT1,プロセッサによる記憶部へ
の１メモリセルの書込みサイクルに要する時間をT2とす
ると、それらを合算した時間に加えソフトウェアによる
ビット操作に要する時間が回転処理時間に加算されるこ
とになり、更にソフトウェアによるビット操作はその回
数も極めて多いことから処理時間が非常に長くなる欠点
がある。

・従来方式（２） 従来方式（１）の如くソフトウェアによるビット操作
を行なわないのでその時間分だけ処理時間は短縮される
が、逆にプロセッサが読出した１メモリセルの内容を回
転処理部に書込む時間と回転処理部から１メモリセルの
内容を読出す読出し時間が、プロセッサによる記憶部か
らのメモリセルの読出しサイクル時間T1および書込みサ
イクル時間T2以外に必要となり、やはり処理時間が長く
なる。

本発明はこのような従来の欠点を解決したもので、そ
の目的は、イメージデータの回転処理を高速に行なうこ
とができるイメージデータ回転処理装置を提供すること
にある。

〔問題点を解決するための手段〕

本発明は上記目的を達成するために、 Ｎ画素×Ｎライン×Ｎブロック分サイズのイメージデ
ータを90度または270度回転させるイメージデータ回転
処理部において、 １セルがＮ画素の容量を有し、回転対象イメージデー
タを記憶するＮ画素×Ｎライン×Ｎブロック分の容量を
持つ第１のメモリセル群と、回転後イメージデータを記
憶するＮ画素×Ｎライン×Ｎブロック分の容量を持つ第
２のメモリセル群と、回転処理に際して一時的に使用す
るＮ画素×Ｎライ分の容量を持つダミーメモリセル群と
を備えた記憶部と、 該記憶部にデータ線、アドレス線および制御線から構
成されるバスにより接続され、 第２の制御部へ起動コマンドを送出し、 前記第１のメモリセル群の１つのブロックについて、
１メモリセルずつ、そのメモリセルのアドレスを前記ア
ドレス線に、リード信号を前記リード線にそれぞれ出力
することによりそのメモリセルの内容を前記データ線を
介して読出して、このメモリセルの内容をシフトイン・
モードの回転処理部にシフトインさせ、続いて前記ダミ
ーメモリセル群中の書込み先のメモリセルのアドレスを
前記アドレス線に、ライト信号を前記制御線にそれぞれ
出力し、シフトアウト・モードの回転処理部から前記デ
ータ線に出力される１メモリセル分の内容を前記ダミー
メモリセル群に書込ませる第１の一連の読出し書込みシ
ーケンスを実行し、 次いで、前記第１のメモリセル群の残りのブロックに
ついて、ブロック毎に、１メモリセルずつ、そのメモリ
セルのアドレスを前記アドレス線に、リード信号を前記
制御線にそれぞれ出力することによりそのメモリセルの
内容を前記データ線を介して読出して、このメモリセル
の内容をシフトイン・モードの回転処理部にシフトイン
させ、続いて前記第２のメモリセル群の回転方向に合致
したブロック中の書込み先のメモリセルのアドレスを前
記アドレス線に、ライト信号を前記制御線にそれぞれ出
力し、シフトアウト・モードの回転処理部から前記デー
タ線に出力される１メモリセル分の内容を前記第２のメ
モリセル群に書込ませる第２の一連の読出し書込みシー
ケンスを実行し、 最後に前記ダミーメモリセル群について、１メモリセ
ル毎に、そのメモリセルのアドレスを前記アドレス線
に、リード信号を前記制御線にそれぞれ出力することに
よりそのメモリセルの内容を前記データ線を介して読出
して、このメモリセルの内容をシフトイン・モードの回
転処理部にシフトインさせ、続いて前記第２のメモリセ
ル群の未だ回転後イメージデータが格納されていないブ
ロック中の書込み先のメモリセルのアドレスを前記アド
レス線に、ライト信号を前記制御線にそれぞれ出力し、
シフトアウト・モードの回転処理部から前記データ線に
出力される１メモリセル分の内容を前記第２のメモリセ
ル群に書込ませる第３の一連の読出し書込みシーケンス
を実行する第１の制御部と、 前記バスに接続されると共に、Ｎ画素×Ｎライン分の
記憶手段を有し、シフトイン・モード時には前記データ
線に現れるメモリセルの内容を前記記憶手段にシフトイ
ンし、シフトアウト・モード時には前記記憶手段の内容
を前記シフトイン方向と垂直な方向にシフトアウトして
得た回転処理後の内容を１メモリセルずつ前記データ線
上に出力する第１の回転処理部と、 前記バスに接続されると共に、Ｎ画素×Ｎライン分の
記憶手段を有し、シフトイン・モード時には前記データ
線に現れるメモリセルの内容を前記記憶手段にシフトイ
ンし、シフトアウト・モード時には前記記憶手段の内容
を前記シフトイン方向と垂直な方向にシフトアウトして
得た回転処理後の内容を１メモリセルずつ前記データ線
上に出力する回転処理部であって、前記第１の回転処理
部がシフトイン・モードのときはシフトアウト・モード
にされ、前記第１の回転処理部がシフトアウト・モード
のときはシフトイン・モードとされる第２の回転処理部
と、 前記バスに接続され、前記第１の制御部が前記第１乃
至第３の一連の読出し書込みシーケンスにおいて１ブロ
ック分の一連の読出し書込みシーケンスを完了する毎に
前記第１及び第２の回転処理部のモードを他方のモード
にそれぞれ切り替える制御を行ない、且つ、前記第１の
制御部が前記読出しを行なった際に前記バスのデータ線
に出力されたメモリセルの内容をシフトイン・モードの
回転処理部に取込ませると共に、前記第１の制御部が前
記制御線および前記アドレス線に出力したライト信号お
よびメモリセルのアドレスを使用して該アドレスに対応
する前記記憶部のダミーメモリセル群または第２のメモ
リセル群のメモリセルに、シフトアウト・モードの回転
処理部から前記データ線に出力された１メモリセル分の
内容を書込ませる制御を行う第２の制御部と、 前記第１の制御部の前記第１乃至第３の一連の読出し
書込みシーケンスにおいて、前記第１の制御部が前記デ
ータ線に出力しようとしたデータがデータ線に伝達され
ないように遮断するゲートとを備えている。

〔作用〕

本発明のイメージデータ回転処理装置においては、記
憶部の第１のメモリセル群に記憶されたイメージデータ
を90度または270度回転させて第１のメモリセル群に保
持させる場合、第１の制御部が、第１のメモリセル群の
１つのブロック分の内容を１メモリセル毎に読出してダ
ミーメモリセル群へ書込もうとする第１の一連の読出し
書込みシーケンスを実行し、次いで第１のメモリセル群
の残りのブロックについて、ブロック毎に、そのブロッ
クの内容を１メモリセル毎に読出して第２のメモリセル
群の回転方向合致したブロックへ書込もうとする第２の
一連の読出し書込みシーケンスを実行し、最後にダミー
メモリセル群の内容を１メモリセル毎に読出して第２の
メモリセル群の未だ回転後イメージデータが格納されて
いないブロックへ書込もうとする第２の一連の読出し書
込みシーケンスを実行する。この第１乃至第３の一連の
読出し書込みシーケンスの期間中、第２の制御部は、第
１の制御部が１ブロック分の一連の読出し書込みシーケ
ンスを完了する毎に第１及び第２の回転処理部の動作モ
ードを互いに反転させ、且つ、第１の制御部が読出しを
行った際にバスのデータ線上に現れたメモリセルの内容
をシフトイン・モード側の回転処理部に取込ませ、第１
の制御部がメモリセルの内容を書込もうとして同時にバ
スのアドレス線およびデータ線に出力したアドレスおよ
びライト信号を使用して該アドレスに対応する記憶部の
メモリセルに、第１の制御部が書込もうとしたメモリセ
ルの内容を代えて、シフトアウト・モード側の回転処理
部で回転処理された１メモリセル分の内容を書込ませる
制御を行なう。

〔実施例〕

次に本発明の実施例について図面を参照して詳細に説
明する。

第１図は本発明の実施例のブロック図であり、本実施
例のイメージデータ回転処理装置は、制御部１と，記憶
部２と、データ線，アドレス線，制御線を含むバス３
と、第１の回転処理部４と、第２の回転処理部５と、回
転制御部６とで構成されている。

記憶部２は、１メモリセルが16ビット構成のメモリセ
ル群で構成され、回転対象となるイメージデータ及び回
転処理後のイメージデータの絵素データを蓄積する手段
である。ここで、記憶部２には回転対象イメージデータ
を記憶するメモリセル群と、これとは別に回転後イメー
ジデータを記憶するためのメモリセル群とが存在し、更
に、回転処理に際して一時的に使用するダミーメモリセ
ル群も存在している。

制御部１は例えば16ビットマイクロプロセッサ等で構
成され、外部よりイメージデータの回転指示が与えられ
ると、回転制御部６を起動した後、記憶部２に記憶され
た回転対象イメージデータを１メモリセル単位で読出
し、この読出した内容を記憶部２における回転角に応じ
た位置の他のメモリセルに書込もうとする動作等を行な
うものであり、イメージデータの回転処理の全体的な制
御を行なう手段である。

第１及び第２の回転処理部4,5は、共に16×16ビット
分の絵素データの90度右回転あるいは270度右回転をハ
ードウェア的に行なう手段である。

回転制御部６は、制御部１から起動されると、制御部
１が記憶部２から１メモリセルの絵素データをバス３を
介して読出す毎に、その読出されたバス３上の絵素デー
タを第１及び第２の回転処理部4,5の一方に書込む制御
を行ない、制御部１が記憶部２に対し書込み動作を行な
う毎に、第１及び第２の回転処理部4,5の他方から回転
処理後の１メモリセルの絵素データをバス３のデータ線
に送出させ、制御部１が書込もうとした内容に代えて回
転処理部から出力させた上記の絵素データを制御部１が
送出したアドレスに対応する記憶部２のメモリセルに書
込ませる制御を行なう。

第２図は第１図の第１及び第２の回転処理部4,5並び
に回転制御部６の構成例を示すブロック図である。

第２図において、レジスタ10,11は16×16ビットのレ
ジスタであり、それぞれ双方向バッファ12,13から加え
られる１メモリセル分の絵素データを行方向に順次シフ
トインでき、保持した絵素データを＋，−の列方向にシ
フトアウトしてバッファ12,13に出力できるレジスタで
ある。なお、レジスタ10,11の代わりに任意の行への書
込みと任意の列からの読出しが可能な16×16ビットのメ
モリを使用することも可能である。

バッファ12,13は第１図のバス３におけるデータ線に
接続される。

コマンド受信識別回路14は、第１図の制御部１からの
コマンドを受信識別する回路であり、起動コマンドを受
信するとレジスタ制御回路15,16を起動すると共に起動
コマンドで指定された回転角（90度或いは270度）を通
知し、またカウンタ19及びフリップフロップ20をリセッ
トする。

リード／ライト検出回路18は、第１図のバス３の制御
線に制御部１から送出されるリード信号RD,ライト信号W
Tを監視し、リード信号RDが発生すると信号RD′をレジ
スタ制御回路15,16に送出し、ライト信号WTが発生する
と信号WT′をレジスタ制御回路15,16に送出し、リード
信号RDの発生とそれに続くライト信号WTの発生が行なわ
れると即ち制御部１が１回の読出しサイクル及びそれに
続く１回の書込みサイクルを行なうとカウンタ19を＋１
カウントアップする回路である。

カウンタ19は、コマンド受信識別回路14からのリセッ
ト信号で「０」となり、リード／ライト検出回路18から
のカウントアップ信号によってカウントアップし、内容
が「15」のときにカウントアップ信号が加えられるとフ
リップフロップ20の状態を反転させると共に内容を
「０」に戻すカウンタである。

フリップフロップ20は、コマンド受信識別回路14から
のリセットによって出力を“0"とし、カウンタ19からの
信号で出力を反転するものであり、その出力はレジスタ
制御回路16にそのまま加えられ、レジスタ制御回路15へ
は反転して加えられる。

レジスタ制御回路15,16はコマンド受信識別回路14か
ら起動されると次のような制御を行なう。

（１）フリップフロップ20からの入力が“1"のときに行
なうシフトイン・モード 信号RD′が加わる毎に、バッファ12,13を介して第１
図のバス３におけるデータ線上の内容をレジスタ10,11
にシフトインする。

（２）フリップフロップ20からの入力が“0"のときに行
なうシフトアウト・モード 90度右回転のとき、レジスタ10,11を−の列方向にシ
フトアウトして得た１メモリセル分の絵素データをバッ
ファ12,13を介してバス３のデータ線上に出力する。

270度右回転のとき、レジスタ10,11を＋の列方向にシ
フトアウトして得た１メモリセル分の絵素データをバッ
ファ12,13を介してバス３のデータ線上に出力する。

そして、，の場合とも、データ出力禁止信号ａを
オア回路17を介して制御部１に送出する。このデータ出
力禁止信号ａにより、制御部１は、バッファ12、13の読
み出しサイクルにおいて、記憶部２から出力されたデー
タを、例えば記憶部２とバス３のデータ線との間に設け
たゲートで遮断させ、バッファ12、13からデータ線に出
力された絵素データと記憶部２から出力されたデータが
競合しないようにしている。

なお、第２図に示す構成のうち、レジスタ10,バッフ
ァ12及びレジスタ制御回路15が回転処理部４を構成し、
レジスタ11,バッファ13,レジスタ制御回路16が回転処理
部５を構成し、残りが回転制御部６を構成しており、第
２図に示すこれらの構成を集積化するのが好ましいもの
である。

次に、本実施例の動作を第５図（ｂ）に示したイメー
ジデータを90度右回転し同図（ｄ）に示したイメージデ
ータを得る場合を例にして説明する。

第１図の制御部１は外部より第５図（ｂ）に示したイ
メージデータを90度右回転すべき指示を受けると、先ず
回転制御部６に対し90度右回転の指示を含む起動コマン
ドを送出する。

回線制御部６のコマンド受信識別回路14は制御部１か
らの上記コマンドを受信識別すると、レジスタ制御回路
15,16に対し90度右回転の指示を与えて起動すると共
に、カウンタ19の内容を「０」にリセットし、フリップ
フロップ20の出力を“0"にする。これによって、最初レ
ジスタ制御回路15はシフトイン・モードとなり、レジス
タ制御回路16はシフトアウト・モードとなる。

次に制御部１は、例えば第３図に示すような順序と関
係で第５図（ｂ）に示したイメージデータの読出しと書
込みを繰返す。第３図において、Ｂ_1,1〜Ｂ_4,4は第５図
（ｂ）或いは（ｄ）のメモリセル群を４×４個の領域に
分割した各々の領域を示し、DBはダミー領域を示す。ま
た矢印は、90度右回転する際に制御部１が実行する読出
し書込み方向を示し、矢印に付した番号〜は実行順
序を示す。即ち、制御部１は次のような読出し書込みシ
ーケンスを行なうものである。

領域Ｂ_1,1の位置に相当するメモリセル群（Ｍ_1,1,M
_2,1，…,M_16,1）の絵素データを読出し（このとき後述
するように実際には読出された絵素データはレジスタ10
へ書込まれる）、ダミー領域DBへ書込む（このとき後述
するように実際にはレジスタ11のデータがダミー領域DB
へ書込まれる）。

領域Ｂ_1,2の位置に相当するメモリセル群（Ｍ_1,2,M
_2,2，…,M_16,2）の絵素データを読出し（このとき、後
述するように実際には読出された絵素データはレジスタ
11へ書込まれる。以下同様）、領域Ｂ_1,4の位置に相当
するメモリセル群（Ｎ_1,4,N_2,4，…,N_16,4）へ書込む
（このとき後述するように実際にはレジスタ10のデータ
が領域Ｂ_1,4の位置に相当するメモリセル群に書込まれ
る。以下同様）。

領域Ｂ_1,3の位置に相当するメモリセル群（Ｍ_1,3,M
_2,3，…,M_16,3）の絵素データを読出し、領域Ｂ_2,4の位
置に相当するメモリセル群（Ｎ_17,4,N_18,4，…,N_32,4）
へ書込む。

領域Ｂ_1,4の位置に相当するメモリセル群（Ｍ_1,4,M
_2,4，…,M_16,4）の絵素データを読出し、領域Ｂ_3,4の位
置に相当するメモリセル群（Ｎ_33,4,N_34,4，…,N_48,4）
へ書込む。

領域Ｂ_2,4の位置に相当するメモリセル群（Ｍ_17,4,
M_18,4，…,M_32,4）の絵素データを読出し、領域Ｂ_4,4の
位置に相当するメモリセル群（Ｎ_49,4,N_50,4，…,
N_64,4）へ書込む。

領域Ｂ_3,4の位置に相当するメモリセル群（Ｍ_33,4,
M_34,4，…,M_48,4）の絵素データを読出し、領域Ｂ_4,3の
位置に相当するメモリセル群（Ｎ_49,3,N_50,3，…,
N_64,3）へ書込む。

領域Ｂ_4,4の位置に相当するメモリセル群（Ｍ_49,4,
M_50,4，…,M_64,4）の絵素データを読出し、領域Ｂ_4,2の
位置に相当するメモリセル群（Ｎ_49,2,N_50,2，…,
N_64,2）へ書込む。

領域Ｂ_4,3の位置に相当するメモリセル群（Ｍ_49,3,
M_50,3，…,M_64,3）の絵素データを読出し、領域Ｂ_4,1の
位置に相当するメモリセル群（Ｎ_49,1,N_50,1，…,
N_64,1）へ書込む。

領域Ｂ_4,2の位置に相当するメモリセル群（Ｍ_49,2,
M_50,2，…,M_64,2）の絵素データを読出し、領域Ｂ_3,1の
位置に相当するメモリセル群（Ｎ_33,1,N_34,1，…,
N_48,1）へ書込む。

領域Ｂ_4,1の位置に相当するメモリセル群（Ｍ_49,1,
M_50,1，…,M_64,1）の絵素データを読出し、領域Ｂ_2,1の
位置に相当するメモリセル群（Ｎ_17,1,N_18,1，…,
N_32,1）へ書込む。

領域Ｂ_3,1の位置に相当するメモリセル群（Ｍ_33,1,
M_34,1，…,M_48,1）の絵素データを読出し、領域Ｂ_1,1の
位置に相当するメモリセル群（Ｎ_1,1,N_2,1，…,N_16,1）
へ書込む。

領域Ｂ_2,1の位置に相当するメモリセル群（Ｍ_17,1,
M_18,1，…,M_32,1）の絵素データを読出し、領域Ｂ_1,2の
位置に相当するメモリセル群（Ｎ_1,2,N_2,2，…,N_16,2）
へ書込む。

領域Ｂ_2,2の位置に相当するメモリセル群（Ｍ_17,2,
M_18,2，…,M_32,2）の絵素データを読出し、領域Ｂ_1,3の
位置に相当するメモリセル群（Ｎ_1,3,N_2,3，…,N_16,3）
へ書込む。

領域Ｂ_2,3の位置に相当するメモリセル群（Ｍ_17,3,
M_18,3，…,M_32,3）の絵素データを読出し、同じ領域Ｂ
_2,3の位置に相当するメモリセル群（Ｎ_17,3,N_18,3，…,
N_32,3）へ書込む。

領域Ｂ_3,3の位置に相当するメモリセル群（Ｍ_33,3,
M_34,3，…,M_48,3）の絵素データを読出し、同じ領域Ｂ
_3,3の位置に相当するメモリセル群（Ｎ_33,3,N_34,3，…,
N_48,3）へ書込む。

領域Ｂ_3,2の位置に相当するメモリセル群（Ｍ_33,2,
M_34,2，…,M_48,2）の絵素データを読出し、同じ領域Ｂ
_3,2の位置に相当するメモリセル群（Ｎ_33,2,N_34,2，…,
N_48,2）へ書込む。（このとき後述するように、実際に
は領域Ｂ_３、３のデータがレジスタ10から領域Ｂ_３、２
の位置に相当するメモリセル群に書込まれる）。

ダミー領域DBから読出し処理を行ない領域Ｂ_2,2の
位置に相当するメモリセル群（Ｎ_17,2,N_18,2，…,
N_32,2）へ書込む（このとき後述するように、実際には
領域Ｂ_３、２のデータがレジスタ11から領域Ｂ_２、２の
位置に相当するメモリセル群に書込まれる）。

制御部１による上記のシーケンスが開始され、制御
部１がメモリセルＭ_1,1のデータを読出す為にバス３に
リード信号RDを送出すると、これが回転制御部６のリー
ド／ライト検出回路18で検出され、信号RD′がレジスタ
制御回路15,16に加えられ、シフトイン・モードである
レジスタ制御回路15がその信号RD′に応答して記憶部２
からバス３のデータ線に出力されたメモリセルＭ_1,1の
データをバッファ12を介してレジスタ10にシフトインす
る。また制御部１が上記の読出しサイクルに続いて書込
みサイクルを行なうと、バス３に出力されたライト信号
WTを検出したリード／ライト検出回路18からの信号WT′
によりシフトアウト・モードであるレジスタ制御回路16
がレジスタ11を−の列方向にシフトアウトさせて得たデ
ータをバッファ13を介してバス３のデータ線上に送出さ
せ、制御部１からバス３に出力されていたライト信号WT
及びアドレス信号によってそのデータが記憶部２のダミ
ー領域DBに書込まれる。以後、同様な動作が行なわれる
ことにより、レジスタ10には第４図（ａ）に示すような
状態で領域Ｂ_1,1の位置に相当する16個のメモリセルＭ
_1,1,M_2,1，…,M_16,1の絵素データが保持されることにな
り、連続する16回の読出しサイクルと書込みサイクルと
が行なわれたことにより、カウンタ19は「０」にリセッ
トされると共にフリップフロップ20の出力が“1"に反転
され、レジスタ制御回路15はシフトアウト・モードとな
り、レジスタ制御回路16はシフトイン・モードとなる。

次に制御部１が上記のシーケンスを開始し、メモリ
セルＭ_1,2のデータを読出す為にバス３にリード信号RD
を送出すると、これが回転制御部６のリード／ライト検
出回路18で検出され、信号RD′がレジスタ制御回路15,1
6に加えられ、シフトイン・モードであるレジスタ制御
回路16がその信号RD′に応答して記憶部２からバス３の
データ線に出力されていたメモリセルＭ_1,2のデータを
バッファ13を介してレジスタ11にシフトインする。また
制御部１が続く読出しサイクルにおいてメモリセルＭ
_1,4のアドレスを発生して書込みサイクルを行なうと、
バス３に出力されたライト信号WTを検出したリード／ラ
イト検出回路18からの信号WT′によりシフトアウト・モ
ードであるレジスタ制御回路15がレジスタ10を−の列方
向にシフトアウトさせて得たデータ（絵素Ｐ_1,1〜Ｐ
_16,1で構成される）をバッファ12を介してバス３のデー
タ線上に送出させ、制御部１からバス３に出力されてい
たライト信号WTおよびアドレス信号によってそのデータ
を記憶部２のメモリセルＭ_1,4に記憶させる。以後、同
様な動作が行なわれることにより、レジスタ11には第４
図（ｂ）に示すような状態で領域Ｂ_1,2の位置に相当す
る16個のメモリセルＭ_1,2,M_2,2，…,M_16,2の絵素データ
が保持されることになり、領域Ｂ_1,4に相当するＮ_1,4,N
_2,4，…,N_16,4の16個のメモリセルには領域Ｂ_1,1に相当
するメモリセルＭ_1,1〜Ｍ_16,1の絵素データを90度右回
転した絵素データが記憶されたことになる。即ち、の
シーケンスで読出された領域の絵素データは回転処理さ
れて次の番号のシーケンスで記憶部２に書込まれる。
そして連続する16回の読出しサイクルと書込みサイクル
とが行なわれたことにより、カウンタ19は「０」にリセ
ットされると共にフリップフロップ20の出力が“0"に反
転され、再びレジスタ制御回路15はシフトイン・モード
となり、レジスタ制御回路16はシフトアウト・モードと
なる。

以下同様にして制御部１による上記〜の残りのシ
ーケンスが行なわれることにより、番号ｉ−１のシーケ
ンス中で読出された領域の絵素データが回転処理されて
番号ｉのシーケンス中の書込み処理において矢印が指し
示す領域に格納され、第５図（ｂ）に示した並びをメモ
リ上に持つイメージデータを第５図（ｄ）に示す並びを
メモリ上に持つイメージデータに変換することができ
る。

以上の説明は90度右回転についてのものであるが、27
0度右回転も第３図に示した読出し書込みシーケンスを
それに応じたシーケンスとすることにより同様に処理さ
れる。また、回転対象イメージデータを64×64ビットの
絵素データから成るものとしたが、これは説明の便宜上
であり、任意のサイズのイメージデータの回転処理が可
能である。なお、最初の領域Ｂ_1,の位置に相当するメモ
リセルのイメージデータのレジスタ10への書込み、レジ
スタ11のイメージデータの最後の領域Ｂ_2,2に相当する
メモリセルへの書込みをダミー領域DBを使用して行なっ
たが、これは制御部１のシーケンスを画一化するためで
ある。

〔発明の効果〕

以上説明したように、本発明によれば、第１の制御部
が記憶部のメモリセル群に記憶された回転対象イメージ
データを１メモリセル単位でバスを介して読出す期間
に、第２の制御部によってバスに出力されたそのメモリ
セルの内容を一方の回転処理部に書込み、第１の制御部
がバスを介して記憶部の回転対象イメージデータ記憶用
の所定のメモリセルに書込み動作を行なう期間に、第２
の制御部によって他方の回転処理部で回転処理されたメ
モリセルの内容を第１の制御部が書込もうとする記憶部
のメモリセルに書込むことにより、イメージデータの回
転処理を行なうものであり、回転処理時間を第１の制御
部が回転対象イメージデータの全てのメモリセルの内容
を読出し、これを記憶部に書戻すのに要する時間にほぼ
等しくすることができ、イメージデータの高速回転処理
が可能となる。

また、第１の制御部は、「１メモリセルからの読出し
と１メモリセルへの書込み」というサイクルを繰り返す
だけで済み、従って通常のイメージデータの転送のシー
ケンスと同じシーケンスを実行するだけでイメージデー
タの回転が行なえる。

更に、第１の制御部と記憶部とがバスに接続されたシ
ステムにイメージデータの回転機能を付加する場合、第
２の制御部と第１および第２の回転処理部とをバスに接
続するだけで済む。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、 第２図は回転処理部4,5及び回転制御部６の構成例を示
すブロック図、 第３図は制御部３が90度右回転処理時に行なう読出し書
込みシーケンス例を示す図、 第４図はレジスタ10,11の保持内容例を示す図および、 第５図はイメージデータの回転処理の説明図である。 図において、 １……制御部、4,5……回転処理部 ２……記憶部、６……回転制御部 ３……バス

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】Ｎ画素×Ｎライン×Ｎブロック（Ｎは２以
   上の整数）分サイズのイメージデータを90度または270
   度回転させるイメージデータ回転処理装置において、 １セルがＮ画素の容量を有し、回転対象イメージデータ
   を記憶するＮ画素×Ｎライン×Ｎブロックの容量を持つ
   第１のメモリセル群と、回転後イメージデータを記憶す
   るＮ画素×Ｎライン×Ｎブロック分の容量を持つ第２の
   メモリセル群と、回転処理に際して一時的に使用するＮ
   画素×Ｎライン分の容量を持つダミーメモリセル群とを
   備えた記憶部（２）と、 該記憶部にデータ線、アドレス線および制御線から構成
   されるバスにより接続され、 回転制御部（６）へ起動コマンドを送出し、 前記第１のメモリセルの１つのブロックについて、１メ
   モリずつ、そのメモリセルのアドレスを前記アドレス線
   に、リード信号を前記リード線にそれぞれ出力すること
   によりそのメモリセルの内容を前記データ線を介して読
   出して、このメモリセルの内容をシフトイン・モードの
   回転処理部にシフトインさせ、続いて前記ダミーメモリ
   セル群中の書込み先のメモリセルのアドレスを前記アド
   レス線に、ライト信号を前記制御線にそれぞれ出力し、
   第１の一連の読出し書込みシーケンスを実行し、 次いで、前記第１のメモリセル群の残りのブロックにつ
   いて、ブロック毎に、１メモリセルずつ、そのメモリセ
   ルのアドレスを前記アドレス線に、リード信号を前記制
   御線に読出して、このメモリセルの内容をシフトイン・
   モードの回転処理部にシフトインさせるとともに、この
   シフトインされたデータを当該回転処理部がシフトアウ
   ト・モードのとき、前記第２のメモリセル群の回転方向
   に合致したブロック中の書込み先のメモリセルのアドレ
   スを前記アドレス線に、ライト信号を前記制御線に出力
   して前記第２のメモリセル群に書込ませる第２の一連の
   読出し書込みシーケンスを実行し、 最後に前記ダミーメモリセル群について、第１のメモリ
   セルの最後の読出しのブロックの各メモリセルからその
   メモリセルのアドレスを前記アドレス線に、リード信号
   を前記制御線にそれぞれ出力することによりそのメモリ
   セルの内容を前記データ線を介して読出して、このメモ
   リセルの内容をシフトイン・モードの回転処理部にシフ
   トインさせ、続いて前記第２のメモリセル群の最後に回
   転後にイメージデータが格納されるブロック中の書込み
   ブロック中の書込み先のメモリセルのアドレスを前記ア
   ドレス線に、ライト信号を前記制御線にそれぞれ出力
   し、シフトアウト・モードの回転処理部から前記データ
   線に出力される１メモリセル分の内容を前記第２のメモ
   リセル群に書込ませる第３の一連の読出し書込みシーケ
   ンスを実行する制御部（１）と、 前記バスに接続されると共に、Ｎ画素×Ｎライン分の記
   憶手段を有し、シフトイン・モード時には前記データ線
   に現れるメモリセルの内容を前記記憶手段にシフトイン
   し、シフトアウト・モード時には前記記憶手段の内容を
   前記シフトイン方向と垂直な方向にシフトアウトして得
   た回転処理後の内容を１メモリセルずつ前記データ線上
   に出力する第１の回転処理部（４）と、 前記バスに接続されると共に、Ｎ画素×Ｎライン分の記
   憶手段を有し、シフトイン・モード時には前記データ線
   に現れるメモリセルの内容を前記記憶手段にシフトイン
   し、シフトアウト・モード時には前記記憶手段の内容を
   前記シフトイン方向と垂直な方向にシフトアウトして得
   た回転処理後の内容を１メモリセルずつ前記データ線上
   に出力する回転処理部であって、前記第１の回転処理部
   （４）がシフトイン・モードのときはシフトアウト・モ
   ードにされ、前記第１の回転処理部（４）がシフトアウ
   ト・モードのときはシフトイン・モードとされる第２の
   回転処理部（５）と、 前記バスに接続され、前記制御部（１）が前記第１乃至
   第３の一連の読出し書込みシーケンスにおいて１ブロッ
   ク分の一連の読出し書込みシーケンスを完了する毎に前
   記第１の回転処理部（４）及び第２の回転処理部（５）
   のモードを他方のモードにそれぞれ切り替える制御を行
   ない、且つ、前記制御部（１）が前記読出しを行なった
   際に前記バスのデータ線に出力された第１のメモリセル
   群又はダミーメモリセル群からメモリセルの内容をシフ
   トイン・モードの回転処理部に取込ませると共に、前記
   制御部（１）が前記制御線および前記アドレス線に出力
   したライト信号およびメモリセルのアドレスを使用して
   該アドレスに対応する前記記憶部のダミーメモリセル群
   または第２のメモリセル群のメモリセルに、シフトアウ
   ト・モードの回転処理部から前記データ線に出力された
   １メモリセル分の内容を書込ませる制御を行う回転制御
   部（６）と、 を備えることを特徴とするイメージデータ回転処理装
   置。