JP2502857B2 - 信号処理装置 - Google Patents
信号処理装置Info
- Publication number
- JP2502857B2 JP2502857B2 JP28831291A JP28831291A JP2502857B2 JP 2502857 B2 JP2502857 B2 JP 2502857B2 JP 28831291 A JP28831291 A JP 28831291A JP 28831291 A JP28831291 A JP 28831291A JP 2502857 B2 JP2502857 B2 JP 2502857B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- predetermined period
- address
- storage device
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Shift Register Type Memory (AREA)
- Image Processing (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、入力信号を時間的に反
転させ出力信号とする信号処理装置に関するものであ
る。
転させ出力信号とする信号処理装置に関するものであ
る。
【０００２】
【従来の技術】入力信号を所定期間に区切り、記憶装置
に記憶させ、次の所定期間に記憶したデータを読み出す
ときに、前の所定期間に書き込んだ信号データの順序を
逆に読み出すことで、入力信号を所定期間毎に時間的に
反転して出力信号とする信号処理装置は、例えば、テレ
ビ信号を左右逆に反転させる場合に実用に供されてい
る。
に記憶させ、次の所定期間に記憶したデータを読み出す
ときに、前の所定期間に書き込んだ信号データの順序を
逆に読み出すことで、入力信号を所定期間毎に時間的に
反転して出力信号とする信号処理装置は、例えば、テレ
ビ信号を左右逆に反転させる場合に実用に供されてい
る。
【０００３】従来の所定期間毎に、前の所定期間の信号
を時間的に反転させた信号（以下、反転信号と略す）を
得る信号処理装置では、反転信号を連続的に得るために
所定期間の信号データを記憶することが可能なデータ容
量の記憶装置を２個用いて、所定期間毎に交互に書き込
み、読み出しを行うことにより連続的に反転信号を得て
いた。
を時間的に反転させた信号（以下、反転信号と略す）を
得る信号処理装置では、反転信号を連続的に得るために
所定期間の信号データを記憶することが可能なデータ容
量の記憶装置を２個用いて、所定期間毎に交互に書き込
み、読み出しを行うことにより連続的に反転信号を得て
いた。
【０００４】図３は従来の時間的に反転した信号を得る
信号処理装置のブロック図を示したものであり、図４は
図３における信号の信号の書き込み、読み出しを説明し
た図である。図４において、所定期間の信号のデータ量
を、ＡN+1とする。
信号処理装置のブロック図を示したものであり、図４は
図３における信号の信号の書き込み、読み出しを説明し
た図である。図４において、所定期間の信号のデータ量
を、ＡN+1とする。
【０００５】まず、最初の所定期間（期間１）では、入
力端子１に入力した入力信号は、セレクタ６によって記
憶装置２に入力され、書き込みアドレス発生器３の発生
する書き込みアドレスに従って書き込まれる。期間１で
は、記憶装置７に時間的に反転させるデータが入ってな
いので、読み出しアドレス発生器９は働かず、データは
読み出されない。
力端子１に入力した入力信号は、セレクタ６によって記
憶装置２に入力され、書き込みアドレス発生器３の発生
する書き込みアドレスに従って書き込まれる。期間１で
は、記憶装置７に時間的に反転させるデータが入ってな
いので、読み出しアドレス発生器９は働かず、データは
読み出されない。
【０００６】次の所定期間（期間２）では、入力端子１
に入力した入力信号は、セレクタ６によって記憶装置７
に入力され、書き込みアドレス発生器８の発生するアド
レスに従って書き込まれる。他方、読み出しアドレス発
生器４で発生する読み出しアドレスにより、書き込みと
は逆方向に記憶装置２のデータを読み出し、時間的に反
転した信号を出力する。そして、その出力信号をセレク
タ１０により選択し、出力端子５に出力する。
に入力した入力信号は、セレクタ６によって記憶装置７
に入力され、書き込みアドレス発生器８の発生するアド
レスに従って書き込まれる。他方、読み出しアドレス発
生器４で発生する読み出しアドレスにより、書き込みと
は逆方向に記憶装置２のデータを読み出し、時間的に反
転した信号を出力する。そして、その出力信号をセレク
タ１０により選択し、出力端子５に出力する。
【０００７】さらに、次の所定期間（期間３）では、書
き込みを記憶装置２で、読み出しを記憶装置７で行うよ
うにして、期間２と同様に書き込み、読み出しを行う。
そして、以降は上記の動作を交互に繰り返す。
き込みを記憶装置２で、読み出しを記憶装置７で行うよ
うにして、期間２と同様に書き込み、読み出しを行う。
そして、以降は上記の動作を交互に繰り返す。
【０００８】すなわち、セレクタ６により記憶装置２，
７への入力データの切り換えを行い、記憶装置２と記憶
装置７とにより書き込み・読み出しを所定期間毎に交互
に行い、セレクタ１０により記憶装置７，２の読み出し
出力を選択的に取り出す構成とし、かつ、読み出しは書
き込みの逆方向に行うことで反転信号を得ていた。
７への入力データの切り換えを行い、記憶装置２と記憶
装置７とにより書き込み・読み出しを所定期間毎に交互
に行い、セレクタ１０により記憶装置７，２の読み出し
出力を選択的に取り出す構成とし、かつ、読み出しは書
き込みの逆方向に行うことで反転信号を得ていた。
【０００９】
【発明が解決しようとする課題】しかし、上記従来の構
成では、所定期間毎に反転信号を得る信号処理におい
て、連続して反転信号を得るためには、所定期間の信号
データを記憶することが可能なデータ容量の記憶装置を
２つ用い、それぞれに書き込み、読み出しアドレス発生
器が必要なため、装置の規模が大きかった。そのため、
特にこの信号処理装置を集積回路で構成する場合、大き
な問題であった。
成では、所定期間毎に反転信号を得る信号処理におい
て、連続して反転信号を得るためには、所定期間の信号
データを記憶することが可能なデータ容量の記憶装置を
２つ用い、それぞれに書き込み、読み出しアドレス発生
器が必要なため、装置の規模が大きかった。そのため、
特にこの信号処理装置を集積回路で構成する場合、大き
な問題であった。
【００１０】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明の信号処理装置は、入力信号を所定期間に
区切り、その区切った入力信号を時間的に反転して出力
する信号処理装置において、前記所定期間の信号データ
のデータ数より１データ以上多く記憶することの可能な
記憶装置と、前記記憶装置に信号データを書き込む書き
込みアドレスを発生する書き込みアドレス発生器と、前
記記憶装置に書き込んだ信号データを読み出す読み出し
アドレスを発生する読み出しアドレス発生器とを備え、
前記記憶装置へは、最初のアドレスより昇順に前記所定
期間だけ書き込む書き込みと、最後のアドレスより降順
に次の所定期間だけ書き込む書き込みとを交互に繰り返
し、同時に読み出しは、前記所定期間に書き込まれた最
後の信号データのアドレスより読み出しを行い、読み出
しの方向を書き込みと同じ方向とすることにより、前記
記憶装置から時間的に反転した出力信号を得る構成とし
ている。
めに、本発明の信号処理装置は、入力信号を所定期間に
区切り、その区切った入力信号を時間的に反転して出力
する信号処理装置において、前記所定期間の信号データ
のデータ数より１データ以上多く記憶することの可能な
記憶装置と、前記記憶装置に信号データを書き込む書き
込みアドレスを発生する書き込みアドレス発生器と、前
記記憶装置に書き込んだ信号データを読み出す読み出し
アドレスを発生する読み出しアドレス発生器とを備え、
前記記憶装置へは、最初のアドレスより昇順に前記所定
期間だけ書き込む書き込みと、最後のアドレスより降順
に次の所定期間だけ書き込む書き込みとを交互に繰り返
し、同時に読み出しは、前記所定期間に書き込まれた最
後の信号データのアドレスより読み出しを行い、読み出
しの方向を書き込みと同じ方向とすることにより、前記
記憶装置から時間的に反転した出力信号を得る構成とし
ている。
【００１１】
【作用】上記の構成により、１つの記憶装置を用いて、
記憶装置への書き込み・読み出しは少なくとも１データ
分だけ読み出しが先行するようにし、かつ、記憶装置の
アドレスは順方向／逆方向に所定期間毎に切り換えるよ
うにした。これにより、時間的に反転した反転信号を得
る信号処理装置を、従来より大幅に構成規模を削減して
実現することが可能となる。
記憶装置への書き込み・読み出しは少なくとも１データ
分だけ読み出しが先行するようにし、かつ、記憶装置の
アドレスは順方向／逆方向に所定期間毎に切り換えるよ
うにした。これにより、時間的に反転した反転信号を得
る信号処理装置を、従来より大幅に構成規模を削減して
実現することが可能となる。
【００１２】
【実施例】図１は本発明の一実施例を示す信号処理装置
のブロック図である。図２は図１における信号の書き込
み・読み出しの方法を説明するための図である。図２に
おいて、所定期間の信号のデータ量をＡN+1とし、以
下、本実施例の構成および動作を説明する。
のブロック図である。図２は図１における信号の書き込
み・読み出しの方法を説明するための図である。図２に
おいて、所定期間の信号のデータ量をＡN+1とし、以
下、本実施例の構成および動作を説明する。
【００１３】まず、最初の所定期間（期間１）では、入
力端子１１に入力した入力信号は、書き込みアドレス発
生器１３の発生するアドレスに従って、記憶装置１２の
アドレスＡ0番地〜ＡN番地まで、所定期間のデータを書
き込む。期間１では、反転信号として出力すべき信号が
書き込まれていないので、読み出しアドレス発生器１４
からアドレスを発生させず、従って、出力端子５に信号
は出力されない。
力端子１１に入力した入力信号は、書き込みアドレス発
生器１３の発生するアドレスに従って、記憶装置１２の
アドレスＡ0番地〜ＡN番地まで、所定期間のデータを書
き込む。期間１では、反転信号として出力すべき信号が
書き込まれていないので、読み出しアドレス発生器１４
からアドレスを発生させず、従って、出力端子５に信号
は出力されない。
【００１４】次に、所定期間（期間２）では、記憶装置
１２のアドレスＡN+1よりＡ1まで、入力信号データの書
き込みを行うように書き込みアドレス発生器１３からア
ドレス発生を行う。同時に、所定期間の信号データの記
憶装置２からの読み出しを、アドレスＡN（所定期間に
書き込んだ信号データの最後のアドレス）〜Ａ0まで、
期間１で書き込んだデータの順序とは逆になるように読
み出しアドレス発生器１４よりアドレス発生を行い、時
間的に反転した信号を出力端子５より得る。
１２のアドレスＡN+1よりＡ1まで、入力信号データの書
き込みを行うように書き込みアドレス発生器１３からア
ドレス発生を行う。同時に、所定期間の信号データの記
憶装置２からの読み出しを、アドレスＡN（所定期間に
書き込んだ信号データの最後のアドレス）〜Ａ0まで、
期間１で書き込んだデータの順序とは逆になるように読
み出しアドレス発生器１４よりアドレス発生を行い、時
間的に反転した信号を出力端子５より得る。
【００１５】さらに、次の所定期間（期間３）では、書
き込みアドレス発生器１３に従って、アドレスＡ0〜ＡN
まで入力信号を記憶装置１２に書き込む。同時に、所定
期間の信号データの記憶装置２からの読み出しを、アド
レスＡ1（所定期間に書き込んだ信号データの最後のア
ドレス）〜ＡN+1まで、期間２で書き込んだデータの順
序とは逆になるように読み出しアドレス発生器１４より
アドレス発生を行い、時間的に反転した信号を出力端子
５より得る。
き込みアドレス発生器１３に従って、アドレスＡ0〜ＡN
まで入力信号を記憶装置１２に書き込む。同時に、所定
期間の信号データの記憶装置２からの読み出しを、アド
レスＡ1（所定期間に書き込んだ信号データの最後のア
ドレス）〜ＡN+1まで、期間２で書き込んだデータの順
序とは逆になるように読み出しアドレス発生器１４より
アドレス発生を行い、時間的に反転した信号を出力端子
５より得る。
【００１６】さらに、次の所定期間（期間４）では、期
間２の書き込み読み出しと同じになる。以下、所定期間
毎に上記の書き込み・読み出しを繰り返すことにより、
時間的に反転した反転信号を連続して得ることが出来
る。
間２の書き込み読み出しと同じになる。以下、所定期間
毎に上記の書き込み・読み出しを繰り返すことにより、
時間的に反転した反転信号を連続して得ることが出来
る。
【００１７】ここで、記憶装置の記憶容量が、所定期間
の信号データより１データでも大きければ、所定期間に
書き込んだデータを書き換える前に反転信号のデータと
して出力することができるため、書き込み・読み出しの
動作を繰り返すことにより、出力端子５には、入力信号
に対して所定期間後に時間的に反転した信号を連続的に
得ることができる。
の信号データより１データでも大きければ、所定期間に
書き込んだデータを書き換える前に反転信号のデータと
して出力することができるため、書き込み・読み出しの
動作を繰り返すことにより、出力端子５には、入力信号
に対して所定期間後に時間的に反転した信号を連続的に
得ることができる。
【００１８】なお、記憶装置の記憶容量が所定期間の信
号データ量より、１データ大きい場合を例に説明した
が、記憶装置の記憶容量が所定期間より２データ以上大
きい場合も同様である。例えば、記憶装置の記憶容量が
所定期間より２データ大きい場合は、図２において、記
憶装置の番地はＡ0〜ＡN+2となる。アドレスの大きい方
より降順（アドレスが逆方向）の書き込み（図２のａに
相当）・読み出し（図２のｂに相当）は、番地をＡN+2
〜Ａ2、または、ＡN+1〜Ａ1のどちらでも可能である。
同様に、アドレスの小さい方より昇順（アドレスが順方
向）の書き込み（図２のａ，ｅに相当）・読み出し（図
２のｄに相当）は、番地をＡ0〜ＡN、または、Ａ1〜Ａ
N+1のどちらでも可能である。さらに、記憶装置の記憶
容量が所定期間の信号データより３データ以上大きい場
合も同様である。
号データ量より、１データ大きい場合を例に説明した
が、記憶装置の記憶容量が所定期間より２データ以上大
きい場合も同様である。例えば、記憶装置の記憶容量が
所定期間より２データ大きい場合は、図２において、記
憶装置の番地はＡ0〜ＡN+2となる。アドレスの大きい方
より降順（アドレスが逆方向）の書き込み（図２のａに
相当）・読み出し（図２のｂに相当）は、番地をＡN+2
〜Ａ2、または、ＡN+1〜Ａ1のどちらでも可能である。
同様に、アドレスの小さい方より昇順（アドレスが順方
向）の書き込み（図２のａ，ｅに相当）・読み出し（図
２のｄに相当）は、番地をＡ0〜ＡN、または、Ａ1〜Ａ
N+1のどちらでも可能である。さらに、記憶装置の記憶
容量が所定期間の信号データより３データ以上大きい場
合も同様である。
【００１９】
【発明の効果】以上説明したように本発明の信号処理装
置は、装置の規模を従来に比べて、半減しているため、
例えば、この信号処理装置を集積回路で構成する場合、
構成面積が小さくなる利点がある。
置は、装置の規模を従来に比べて、半減しているため、
例えば、この信号処理装置を集積回路で構成する場合、
構成面積が小さくなる利点がある。
【図１】本発明の実施例における信号処理装置の構成を
示すブロック図
示すブロック図
【図２】同実施例の信号処理装置における反転信号を得
る書き込み、読み出し動作を説明するための説明図
る書き込み、読み出し動作を説明するための説明図
【図３】従来の信号処理装置の構成を示すブロック図
【図４】従来の信号処理装置における反転信号を得る書
き込み、読み出し動作を説明するための説明図
き込み、読み出し動作を説明するための説明図
１１ 入力端子 １２ 記憶装置 １３ 書き込みアドレス発生器 １４ 読み出しアドレス発生器 １５ 出力端子
Claims (1)
- 【請求項１】入力信号を所定期間に区切り、その区切っ
た入力信号を時間的に反転して出力する信号処理装置に
おいて、 前記所定期間の信号データのデータ数より１データ以上
多く記憶することの可能な記憶装置と、 前記記憶装置に信号データを書き込む書き込みアドレス
を発生する書き込みアドレス発生器と、 前記記憶装置に書き込んだ信号データを読み出す読み出
しアドレスを発生する読み出しアドレス発生器と、を備
え、 前記記憶装置へは、最初のアドレスより昇順に前記所定
期間だけ書き込む書き込みと、最後のアドレスより降順
に次の所定期間だけ書き込む書き込みとを交互に繰り返
し、同時に読み出しは、前記所定期間に書き込まれた最
後の信号データのアドレスより読み出しを行い、読み出
しの方向を書き込みと同じ方向とすることにより、前記
記憶装置から時間的に反転した出力信号を得ることを特
徴とする信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28831291A JP2502857B2 (ja) | 1991-11-05 | 1991-11-05 | 信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28831291A JP2502857B2 (ja) | 1991-11-05 | 1991-11-05 | 信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05127867A JPH05127867A (ja) | 1993-05-25 |
| JP2502857B2 true JP2502857B2 (ja) | 1996-05-29 |
Family
ID=17728553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28831291A Expired - Fee Related JP2502857B2 (ja) | 1991-11-05 | 1991-11-05 | 信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2502857B2 (ja) |
-
1991
- 1991-11-05 JP JP28831291A patent/JP2502857B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05127867A (ja) | 1993-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2522258B2 (ja) | 信号処理装置 | |
| US5416746A (en) | Memory circuit for alternately accessing data within a period of address data | |
| KR910019049A (ko) | 반도체 집적회로 장치 및 그것을 사용한 디지탈 처리장치. | |
| JP2502857B2 (ja) | 信号処理装置 | |
| US5708842A (en) | Apparatus for changing coefficients utilized to perform a convolution operation having address generator which uses initial count number and up/down count inputs received from external | |
| US5500825A (en) | Parallel data outputting storage circuit | |
| JPH05307600A (ja) | データの読込及び読出回路 | |
| JPS6323581B2 (ja) | ||
| JPH05303900A (ja) | 信号処理装置 | |
| JPH04232671A (ja) | Ｃｄ−ｒｏｍデータバッファリング及び読出し用アドレス発生方法および回路 | |
| JP2610887B2 (ja) | イメージデータ回転処理装置 | |
| JP3146772B2 (ja) | デジタル信号処理回路 | |
| JPS6021087A (ja) | アドレス生成回路 | |
| JP3052628B2 (ja) | デジタル信号処理回路 | |
| JP3135252B2 (ja) | アドレス指定装置 | |
| JPH05300028A (ja) | インターリーブアドレス発生回路 | |
| JPH0516740Y2 (ja) | ||
| JPS6135633B2 (ja) | ||
| JP3087488B2 (ja) | データ復元回路 | |
| JPS59193513A (ja) | インタ−リ−ブ回路 | |
| JPS61246848A (ja) | 動作履歴記憶回路 | |
| JPS63256991A (ja) | 編集記憶装置 | |
| JPH0676051A (ja) | 並列画像処理装置 | |
| JPS61170843A (ja) | メモリ制御回路 | |
| JPS6275490A (ja) | 任意整数倍補間拡大機能付きビデオメモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |