KR910019049A - 반도체 집적회로 장치 및 그것을 사용한 디지탈 처리장치. - Google Patents

반도체 집적회로 장치 및 그것을 사용한 디지탈 처리장치. Download PDF

Info

Publication number
KR910019049A
KR910019049A KR1019910005990A KR910005990A KR910019049A KR 910019049 A KR910019049 A KR 910019049A KR 1019910005990 A KR1019910005990 A KR 1019910005990A KR 910005990 A KR910005990 A KR 910005990A KR 910019049 A KR910019049 A KR 910019049A
Authority
KR
South Korea
Prior art keywords
memory
integrated circuit
semiconductor integrated
memory blocks
digital processing
Prior art date
Application number
KR1019910005990A
Other languages
English (en)
Inventor
마사미 우사미
아끼히사 우찌다
사까이요시노
마사또 이와부찌
Original Assignee
미다 가쓰시게
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다 가쓰시게, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 미다 가쓰시게
Publication of KR910019049A publication Critical patent/KR910019049A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)

Abstract

내용 없음

Description

반도체 집적회로 장치 및 그것을 사용한 디지탈 처리장치.
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명이 적용된 논리기능을 갖는 메모리의 제1의 실시예를 도시한 기본 개념도, 제3도는 제1도의 논리기능을 갖는 메모리의 실시예를 도시한 블럭도, 제7도는 본 발명이 적용된 논리기능을 갖는 메모리의 제2의 실시예를 도시한 기본 개념도.

Claims (23)

  1. 여러개의 메모리셀, 1개의 메모리셀이 1개의 워드선과 1쌍의 데이타선쌍이 결합되도록 상기 여러개의 메모리셀에 결합되는 여러개의 워드선과 여러쌍의 데이타선을 각각의 메모리 블럭이 갖는 여러개의 메모리 블럭(RAMl,RAMn), 상기 여러개의 워드선 및 여러쌍의 데이타선에 결합되고, 어드레스 신호에 따라서 상기 여러개의 워드선의 1개와 상기 여러쌍의 데이타선의 적어도 1개를 선택상태로 하는 디코더 수단을 포함하고, 상기 여러개의 메모리 블럭은 서로 다른 어드레스에 할당되어 있고, 또한 서로 병렬적으로 동작상태로 되는 반도체 집적회로 장치.
  2. 특허청구의 범위 제1항에 있어서, 상기 여러개의 메모리 블럭은 동일한 반도체 기판상에 형성되는 반도체 집적회로 장치.
  3. 특허청구의 범위 제2항에 있어서, 상기 여러개의 메모리 블럭에는 연속하는 일련의 어드레스가 순차로 할당되는 반도체 집적회로 장치.
  4. 특허청구의 범위 제3항에 있어서, 상기 여러개의 메모리 블럭의 각각은 랜덤액세스 메모리를 포함하는 반도체집적회로 장치.
  5. 특허청구의 범위 제4항에 있어서, 상기 여러개의 메모리셀은 바이플라형 메모리를 포함하는 반도체 집적회로 장치.
  6. 특허청구의 범위 제5항에 있어서, 상기 반도체 집적 회로장치는 디지탈 처리장치의 고속 기억 장치를 구성하는 논리기능을 갖는 메모리인 반도체 집적회로 장치.
  7. 특허청구의 범위 제6항에 있어서, 상기 고속 기억장치는 벡티레지스터인앤 반도체 집적회로 장치.
  8. 특허청구의 범위 제6항에 있어서, 상기 여러개의 메모리 블럭은 n개로써 1군을 구성하고, 상기 1군으로 된 n개의 메모리블럭의 그 리드 동작 및 라이트 동작에 필요한 사이클시간 tc는 tcn x tmc로 되며(여기에서 tmc는 상기 디지탈처리장치의 기계사이클), 상기 군으로 된 n개의 메모리블럭은 상기 디지탈처리 장치의 1기계사이클마다 순차로 시프트해서 기동되는 반도체 집적회로 장치.
  9. 특허청구의 범위 제6항에 있어서, 상기 여러개의 메모리 블럭은 1쌍의 메모리블럭을 포함하고, 그 리드동작 및 라이트동작에 필요한 사이클시간 tctmc로 되며(여기에서 tmc는 상기 디지탈처리장치의 기계사이클), 한쪽의 메모리블럭이 리드 모드로 되고, 다른쪽의 메모리 블럭이 라이트모드로 되도록 동시에 기동되는 반도체 집적회로장치.
  10. 특허청구의 범위 제9항에 있어서, 상기 쌍을 이루는 메모리 블럭의 각각은 그 동작모드가 교대로 리드 모드 및 라이트모드로 되는 반도체 집적회로 장치.
  11. 특허청구의 범위 제6항에 있어서, 상기 여러개의 메모리 블럭은 n개로써 1군을 이루며, 또한 2군마다 쌍을 이루고, 그 리드동작 및 라이트동작 필요한 사이클시간 tctmc로 되며(여기에서 tmc는 상기 디지탈처리장치의 기계사이클), 상기군을 이루는 n개의 메모리블럭의 각각은 상기 디지탈장치의 1기계사이클 마다 순차로 시프트하며, 또한 각 군이 대응하는 2개의 메모리의 한쪽이 리드 동작모드로 되고, 또 다른쪽이 라이트모드로 되도록 동시에 기동되는 반도체집적 회로장치.
  12. 특허청구의 범위 제11항에 있어서, 상기 군을 이루며, 또한 쌍을 이루는 메모리블럭의 각각은 그 동작모드가 교대로 리드모드 및 라이트모드로 되는 반도체집적회로장치.
  13. 특허청구의 범위 제12항에 있어서, 또 상기 리드동작 및 라이트동작을 위한 어드레스신호를 형성하는 여러개의 어드레스 카운터를 포함하는 반도체 집적회로자치.
  14. 특허청구의 범위 제11항에 있어서, 또 소정의 선택신호에 따라서 상기 여러개의 리드신호를 선택적으로 입력하며, 또한 증폭하는 센스앰프를 포함하는 반도체집적회로장치.
  15. 특허청구의 범위 제14항에 있어서, 상기 센스앰프는 그 컬렉터가 공통결합되는 여러쌍의 바이폴라트랜지스터를 포함하는 반도체직접회로장치.
  16. 중앙처리장치, 메로리관리유니트 및 그 리드 및 라이트 동작에 필요한 사이클시간이 기계사이클의 n배로 됨과 동시에 중복하지 않는 어드레스공간이 할당되며, 또한 병렬동작할 수 있는 n개의 메모리블럭을 갖는 기억장치를 포함하는 디지탈처리장치.
  17. 특허청구의 범위 제16항에 있어서, 상기 n개의 메모리블럭은 동일의 반도체기판상에 형성되는 디지탈처리장치.
  18. 특허청구의 범위 제17항에 있어서, 상기 n개의 메모리블럭은 연속하는 일련의 어드레스가 순차 교대로 할당되는 디지탈처리장치.
  19. 특허청구의 범위 제16항에 있어서, 상기 기억장치는 백티레지스터를 포함하는 고속 기억장치인 디지탈처리장치.
  20. 소정의 기계사이클로 동작되는 CPU, 상기 CPU에 결합되고, 상기 기계사이클의 n배동안 유효로 되는 어드레스 신호 및 상기 기계사이클과 동일 사이클 동안 유효로 되는 데이타를 발생하는 메모리제어유니트 및 상기 어드레스와 데이타를 받아 그 출력데이타가 상기 기계사이클과 동일 사이클 동안 유효로 되는 기억정치를 구비하는 디지탈 처리장치.
  21. 특허청구의 범위 제20항에 있어서, 상기 기억장치는 그 사이클시간이 n기계사이클로 되며, 또한 병렬동작할 수 있는 n개의 메모리를 포함하는 디지탈 처리장치.
  22. 특허청구의 범위 제21항에 있어서, 상기 n개의 메모리는 동일한 반도체기판상에 형성되는 디지탈처리장치.
  23. 특허청구의 범위 제22항에 있어서, 상기 n개의 메모리는 연속하는 일련의 어드레스공간이 순차 교대로 할당되는 디지탈처리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910005990A 1990-04-16 1991-04-15 반도체 집적회로 장치 및 그것을 사용한 디지탈 처리장치. KR910019049A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2-99996 1990-04-16
JP2099996A JPH03296993A (ja) 1990-04-16 1990-04-16 半導体集積回路装置ならびに記憶装置及びディジタル処理装置

Publications (1)

Publication Number Publication Date
KR910019049A true KR910019049A (ko) 1991-11-30

Family

ID=14262239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910005990A KR910019049A (ko) 1990-04-16 1991-04-15 반도체 집적회로 장치 및 그것을 사용한 디지탈 처리장치.

Country Status (3)

Country Link
US (1) US5388073A (ko)
JP (1) JPH03296993A (ko)
KR (1) KR910019049A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100548590B1 (ko) * 1998-11-02 2006-04-12 주식회사 하이닉스반도체 플래시 메모리장치

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0729376A (ja) * 1993-07-14 1995-01-31 Ricoh Co Ltd 半導体メモリ装置及びデータ読み書き方法
US5517657A (en) * 1994-03-30 1996-05-14 Intel Corporation Segment register file read and write pipeline
US5544306A (en) * 1994-05-03 1996-08-06 Sun Microsystems, Inc. Flexible dram access in a frame buffer memory and system
US5473573A (en) * 1994-05-09 1995-12-05 Cirrus Logic, Inc. Single chip controller-memory device and a memory architecture and methods suitable for implementing the same
US5701270A (en) * 1994-05-09 1997-12-23 Cirrus Logic, Inc. Single chip controller-memory device with interbank cell replacement capability and a memory architecture and methods suitble for implementing the same
JPH08203275A (ja) * 1995-01-28 1996-08-09 Sony Corp 遅延用メモリｉｃ
US6560680B2 (en) 1998-01-21 2003-05-06 Micron Technology, Inc. System controller with Integrated low latency memory using non-cacheable memory physically distinct from main memory
US6397299B1 (en) 1998-01-21 2002-05-28 Micron Technology, Inc. Reduced latency memory configuration method using non-cacheable memory physically distinct from main memory
US6815303B2 (en) * 1998-04-29 2004-11-09 Micron Technology, Inc. Bipolar transistors with low-resistance emitter contacts
US6458644B1 (en) 2000-08-31 2002-10-01 United Memories, Inc. Data bus architecture for integrated circuit devices having embedded dynamic random access memory (DRAM) with a large aspect ratio providing reduced capacitance and power requirements
US10297314B2 (en) * 2016-05-25 2019-05-21 Nxp Usa, Inc. Systems and methods for non-volatile flip flops
EP3683797A1 (en) * 2019-01-21 2020-07-22 Melexis Technologies NV Toggled buffer memory apparatus and method of processing time series data

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4683555A (en) * 1985-01-22 1987-07-28 Texas Instruments Incorporated Serial accessed semiconductor memory with reconfigureable shift registers
JPS63282997A (ja) * 1987-05-15 1988-11-18 Mitsubishi Electric Corp ブロツクアクセスメモリ
JPS6457495A (en) * 1987-08-28 1989-03-03 Hitachi Ltd Semiconductor memory device
US5014242A (en) * 1987-12-10 1991-05-07 Hitachi, Ltd. Semiconductor device for a ram disposed on chip so as to minimize distances of signal paths between the logic circuits and memory circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100548590B1 (ko) * 1998-11-02 2006-04-12 주식회사 하이닉스반도체 플래시 메모리장치

Also Published As

Publication number Publication date
JPH03296993A (ja) 1991-12-27
US5388073A (en) 1995-02-07

Similar Documents

Publication Publication Date Title
KR100663248B1 (ko) 단일포트 램을 이용한 동시 어드레싱
US4567579A (en) Dynamic memory with high speed nibble mode
KR960008544A (ko) 다중 메모리 뱅크 선택을 위한 방법 및 장치
KR960008833A (ko) 반도체 기억 장치
US3781829A (en) Test pattern generator
KR910019049A (ko) 반도체 집적회로 장치 및 그것을 사용한 디지탈 처리장치.
GB1423397A (en) Multi-dimensional access solid state memory
EP0188059A1 (en) Semiconductor memory device having read-modify-write configuration
KR870009384A (ko) 반도체 기억 장치
KR920015370A (ko) 반도체 기억장치
KR910005321A (ko) 반도체 기억장치
EP0364110B1 (en) Semiconductor memory device having a serial access memory
KR930024012A (ko) 반도체 기억장치
JP2894691B2 (ja) メガビツト・メモリモジユールのテスト方法および装置
KR930020459A (ko) 간단화된 제어하에서 필요한 데이터를 융통성좋게 출력할 수 있는 반도체 메모리장치 및 동작방법
KR860003605A (ko) 반도체 메모리 장치
KR870009392A (ko) 반도체 기억장치
KR910013285A (ko) 불휘발성 반도체메모리
KR920015374A (ko) 반도체 기억장치
GB2031241A (en) Semiconductor data stores
US5201058A (en) Control system for transferring vector data without waiting for transfer end of the previous vector data
KR930006722A (ko) 반도체 기억장치 및 그 출력제어 방법
KR960012005A (ko) 반도체 메모리
KR900003894A (ko) 집적 반도체회로
US4549283A (en) Digital time delay circuit with high speed and large delay capacity

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid