JPS62191945A - 記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はランダムなアドレスの発生による連続読み出し
を高速に行えるようにする記憶装置に関する。

〔従来の技術〕

従来の記憶装置として、例えば、多数のワードで成る記
憶領域と、該記憶領域のアドレスを指定するアドレスラ
インと、読み出しおよび書き込みのデータを伝送するデ
ータバスと、読み出しおよび書き込みに必要な信号を伝
送する信号ラインを備えて、読み出し処理をワード単位
ごとに行うものがある。

以上の構成において、連続的に読み出し操作を行う場合
、読み出し可能信号を記憶装置に送り、アドレスを順次
指定することにより、指定されたアドレスのデータが順
次読み出される。

このような連続読み出しにおいては、成るデータを読み
出してから次のデータを読み出すまでの時間（即ち、読
み出し周Ｍ）が記憶素子の性能によって一義的に決めら
れる。このため、記憶装置から別の装置（例えば、ブラ
ンク期間を用いて短時間に大量のデータを高速に転送す
る画像処理装置）へ高速にデータ転送をする場合には、
何らかの対策が必要となる。

これを解決するものの１つとしてインターリーブ方式が
ある。かかる方式は、独立に呼び出しが可能な２個の記
憶手段を有し、一方を偶数アドレスに対応させ、他方を
奇数アドレスに対応させるものである。これによって、
偶数アドレスを交互に呼び出した場合（例えば、アドレ
スを単調に増加させ、或いは減少させて連続読み出しを
行う場合）には、見かけ上、転送時間を２にすることが
できる。

〔発明が解決しようとする問題点〕

しかし、従来の記憶装置にあっては、偶数アドレスと奇
数アドレスを交互に呼び出しているため、ランダムなア
ドレスの発生による連続読み出しを高速には行えないと
いう不都合があった。

〔問題点を解決するための手段〕

本発明は上記に鑑みてなされたものであり、ランダムな
アドレスの発生による読み出しを高速に行えるようにす
るため、独立に呼び出し可能な複数の記憶手段の同一ア
ドレスに同一データを持たせるようにした記憶措置を提
供するものである。

〔作用〕

本発明の記憶装置によれば、各記憶部が複数周期におよ
んで同一アドレス上に同一データを読み出させ、偶数ア
ドレスと奇数アドレスの交互読み出しを不要にする。例
えば、画像処理装置において、主走査間のブランキング
時限の間に大量のデータを読み出して転送しようとする
場合に効果を奏する。

〔実施例〕

以下、本発明による記憶装置を詳細に説明する。

図は本発明の一実施例を示し、読み出し可能信号６およ
び書き込み可能信号７に基づいて読み出し周期クロック
１０、記憶部アドレス選択信号１１，１　Ｍ、記録部制
御信号１２．１２゛および読み出しデータ選択信号１３
を発生する制御部１と、読み出し周期クロック１０およ
びアドレス線１５のアドレスに基づいて１周期前のアド
レス１６を出力すアドレスラッチ２と、該ラッチ出力、
アドレス信号およびアドレス選択信号１１および１１゛
に基づいて記憶部アドレス１６および１６′を出力する
アドレスマルチプレクサ３ａおよび３ｂと、記憶アドレ
ス１６．１６”ならびに記憶部制御信号１２．１２′に
基づいて読み出しデータ１７および１７’を出力すると
共に、書き込みデータ線１４上の情報が書き込み時に読
み込まれる記憶部４ａおよび４ｂと、選択信号１３に基
づいて読み出しデータ１７又は１７゛を選択出力するデ
ータマルチプレクサ５より構成される。

以上の構成において、先ず、書き込みモードの場合、記
憶部４ａ、４ｂのアドレスがアドレス線１５の内容とな
るようにアドレスマルチプレクサ３ａ、３ｂに入力され
る選択信号１１．１１゛が制御部１によって生成される
。書き込みデータ１４は記憶部４ａおよび４ｂに同時に
付与され、各々の同一アドレスに同一データが書き込ま
れる。

次に、読み出しモードの場合、アドレス線１５上に、ア
ドレスＡＩ、アドレスＡ２、アドレスＡ３・−一−−−
−−−−−−アドレスＡｎが順次与えられる。制御部１
からは、周期クロック１０がアドレス線１５上のアドレ
ス内容の変化に同期して出力される。このクロック１０
に基づいてアドレスラッチ２は、アドレス線１５上にア
ドレスＡｘが出ているとき、１周期前のアドレスＡｘ−
１をアドレス１６として出力する。アドレスラッチ２の
出力に対し、アドレスマルチプレクサ３は各周期で第１
表の如き動作をするように制御部１によって制御される
。マルチプレクサ３ａおよび３ｂは、１つの記憶部の同
一アドレスのデータが２周期におよんで出力されるよう
に入力アドレスが選択される。制御信号１２および１２
“を、記憶部４ａから第１、第２周期にデータを読み出
し、記憶部４ｂから第２、第３周期にデータを読み出す
ように生成することによって、記憶装置の読み出し周期
の２倍の時間を記憶部４ａ、４ｂの読み出しにあてるこ
とができる。

記憶部４ａ〜４ｂの読み出しデータ１６および１６゛は
、データマルチプレクサ５によって適宜切り換えること
により、記憶部４の読み出し周期の２倍の速度でデータ
を外部へ転送することができる。

尚、以上の実施例では、記憶部に読み書き可能なものを
用いるものとしたが、読み出し専用であってもよい。こ
の場合、予め複数個の読み出し専用の記憶部に同一内容
のデータを予め書き込んでおく必要がある。

また、記憶部が２個の例を示したが、任意数にすること
ができる。数を多くするほど読み出し速度を早くするこ
とができる。

〔発明の効果〕

以上説明した通り、本発明の記憶装置によれば、現アド
レスとラッチアドレスを選択的に複数の記憶部に供給し
、各記憶部が同一アドレスで同一内容データを複数周期
に及んで読み出しできるようにしたため、ランダムなア
ドレスの発生による連続読み出しを実現することができ
る。

【図面の簡単な説明】

図は本発明の一実施例を示すブロック図。 符号の説明 １・−・−制御部　　　　　２−−−−−−−アドレス
ラッチ３ａ、３ｂ−・−アドレスマルチプレクサ４ａ、
４ｂ−・−記憶部

Claims (1)

1. 【特許請求の範囲】 複数のワードで構成された記憶領域を有し、記憶された
   データを指定されたアドレスに基づいて読み出す記憶装
   置において、 与えられたアドレスに同一のデータを記憶 する複数の記憶部と、 データ読み出し用アドレスが指定されたと き前記複数の記憶部の選択された１つの記憶部から前記
   アドレスに対応したデータを読み出させる制御部を備え
   たことを特徴とする記憶装置。