JPS6234133B2 - - Google Patents

Info

Publication number
JPS6234133B2
JPS6234133B2 JP56065912A JP6591281A JPS6234133B2 JP S6234133 B2 JPS6234133 B2 JP S6234133B2 JP 56065912 A JP56065912 A JP 56065912A JP 6591281 A JP6591281 A JP 6591281A JP S6234133 B2 JPS6234133 B2 JP S6234133B2
Authority
JP
Japan
Prior art keywords
data
memory
pattern
bit pattern
expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56065912A
Other languages
English (en)
Other versions
JPS57180128A (en
Inventor
Kyomi Koyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP56065912A priority Critical patent/JPS57180128A/ja
Priority to US06/370,403 priority patent/US4538232A/en
Priority to DE8282103414T priority patent/DE3279011D1/de
Priority to EP82103414A priority patent/EP0064639B1/en
Publication of JPS57180128A publication Critical patent/JPS57180128A/ja
Publication of JPS6234133B2 publication Critical patent/JPS6234133B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/302—Controlling tubes by external information, e.g. programme control
    • H01J37/3023—Programme control
    • H01J37/3026—Patterning strategy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Electron Beam Exposure (AREA)

Description

【発明の詳細な説明】 本発明は、情報密度の高い図形データを高速で
展開してブランキングデータを得ることのできる
電子ビーム露光装置に関する。
従来、半導体ウエハやマスク基板等の試料に微
細パターンを形成するものとして、各種の電子ビ
ーム露光装置が用いられている。これらの装置の
うちで試料を載置したテーブルを一方向に移動せ
しめると共に、電子ビームを上記テーブル移動方
向と直交する方向にスキヤンする、所謂ラスタス
キヤン方式では、矩形または台形形式の図形デー
タを「１」，「０」のデジタル情報に変換してブラ
ンキングデータを作成し、このデータに応じてビ
ームのON・OFFを制御するようにしている。
第１図は上記ラスタスキヤン方式の電子ビーム
露光装置の要部構成を示すブロツク図である。矩
形情報メモリ１に格納された矩形または台形形式
の図形データは、読み出しが行われたのち展開・
書き込み装置２に送られる。この装置２では、１
つの図形データ毎に図形の頂点の座標が求めら
れ、この頂点からメモリのどの番地領域を「１」
の情報に書き替えるかを計算し、ビツトパターン
メモリ３に書き込む。この処理は、例えば次の手
順で実行される。第２図ａに示す如く台形形式の
図形データについて説明すると、図形データをビ
ームの走査方向Ａに沿つて走査ピツチと同じ幅で
スライスし、スライスした各ストリツプの始点と
終点との座標を求め、これらの座標に対応するパ
ターンメモリの２つの番地で狭まれる空間を第２
図ｂに示す如く「１」の情報に書き替える。な
お、この間には図形の最高点と最低点との座標を
求める、この座標区間でストリツプにスライスす
る。ストリツプの両端の座標を計算する、および
各ストリツプの座標区間に相当するメモリ区間に
「１」の情報を書き込むという処理が含まれる。
メモリ区間の「１」の情報書き込みに際しては、
一般に複数の図形が同一メモリ番地を共有する
（重なり図形が別個に処理される）ため、一旦メ
モリの読み出しを行い、読み出したパターンと新
たに書き込もうとするパターンと論理和処理を行
つたのち、この結果を再度メモリに書き込むとい
う方法がとられる。ビツトパターンメモリ３に書
き込まれたパターンは読み出しシフト装置４によ
り一般にワード単位で並列的に読み出され、電子
ビームの走査と同期して直列にブランキング装置
に転送される。
ところで、矩形または台形形式の図形データを
ビツトパターンに変換してメモリに格納するに
は、上述した如く多くの複雑な処理が必要でかつ
時間も掛かる。特に、描画パターンが高集積化さ
れ微細になるに伴い単位領域内の図形数が増え、
これに比例て処理時間も増加する。また、描画装
置が一定の速度を保つて描画を継続するために
は、パターンの粗密に関係なく描画データの作成
を一定時間以内に完了し、ブランキング装置に転
送できる態勢になつていることが必要である。そ
こで第３図に示す如き密なパターンを処理する場
合も描画速度の低下をきたさないレートで描画情
報を供給できるような装置が開発されている。す
なわち、矩形情報メモリに格納された矩形または
台形形式の図形データは展開書き込み装置２で展
開されたのち、書き込みメモリセレクタ５で指定
されたビツトパターンメモリ３ａ，３ｂ，３ｃの
何れかに格納される。なお、描画の実行に先立ち
これらのビツトパターンメモリ３ａ，３ｂ，３ｃ
の全て或いは必要な個数にパターン格納を完了し
ておく。描画開始後は読み出しメモリセレクタ６
で指令されたビツトパターンメモリから描画デー
タが読み出され、このデータが読み出しシフト装
置４を介してブランキング装置に供給される。し
かして、既にいくつかのビツトパターンメモリ３
ａ，３ｂ，３ｃにパターンデータが用意されてい
るため、パターンの集積度が高くビツトパターン
メモリへのデータ生成がブランキング装置へのデ
ータ供給よりも長時間を要する場合にあつても、
遅れ分を予備のビツトパターンメモリを使用する
ことで吸収できる。また、パターンの集積度が小
さい所ではブランキング装置へのデータ供給より
も上記データ生成を短時間で処理できるものもあ
るから、結果的には描画実行行中の任意時刻で遅
れ分の積算和から進み分の積算和を差し引いた差
分が予備のビツトパターンメモリからの読み出し
所用時間を下まわると云う条件下で、描画速度を
低下させることなく描画を行ない得ることにな
る。
しかしながら、この種の装置にあつても次のよ
うな問題を解決することはできなかつた。
すなわち、最近の傾向としてLSIの集積度がよ
り一層高密度化されており、これに伴つてビツト
パターンメモリのデータ生成時間が長くなり描画
速度の低下を招いている。また、この問題に対処
するためビツトパターンメモリの数や容量を大幅
に増やすことは、装置構成の複雑大規模化、コス
ト高および信頼性の低下に継がり好ましくない。
本発明は上記事情を考慮してなされたもので、
その目的とするところは、ビツトパターンメモリ
の数や容量等を大幅に増やすことなく、ビツトパ
ターンメモリのデータ生成をその読み出し時間よ
り短時間で実行することができ、高速でのブラン
キングデータ供給を行ない得る電子ビーム露光装
置を提供することにある。
まず、本発明の概要を説明する。本発明は、異
なる図形データを各別に展開処理して格納する展
開格納ユニツトを複数個設け、これらのユニツト
に格納されたデータを同期して読み出し論理演算
して最終的に必要なブランキングデータを得るよ
うにしたものである。したがつて、本発明によれ
ば上記複数個の展開格納ユニツトを並列動作させ
ることができ、データ生成の処理速度が上記ユニ
ツトの個数に比例して高速化され、これにより高
速でのブランキングデータ供給を行なうことがで
きる。
以下、本発明の詳細を図示の実施例によつて説
明する。
第４図は本発明の一実施例の要部構成を示すブ
ロツク図である。図中１１は矩形または台形形式
の図形データを格納した図形パターンメモリで、
このメモリ１１に格納された図形データはデータ
分配器１２を介して、例えば３個の展開書き込み
装置１３ａ，１３ｂ，１３ｃに送られる。ここ
で、１つの図形データを展開して書き込みを行な
うための所要時間は図形によつて異なるので、展
開書き込み装置１３ａ，１３ｂ，１３ｃが１図形
データ分の処理を終えて新たな図形データを受付
けられる迄に要する時間も異なる。このため、デ
ータ分配器１２は展開書き込み装置１３ａ，１３
ｂ，１３ｃにサイクリツクに図形データを供給す
るのみでなく、展開書き込み装置１３ａ，１３
ｂ，１３ｃからのデータ転送要求に応じてデータ
の分配を行ない負荷の均等な分散をはかるものと
なつている。展開書き込み装置１３ａ，１３ｂ，
１３ｃは従来装置のものと同様の機能を有したも
のであり、これらの展開書き込み装置１３ａ，１
３ｂ，１３ｃにはそれぞれ２組ずつのビツトパタ
ーンメモリ１４ａ，１５ａ，１４ｂ，１５ｂ，１
４ｃ，１５ｃが接続されている。そして、これら
展開書き込み装置１３ａ，１３ｂ，１３ｃおよび
ビツトパターンメモリ１４ａ，１５ａ，〜１４
ｃ，１５ｃから展開格納ユニツトが構成される。
さらに、上記ビツトパターンメモリ１４ａ，１５
ａ，〜１４ｃ，１５ｃにはそれぞれ読み出しシフ
ト装置（読み出しユニツト）１６ａ，１６ｂ，１
６ｃが接続されている。そして、書き込み時に、
例えば展開書き込み装置１３ａはビツトパターン
メモリ１４ａ，１５ａを交互に切り換えて書き込
みを行なう。同様に展開書き込み装置１３ｂはビ
ツトパターンメモリ１４ｂ，１５ｂを、展開書き
込み装置１３ｃはビツトパターンメモリ１４ｃ，
１５ｃを交互に切り換えて書き込みを行なう。ま
た、読み出し時は読み出しシフト装置１６ａ，１
６ｂ，１６ｃが上記展開書き込み装置１３ａ，１
３ｂ，１３ｃが書き込みアクセスを行なつていな
いビツトパターンメモリ１４ａ，１５ａ，〜，
14c，１５ｃから各データを同期してシリアルに
読み出す。この読み出されたデータは、例えば論
理和機能を有した論理演算ゲート（論理演算ユニ
ツト）１７にそれぞれ入力される。そして、この
論理演算ゲート１７を介した出力がブランキング
データとしてブランキング装置に供給されるもの
となつている。
かくして、このような構成であれば、展開書き
込み装置１３ａ，１３ｂ，１３ｃによりビツトパ
ターンメモリ１４ａ，１５ａ，〜，１４ｃ，１５
ｃのいずれか３つ、例えばビツトパターンメモリ
１４ａ，１４ｂ，１４ｃに図形データが書き込ま
れると共に、ビツトパターンメモリ１５ａ，１５
ｂ，１５ｃに書き込まれた図形データが読み出し
シフト装置１６ａ，１６ｂ，１６ｃにより同期し
て読み出される。ここで、ビツトパターンメモリ
１５ａ，１５ｂ，１５ｃに予め生成されたパター
ンをそれぞれP1，P2，P3とすると、論理演算ゲー
ト１７を介して出力されるブランキングデータの
パターンＰは第５図に示す如く上記パターンP1，
P2，P3の論理和となる。なお、上記データは実際
にはブランキング装置に転送される過程でビツト
毎に作られたことになる。
したがつて本装置によれば、次の(1)〜(4)のよう
な効果がある。
(1) 展開書き込み装置１３ａ，１３ｂ，１３ｃお
よびビツトパターンメモリ１４ａ，１５ａ，〜
１４ｃ，１５ｃ等からなる展開書き込み・格納
の機能を有した３つのユニツトを並列動作させ
ることができるので、データ生成の処理速度を
上記ユニツトの数に比例して高速化することが
できる。このため、高速でのブランキングデー
タ供給も容易に行なうことができる。
(2) データを読み出して１ビツトずつシフトする
際に合成する方法をとつているので、複数個の
ビツトパターンメモリ１４ａ，１５ａ，〜１４
ｃ，１５ｃに展開書き込み装置１３ａ，１３
ｂ，１３ｃが独立してパターン格納を行ない得
る。このため、データ生成処理の高速化をはか
る際、メモリのサイクルタイムを律速因子から
外して考えることができる。
(3) データの合成をはかる論理演算ゲート１７の
論理機能を変えることにより、種々の図形演算
を容易に行ない得る。例えば、第６図に示す如
くメモリに予め生成されたパターンQ2，Q3の
論理和とメモリに予め生成されたパターンQ1
との論理積演算によりブランキングデータのパ
ターンＱを得ることができる。また、第７図に
示す如くメモリに予め生成されたパターン
R2，R3の論理和とメモリに予め生成されたパ
ターンR1との非他的論理和演算によりブラン
キングデータのパターンＲを得ることができ
る。
(4) 図形または図形群が反復構造を持つた場合、
基本図形または基本図形群専用のビツトパター
ンメモリを用意し、このメモリから繰り返しリ
ードアクセスを行ない論理演算ゲートで合成す
ることができるので、配列状のパターンの処理
時間が一層短縮される。たとえ、図形または図
形群がそのまま反復されない場合でもシフト走
査時のタイミングをずらすことにより容易に適
用できる。第８図はこの作用を説明するための
模式図であり、基本図形群のパターンＳをシフ
ト時にｎビツトずつタイミングをずらすことに
より、例えば1nビツト遅らせたパターンS1、
2nビツト遅らせたパターンS2等が得られる。
また、上記パターンＳを走査時にｍラインずつ
ずらすことにより、例えば1mライン進ませた
パターンS3、2mライン進ませたパターンS4等
が得られる。
なお、本発明は上述した実施例に限定されるも
のではない。例えば、前記展開書き込み装置およ
びビツトパターンメモリ等からなる展開格納ユニ
ツトの個数は３個に限るものではなく、図形パタ
ーンの数等に応じて適宜定めればよい。さらに、
１つの展開格納ユニツト内のビツトパターンメモ
リの数も仕様に応じて適宜定めればよい。また、
前記論理演算ユニツトも各種変形できるのは勿論
のことである。その他、本発明の要旨を逸脱しな
い範囲で、種々変形して、実施することができ
る。
【図面の簡単な説明】
第１図は従来装置の一例の要部構成を示すブロ
ツク図、第２図ａ，ｂは上記装置の作用を説明す
るための模式図、第３図は従来装置の他の例の要
部構成を示すブロツク図、第４図は本発明の一実
施例の要部構成を示すブロツク図、第５図は上記
実施例の作用を説明するための模式図、第６図乃
至第８図はそれぞれ変形例の作用を説明するため
の模式図である。 １１……図形パターンメモリ、１２……データ
分配器、１３ａ，〜１３ｃ……展開書き込み装
置、１４ａ，１５ａ，〜，１４ｃ，１５ｃ……ビ
ツトパターンメモリ、１６ａ，〜１６ｃ……読み
出しシフト装置、１７……論理演算ゲート。

Claims (1)

    【特許請求の範囲】
  1. １ 電子ビームを試料面上でラスタ走査すると共
    に、矩形又は台形形式の図形データをビームの走
    査方向に沿つて走査のピツチと同じ幅でスライス
    し、上記図形データを「１」，「０」のデジタル情
    報に展開したブランキングデータに応じてビーム
    をON・OFFしパターン描画を行なう電子ビーム
    露光装置において、異なる図形データを個別にデ
    ジタル情報に展開処理して格納する複数の展開格
    納ユニツトと、これらの展開格納ユニツトにそれ
    ぞれ格納された各デジタル情報を同期して読み出
    す読み出しユニツトと、この読出しユニツトで読
    み出された各デジタル情報を論理演算して前記ブ
    ランキングデータを出力する論理演算ユニツトと
    を具備してなることを特徴とする電子ビーム露光
    装置。
JP56065912A 1981-04-30 1981-04-30 Equipment for electron beam exposure Granted JPS57180128A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP56065912A JPS57180128A (en) 1981-04-30 1981-04-30 Equipment for electron beam exposure
US06/370,403 US4538232A (en) 1981-04-30 1982-04-21 Electron-beam lithographic apparatus
DE8282103414T DE3279011D1 (en) 1981-04-30 1982-04-22 Electron-beam lithographic apparatus
EP82103414A EP0064639B1 (en) 1981-04-30 1982-04-22 Electron-beam lithographic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56065912A JPS57180128A (en) 1981-04-30 1981-04-30 Equipment for electron beam exposure

Publications (2)

Publication Number Publication Date
JPS57180128A JPS57180128A (en) 1982-11-06
JPS6234133B2 true JPS6234133B2 (ja) 1987-07-24

Family

ID=13300649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56065912A Granted JPS57180128A (en) 1981-04-30 1981-04-30 Equipment for electron beam exposure

Country Status (4)

Country Link
US (1) US4538232A (ja)
EP (1) EP0064639B1 (ja)
JP (1) JPS57180128A (ja)
DE (1) DE3279011D1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4433384A (en) * 1981-10-05 1984-02-21 Varian Associates, Inc. Pattern data handling system for an electron beam exposure system
KR900001976B1 (ko) * 1984-11-01 1990-03-30 가부시끼가이샤 히다찌세이사꾸쇼 다수 개의 패턴 발생기를 포함하는 패턴 검사 장치
US4980845A (en) * 1985-08-23 1990-12-25 Snap-On Tools Corporation Digital engine analyzer
JPS6298724A (ja) * 1985-10-25 1987-05-08 Hitachi Ltd 電子線描画装置
US4752894A (en) * 1985-12-30 1988-06-21 Deering Michael F Color plotter controller
US4837447A (en) * 1986-05-06 1989-06-06 Research Triangle Institute, Inc. Rasterization system for converting polygonal pattern data into a bit-map
JPH0666248B2 (ja) * 1986-06-27 1994-08-24 東芝機械株式会社 ビ−ム走査描画装置
JPS6394623A (ja) * 1986-10-09 1988-04-25 Hitachi Ltd 描画装置
US4816692A (en) * 1987-07-08 1989-03-28 International Business Machines Corporation Pattern splicing system and method for scanning of electron beam system
US5030836A (en) * 1988-08-05 1991-07-09 Toshiba Machine Co., Ltd. Method and apparatus for drawing patterns using an energy beam
JPH02210814A (ja) * 1989-02-10 1990-08-22 Fujitsu Ltd 半導体装置の製造方法
US5434795A (en) * 1990-01-11 1995-07-18 Fujitsu Limited Method of forming pattern having optical angle in charged particle exposure system
JPH0779075B2 (ja) * 1990-02-21 1995-08-23 株式会社東芝 電子ビーム露光装置
EP0447241B1 (en) * 1990-03-14 1996-06-12 Fujitsu Limited Electron beam exposure system having an improved data transfer efficiency
JPH04162710A (ja) * 1990-10-26 1992-06-08 Fujitsu Ltd 電子ビーム露光装置
JP2880284B2 (ja) * 1990-11-30 1999-04-05 株式会社日立製作所 電子ビーム描画法および装置
JP2501726B2 (ja) * 1991-10-08 1996-05-29 インターナショナル・ビジネス・マシーンズ・コーポレイション コンピュ―タ・イメ―ジ生成装置及びデ―タ減縮方法
US5309354A (en) * 1991-10-30 1994-05-03 International Business Machines Corporation Electron beam exposure method
US5590048A (en) * 1992-06-05 1996-12-31 Fujitsu Limited Block exposure pattern data extracting system and method for charged particle beam exposure
US5446649A (en) * 1992-12-31 1995-08-29 International Business Machines Corporation Data-hiding and skew scan for unioning of shapes in electron beam lithography post-processing
US5481472A (en) * 1993-05-18 1996-01-02 International Business Machines Corporation Method and apparatus for automatically recognizing repeated shapes for data compaction
JP2003288496A (ja) * 2002-03-27 2003-10-10 Toshiba Corp 描画支援システム、描画支援方法、マスク製造支援システム、及びマスク製造支援方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1810413B2 (de) * 1968-11-22 1973-09-06 Siemens AG, 1000 Berlin u. 8000 München Verfahren zum ausgeben von daten aus einer datenverarbeitungsanlage an externe geraete und zum eingeben von daten von den externen geraeten in die datenverarbeitungsanlage
US3881098A (en) * 1973-07-05 1975-04-29 Gerber Scientific Instr Co Photoexposure system
US4063103A (en) * 1975-04-11 1977-12-13 Tokyo Shibaura Electric Co., Ltd. Electron beam exposure apparatus
JPS5493364A (en) * 1977-12-30 1979-07-24 Fujitsu Ltd Exposure system for electron beam
US4280186A (en) * 1978-07-07 1981-07-21 Tokyo Shibaura Denki Kabushiki Kaisha Exposure apparatus using electron beams
JPS5511303A (en) * 1978-07-10 1980-01-26 Chiyou Lsi Gijutsu Kenkyu Kumiai Electron-beam exposure device
US4387433A (en) * 1980-12-24 1983-06-07 International Business Machines Corporation High speed data interface buffer for digitally controlled electron beam exposure system
US4433384A (en) * 1981-10-05 1984-02-21 Varian Associates, Inc. Pattern data handling system for an electron beam exposure system

Also Published As

Publication number Publication date
US4538232A (en) 1985-08-27
EP0064639B1 (en) 1988-09-07
EP0064639A2 (en) 1982-11-17
EP0064639A3 (en) 1985-07-03
JPS57180128A (en) 1982-11-06
DE3279011D1 (en) 1988-10-13

Similar Documents

Publication Publication Date Title
JPS6234133B2 (ja)
US4433384A (en) Pattern data handling system for an electron beam exposure system
US4541114A (en) Routing techniques using serial neighborhood image analyzing system
JPS5821422B2 (ja) 荷電ビ−ム露光装置
US4528634A (en) Bit pattern generator
JPS5847741B2 (ja) パタ−ン発生器
JPS6348175B2 (ja)
JP4586627B2 (ja) データアクセス装置、データアクセス方法、プログラムおよび記録媒体
JPH0256760B2 (ja)
JP2889285B2 (ja) 露光データ転送方法および転送装置
JP2801970B2 (ja) 露光データの生成方法
JP2001093800A (ja) 電子線描画装置
US6151656A (en) Memory apparatus and method for controlling memory access based on memory address directivity
JP2969796B2 (ja) パターンメモリ付イメージ発生装置
JPS6055589A (ja) 記憶装置の制御方式
JPS6019258A (ja) 記憶装置
JP2719589B2 (ja) １チップ半導体記憶装置
JP3247441B2 (ja) 画像処理装置
JPH08138041A (ja) ２値画像の拡大処理装置
JPS61210390A (ja) パタ−ン発生装置
JPS62269267A (ja) 描画デ−タ作成装置
JPS62154728A (ja) 荷電粒子線描画装置
JPS63100550A (ja) ビツトマツプメモリの制御方式
JPH03216775A (ja) スタガ格子配列型メモリの直線描画におけるアクセス方法
JPH02108171A (ja) フレームメモリ装置