JPS6348175B2 - - Google Patents
Info
- Publication number
- JPS6348175B2 JPS6348175B2 JP53082095A JP8209578A JPS6348175B2 JP S6348175 B2 JPS6348175 B2 JP S6348175B2 JP 53082095 A JP53082095 A JP 53082095A JP 8209578 A JP8209578 A JP 8209578A JP S6348175 B2 JPS6348175 B2 JP S6348175B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- data
- basic
- electron beam
- dot data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 40
- 238000010894 electron beam technology Methods 0.000 claims description 38
- 230000003287 optical effect Effects 0.000 claims description 11
- 239000000872 buffer Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 239000013256 coordination polymer Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T17/00—Three dimensional [3D] modelling, e.g. data description of 3D objects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
- H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Geometry (AREA)
- Analytical Chemistry (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Computer Graphics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Electron Beam Exposure (AREA)
Description
【発明の詳細な説明】
この発明はラスタ走査形の電子ビーム露光装置
に関する。
に関する。
第１図に従来のラスタ走査形の電子ビーム露光
装置を示す。電子ビーム光学系１は走査駆動回路
２の出力に従つて電子ビーム３をＸ方向へ走査し
しいる。電子ビーム３で照射されるマスク等の試
料４はテーブル５に載置され、テーブル５はテー
ブル駆動回路６の出力によつて電子ビーム３の走
査と垂直なＹ方向へ連続移動される。このような
電子ビーム３の走査によつて試料４に描画される
図形パターンはドツトパターンデータとして大容
量メモリ例えばデイスク７に収容されている。こ
のドツトパターンは、CPU８、DMA９を介し
て、電子ビーム３がＸ方向に走査する１行分のド
ツトパターンデータ毎に順次取り出されバツフア
１０に収容される。バツフア１０の内容を直列デ
ータに変換して電子ビーム光学系１に順次供給さ
れると、試料４上に図形パターンが描画される。
このとき図形パターン中に、行単位で連続して同
じデータがある場合、その同じデータを繰り返し
利用することによつてデイスク７からバツフア１
０へ転送すべきデータを圧縮し、描画速度の向上
が計られている。しかしながら、図形パターンが
斜め線を含む場合には行単位でのドツトパターン
データは行毎に順次変化することとなり、継続的
には斜め線を描画できないという斜め線制限があ
つた。また異種チツプの混在するような試料の場
合には描画速度が低下する欠点もあつた。
装置を示す。電子ビーム光学系１は走査駆動回路
２の出力に従つて電子ビーム３をＸ方向へ走査し
しいる。電子ビーム３で照射されるマスク等の試
料４はテーブル５に載置され、テーブル５はテー
ブル駆動回路６の出力によつて電子ビーム３の走
査と垂直なＹ方向へ連続移動される。このような
電子ビーム３の走査によつて試料４に描画される
図形パターンはドツトパターンデータとして大容
量メモリ例えばデイスク７に収容されている。こ
のドツトパターンは、CPU８、DMA９を介し
て、電子ビーム３がＸ方向に走査する１行分のド
ツトパターンデータ毎に順次取り出されバツフア
１０に収容される。バツフア１０の内容を直列デ
ータに変換して電子ビーム光学系１に順次供給さ
れると、試料４上に図形パターンが描画される。
このとき図形パターン中に、行単位で連続して同
じデータがある場合、その同じデータを繰り返し
利用することによつてデイスク７からバツフア１
０へ転送すべきデータを圧縮し、描画速度の向上
が計られている。しかしながら、図形パターンが
斜め線を含む場合には行単位でのドツトパターン
データは行毎に順次変化することとなり、継続的
には斜め線を描画できないという斜め線制限があ
つた。また異種チツプの混在するような試料の場
合には描画速度が低下する欠点もあつた。
この発明はこのような欠点を除いた電子ビーム
露光装置を提供することを目的とする。
露光装置を提供することを目的とする。
この発明のラスタ走査形の電子ビーム露光装置
によれば、描画すべき図形パターンは予め複数の
基本図形に分割され、圧縮されたパターンデータ
として各基本図形のパラメータが第１の記憶部に
収容されている。基本図形としては、電子ビーム
のラスタ走査方向に平行な一辺を少なくとも一つ
（例えばその底辺として）持つような、台形、正
方形、長方形等に分割される。
によれば、描画すべき図形パターンは予め複数の
基本図形に分割され、圧縮されたパターンデータ
として各基本図形のパラメータが第１の記憶部に
収容されている。基本図形としては、電子ビーム
のラスタ走査方向に平行な一辺を少なくとも一つ
（例えばその底辺として）持つような、台形、正
方形、長方形等に分割される。
そして、上記第１の記憶部に各基本図形のパラ
メータを用いて、各基本図形を表わすドツトデー
タを順次発生して第２の記憶部に上記描画すべき
図形パターンに対応するドツトデータを再構成し
ていく。ドツトデータを発生するために、上記基
本図形のパラメータから、その基本図形の上記ラ
スタ走査方向に平行な一辺に隣接する２つの辺上
で、かつこの一辺からそれぞれ等距離にある２点
の座標データを計算する座標計算部と、この２点
の座標データから、この２点間を結ぶ線分を表わ
すドツトデータを発生するパターン発生器が設け
られている。このような２点間のドツトデータの
発生を、その２点の上記ラスタ走査方向に平行な
一辺からの距離を順次変えて繰り返すことによ
り、一つの基本図形の全てのドツトデータを発生
し第２の記憶部に書き込んでいく。すなわち、基
本図形をラスタ走査方向に平行な複数の線分に分
割し、各線分のドツトデータを順次発生してい
る。更に、各基本図形のドツトデータを順次発生
することを繰り返して、第２の記憶部には描画す
べき図形パターンに対応した全てのドツトデータ
が再構成される。その後、電子ビームの走査順序
にしたがつて、再構成されたドツトデータを順次
取り出し、電子ビームのオンオフを制御すること
により試料上に図形パターンが描画される。
メータを用いて、各基本図形を表わすドツトデー
タを順次発生して第２の記憶部に上記描画すべき
図形パターンに対応するドツトデータを再構成し
ていく。ドツトデータを発生するために、上記基
本図形のパラメータから、その基本図形の上記ラ
スタ走査方向に平行な一辺に隣接する２つの辺上
で、かつこの一辺からそれぞれ等距離にある２点
の座標データを計算する座標計算部と、この２点
の座標データから、この２点間を結ぶ線分を表わ
すドツトデータを発生するパターン発生器が設け
られている。このような２点間のドツトデータの
発生を、その２点の上記ラスタ走査方向に平行な
一辺からの距離を順次変えて繰り返すことによ
り、一つの基本図形の全てのドツトデータを発生
し第２の記憶部に書き込んでいく。すなわち、基
本図形をラスタ走査方向に平行な複数の線分に分
割し、各線分のドツトデータを順次発生してい
る。更に、各基本図形のドツトデータを順次発生
することを繰り返して、第２の記憶部には描画す
べき図形パターンに対応した全てのドツトデータ
が再構成される。その後、電子ビームの走査順序
にしたがつて、再構成されたドツトデータを順次
取り出し、電子ビームのオンオフを制御すること
により試料上に図形パターンが描画される。
したがつて、描画に必要な図形パターンを、圧
縮された複数の基本図形のパラメータとして記憶
すればよいので、収容すべきデータ量を大幅に減
少でき、またそのデータの転送時間も少なくて済
む。さらに、圧縮されたパターンデータは座標計
算部及びパターン発生器により高速にドツトデー
タとして順次復元されて第２の記憶部上に再構成
されるので、実際の描画は図形パターンの複雑さ
によらずラスタ走査により一定かつ高速に行なう
ことができる。以下図面を参照してこの発明の一
実施例を詳細に説明する。
縮された複数の基本図形のパラメータとして記憶
すればよいので、収容すべきデータ量を大幅に減
少でき、またそのデータの転送時間も少なくて済
む。さらに、圧縮されたパターンデータは座標計
算部及びパターン発生器により高速にドツトデー
タとして順次復元されて第２の記憶部上に再構成
されるので、実際の描画は図形パターンの複雑さ
によらずラスタ走査により一定かつ高速に行なう
ことができる。以下図面を参照してこの発明の一
実施例を詳細に説明する。
第２図はこの発明の一実施例の概略構成を示す
図である。１１は電子ビーム光学系であり、走査
駆動回路１２の出力する走査信号に応じて電子ビ
ーム１３をＸ方向へ走査させる。電子ビーム１３
によつて照射されるマスク等からなる試料１４は
テーブル１５に載置され、このテーブル１５はテ
ーブル駆動回路１６の出力する駆動信号に応じて
電子ビーム１３の走査方向と垂直なＹ方向へ一定
速度又は間欠的に移動される。一方、デイスクメ
モリ１７には圧縮されたパターンデータが収容さ
れている。このパターンデータは例えばミニコン
ピユータからなるコントローラ１８を介して取り
出され、高速データ転送部例えばDMA１９を介
して図形発生部２０内のデータメモリ中に収容さ
れる。図形発生部２０はデータメモリ中のパター
ンデータに従つてドツト形式の図形パターンを発
生し、このドツトパターンデータは記憶部２１に
収容される。記憶部２１に収容されたドツトパタ
ーンデータは順次シリアルデータに変換されて電
子ビーム光学系１１に供給される。このドツトパ
ターンデータに従つてオンオフされる電子ビーム
１３を試料１３の表面に照射しながら走査するこ
とによつて所望の図形が描画される。
図である。１１は電子ビーム光学系であり、走査
駆動回路１２の出力する走査信号に応じて電子ビ
ーム１３をＸ方向へ走査させる。電子ビーム１３
によつて照射されるマスク等からなる試料１４は
テーブル１５に載置され、このテーブル１５はテ
ーブル駆動回路１６の出力する駆動信号に応じて
電子ビーム１３の走査方向と垂直なＹ方向へ一定
速度又は間欠的に移動される。一方、デイスクメ
モリ１７には圧縮されたパターンデータが収容さ
れている。このパターンデータは例えばミニコン
ピユータからなるコントローラ１８を介して取り
出され、高速データ転送部例えばDMA１９を介
して図形発生部２０内のデータメモリ中に収容さ
れる。図形発生部２０はデータメモリ中のパター
ンデータに従つてドツト形式の図形パターンを発
生し、このドツトパターンデータは記憶部２１に
収容される。記憶部２１に収容されたドツトパタ
ーンデータは順次シリアルデータに変換されて電
子ビーム光学系１１に供給される。このドツトパ
ターンデータに従つてオンオフされる電子ビーム
１３を試料１３の表面に照射しながら走査するこ
とによつて所望の図形が描画される。
電子ビーム光学系１１によつて走査可能なスキ
ヤン幅は定められてしまうが、描画すべき図形の
大きさ（以下描画領域と呼ぶ）は任意であるの
で、描画領域を複数の単位領域（セル）に分割す
る。例えばスキヤン幅が512ドツトであれば１セ
ルを512ドツト×512行と定める。行の大きさは便
宜上定めたものである。従つて１セルの情報量
（ドツトパターンデータ）は256Kビツトである。
次に、各セルに含まれる図形は次のように表現さ
れる。
ヤン幅は定められてしまうが、描画すべき図形の
大きさ（以下描画領域と呼ぶ）は任意であるの
で、描画領域を複数の単位領域（セル）に分割す
る。例えばスキヤン幅が512ドツトであれば１セ
ルを512ドツト×512行と定める。行の大きさは便
宜上定めたものである。従つて１セルの情報量
（ドツトパターンデータ）は256Kビツトである。
次に、各セルに含まれる図形は次のように表現さ
れる。
各セルの任意の多角形はいくつかの底辺の方向
が共通（電子ビーム３が走査されるＸ方向）な基
本図形に分割する。例えば第３図ａに示すような
斜め長方形は２つの三角形と平行四辺形に分割で
きる。一般には、任意の多角形を三角形、長方
形、平行四辺形及び台形等を基本図形としてこれ
らの組合せで表現できる。これらのうち台形は各
基本図形を包含するもので、最も基本的なもので
ある。第３図ｂに示すように、台形は基準点P1
（PX1、PY）が与えられると、底辺長△ｌ、高さ
△ｈ、対辺の傾き△X1、△X2の４パラメータで
表現できる。台形以外の基本図形は台形の特殊な
場合として、例えば正方形であれば台形において
△X1＝△X2＝０、△ｌ＝△ｈであるから基準点
と底辺長のみで表現できる。各パラメータを１ワ
ード（16ビツト）で表現すれば、１セル内の１基
本図形は台形の場合でも位置２ワードと図形パラ
メータ４ワードに計６ワードで表現することがで
きる（正方形の場合は位置２ワードと図形パラメ
ータ１ワードの計３ワードで表現できる）。以下
これをパターンデータと呼ぶ。実際のLSIにおい
て、描画領域をセルに分割したとき１セルが有す
る基本図形は約200〜300個であり、パターンデー
タは１セルのドツトパターンに較べて1/10程度に
圧縮されている。デイスクメモリ１７はこのよう
なパターンデータ群を各セル毎にまとめて収容し
ている。
が共通（電子ビーム３が走査されるＸ方向）な基
本図形に分割する。例えば第３図ａに示すような
斜め長方形は２つの三角形と平行四辺形に分割で
きる。一般には、任意の多角形を三角形、長方
形、平行四辺形及び台形等を基本図形としてこれ
らの組合せで表現できる。これらのうち台形は各
基本図形を包含するもので、最も基本的なもので
ある。第３図ｂに示すように、台形は基準点P1
（PX1、PY）が与えられると、底辺長△ｌ、高さ
△ｈ、対辺の傾き△X1、△X2の４パラメータで
表現できる。台形以外の基本図形は台形の特殊な
場合として、例えば正方形であれば台形において
△X1＝△X2＝０、△ｌ＝△ｈであるから基準点
と底辺長のみで表現できる。各パラメータを１ワ
ード（16ビツト）で表現すれば、１セル内の１基
本図形は台形の場合でも位置２ワードと図形パラ
メータ４ワードに計６ワードで表現することがで
きる（正方形の場合は位置２ワードと図形パラメ
ータ１ワードの計３ワードで表現できる）。以下
これをパターンデータと呼ぶ。実際のLSIにおい
て、描画領域をセルに分割したとき１セルが有す
る基本図形は約200〜300個であり、パターンデー
タは１セルのドツトパターンに較べて1/10程度に
圧縮されている。デイスクメモリ１７はこのよう
なパターンデータ群を各セル毎にまとめて収容し
ている。
第４図はこの発明の一実施例の主要部を示すブ
ロツク図である。上述のような形式で圧縮された
１セルのパターンデータはデイスクメモリ１７よ
りコントローラ１８を経由し、DMA１９、CPバ
ス２２を介してデータメモリ２３に転送される。
CPバス２２には前処理部（PPU）２４も接続さ
れ、DMA１９と時分割でデータメモリ２３内の
パターンデータを取り込む。PPU２４はパター
ンデータに従つて図形を描くためのパラメータを
求め関数発生回路（FG）２５へ供給する。FG２
５は第３図ｂに示す台形の対辺の座標を求め、こ
の２点を結ぶ水平線分を発生する。書き込み制御
部（WCU）２６はこの線分データをWCUバス２
７を介してパターンメモリ２１に書き込む。パタ
ーンメモリ２１はそれぞれ512×512ビツトの（ド
ツト）データを収容できる容量をもつ３組のメモ
リ２１1，２１2，２１3を有する。読み出し制御
部（RCU）２８はRCUバス２９を介してメモリ
２１1，２１2，２１3のうちの１つからデータを
読み出し、シリアルデータとして電子ビーム３の
走査に同期して電子ビーム光学系１１へ供給す
る。
ロツク図である。上述のような形式で圧縮された
１セルのパターンデータはデイスクメモリ１７よ
りコントローラ１８を経由し、DMA１９、CPバ
ス２２を介してデータメモリ２３に転送される。
CPバス２２には前処理部（PPU）２４も接続さ
れ、DMA１９と時分割でデータメモリ２３内の
パターンデータを取り込む。PPU２４はパター
ンデータに従つて図形を描くためのパラメータを
求め関数発生回路（FG）２５へ供給する。FG２
５は第３図ｂに示す台形の対辺の座標を求め、こ
の２点を結ぶ水平線分を発生する。書き込み制御
部（WCU）２６はこの線分データをWCUバス２
７を介してパターンメモリ２１に書き込む。パタ
ーンメモリ２１はそれぞれ512×512ビツトの（ド
ツト）データを収容できる容量をもつ３組のメモ
リ２１1，２１2，２１3を有する。読み出し制御
部（RCU）２８はRCUバス２９を介してメモリ
２１1，２１2，２１3のうちの１つからデータを
読み出し、シリアルデータとして電子ビーム３の
走査に同期して電子ビーム光学系１１へ供給す
る。
なお、PPU２４、FG２５、WCU２６及び
RCU２８はインターフエイス部３０、コントロ
ールバス３１を介してコントローラ１８により制
御される。
RCU２８はインターフエイス部３０、コントロ
ールバス３１を介してコントローラ１８により制
御される。
上述のように基本図形は最大６個のパラメータ
（PX1、PY、△X1、△X2、△ｌ、△ｈ）で表現
できるが、基本図形を発生するFG２５はパラメ
ータとしてPX1、PX2、PY、△X1、△X2、△ｈ
を必要とする。PPU２４はこれらのパラメータ
を発生する演算回路である。第５図にPPU２４
の一構成例を示す。同図において、アドレスカウ
ンタ３２はデータメモリ２３から読み出すべきパ
ターンデータのアドレスを保持する。読み出され
たパターンデータはレジスタ３３，３４に取り込
まれる。ALU３５、レジスタフアイル３６，３
７を用いてパターンデータから各種パラメータが
求められ、データバス３８を介してFG２５へ送
られる。３９はPPU２４の各部を制御するコン
トローラである。
（PX1、PY、△X1、△X2、△ｌ、△ｈ）で表現
できるが、基本図形を発生するFG２５はパラメ
ータとしてPX1、PX2、PY、△X1、△X2、△ｈ
を必要とする。PPU２４はこれらのパラメータ
を発生する演算回路である。第５図にPPU２４
の一構成例を示す。同図において、アドレスカウ
ンタ３２はデータメモリ２３から読み出すべきパ
ターンデータのアドレスを保持する。読み出され
たパターンデータはレジスタ３３，３４に取り込
まれる。ALU３５、レジスタフアイル３６，３
７を用いてパターンデータから各種パラメータが
求められ、データバス３８を介してFG２５へ送
られる。３９はPPU２４の各部を制御するコン
トローラである。
第６図ａ，ｂはパターンデータの一例を示すも
ので、第６図ａは台形のパターンデータを示して
いる。“Ce”は位置を示すコマンドでＸ、Ｙ座標
を決めるための２つの座標パラメータPX1、PY
を持つ。又“Cf”は図形を示すコマンドで台形
であれば△ｌ、△ｈ、△X1、△X2の４つのパラ
メータを持つ。各パラメータは12ビツトで表わさ
れている。第６図ｂは正方形のパターンデータを
示し、パラメータはPX1、PY、及び△ｌのみが
与えられている。この他にもこれらのパターンデ
ータの読み出し順序を制御するためのデータ等が
あるがその詳細な説明は省略する。
ので、第６図ａは台形のパターンデータを示して
いる。“Ce”は位置を示すコマンドでＸ、Ｙ座標
を決めるための２つの座標パラメータPX1、PY
を持つ。又“Cf”は図形を示すコマンドで台形
であれば△ｌ、△ｈ、△X1、△X2の４つのパラ
メータを持つ。各パラメータは12ビツトで表わさ
れている。第６図ｂは正方形のパターンデータを
示し、パラメータはPX1、PY、及び△ｌのみが
与えられている。この他にもこれらのパターンデ
ータの読み出し順序を制御するためのデータ等が
あるがその詳細な説明は省略する。
再び第５図において、コントローラ３９はここ
ではマイクロプログラム制御のもので、コントロ
ールバス３１を介して送られる制御信号により起
動される。まずコントローラ３９はアドレスカウ
ンタ３２にパターンデータのアドレスをセツトす
る。アドレスレジスタの内容はCPバス２２を介
してデータメモリ２３に供給され、データメモリ
２３からそのアドレスのパターンデータ（１ワー
ド）が出力される。このパターンデータはCPバ
ス２２を介してレジスタ３３，３４にセツトされ
る。レジスタ３３には上位の４ビツトが取り込ま
れ、パラメータを表わす12ビツトがレジスタ３４
に取り込まれる。レジスタ３３の内容はコントロ
ーラ３９に送られて解読される。例えば第６図ｂ
に示す正方形のパターンデータの第１ワードがレ
ジスタ３３，３４に取り込まれたとすると、コン
トローラ３９はレジスタ３３の内容を解読して各
種の制御信号（図示せず）を発生する。まずレジ
スタ３４の内容（PX1）をバス３８を介してFG
２５に供給するとともにこのデータを取り込む後
述するバツフアを指定する信号を線４０に出力す
る。またこのデータ（PX1）をレジスタフアイル
３６内に収容する。同時に、コントローラ３９は
次にデータメモリ２３から読み出すべきパターン
データ（第２ワード）のアドレスを作成しアドレ
スカウンタ３２へセツトする。これによつてデー
タメモリ２３から第２ワードがレジスタ３４に取
り込まれる。またレジスタ３４の内容は（PY）
である。コントローラ３９はデータ（PY）をデ
ータバス３８を介してFG２５へ供給するととも
にこのデータを収容するバツフアを指定する信号
を線４０に出力する。同時に第３ワードのアドレ
スを作成し、アドレスカウンタ３２にセツトす
る。同様にして第３ワードがレジスタ３４に取り
込まれるとレジスタ３４の内容は（△ｌ）であ
る。いま処理しているデータは正方形のパターン
データであるからコントローラ３９は（△ｌ）の
値をそのまま（△ｈ）としてバス３８に出力す
る。またレジスタ３４内のデータ（△ｌ）は
ALU３５へ供給されるこのときコントローラ３
９はレジスタフアイル３６からデータ（PX1）を
取り出しALU３５へ供給する。ALU３５は
（PX1）に（△ｌ）を加算することによつてデー
タ（PX2）（第３図ｂに示す点ＰのＸ座標）を求
めデータバス３８に出力する。
ではマイクロプログラム制御のもので、コントロ
ールバス３１を介して送られる制御信号により起
動される。まずコントローラ３９はアドレスカウ
ンタ３２にパターンデータのアドレスをセツトす
る。アドレスレジスタの内容はCPバス２２を介
してデータメモリ２３に供給され、データメモリ
２３からそのアドレスのパターンデータ（１ワー
ド）が出力される。このパターンデータはCPバ
ス２２を介してレジスタ３３，３４にセツトされ
る。レジスタ３３には上位の４ビツトが取り込ま
れ、パラメータを表わす12ビツトがレジスタ３４
に取り込まれる。レジスタ３３の内容はコントロ
ーラ３９に送られて解読される。例えば第６図ｂ
に示す正方形のパターンデータの第１ワードがレ
ジスタ３３，３４に取り込まれたとすると、コン
トローラ３９はレジスタ３３の内容を解読して各
種の制御信号（図示せず）を発生する。まずレジ
スタ３４の内容（PX1）をバス３８を介してFG
２５に供給するとともにこのデータを取り込む後
述するバツフアを指定する信号を線４０に出力す
る。またこのデータ（PX1）をレジスタフアイル
３６内に収容する。同時に、コントローラ３９は
次にデータメモリ２３から読み出すべきパターン
データ（第２ワード）のアドレスを作成しアドレ
スカウンタ３２へセツトする。これによつてデー
タメモリ２３から第２ワードがレジスタ３４に取
り込まれる。またレジスタ３４の内容は（PY）
である。コントローラ３９はデータ（PY）をデ
ータバス３８を介してFG２５へ供給するととも
にこのデータを収容するバツフアを指定する信号
を線４０に出力する。同時に第３ワードのアドレ
スを作成し、アドレスカウンタ３２にセツトす
る。同様にして第３ワードがレジスタ３４に取り
込まれるとレジスタ３４の内容は（△ｌ）であ
る。いま処理しているデータは正方形のパターン
データであるからコントローラ３９は（△ｌ）の
値をそのまま（△ｈ）としてバス３８に出力す
る。またレジスタ３４内のデータ（△ｌ）は
ALU３５へ供給されるこのときコントローラ３
９はレジスタフアイル３６からデータ（PX1）を
取り出しALU３５へ供給する。ALU３５は
（PX1）に（△ｌ）を加算することによつてデー
タ（PX2）（第３図ｂに示す点ＰのＸ座標）を求
めデータバス３８に出力する。
更にコントローラ３９は正方形のパラメータと
しては△X1＝△X2＝０であるので、レジスタフ
アイル３７中に予じめ収容されている値０のデー
タを（△X1）、（△X2）として取り出し線４０の
指定するバツフアへ供給する。以上パターンデー
タが正方形の場合について説明したが、第６図ａ
に示す台形のパターンデータの場合には（PX1）
と（△ｌ）とからデータ（PX2）を求めるだけで
よい。
しては△X1＝△X2＝０であるので、レジスタフ
アイル３７中に予じめ収容されている値０のデー
タを（△X1）、（△X2）として取り出し線４０の
指定するバツフアへ供給する。以上パターンデー
タが正方形の場合について説明したが、第６図ａ
に示す台形のパターンデータの場合には（PX1）
と（△ｌ）とからデータ（PX2）を求めるだけで
よい。
以上のようにして、PPU２４は６個のパラメ
ータを作成してFG２５に供給する。このような
PPU２４の動作により、デイスクメモリ１７が
保持すべきパターンデータを大幅に圧縮させるこ
とができる。
ータを作成してFG２５に供給する。このような
PPU２４の動作により、デイスクメモリ１７が
保持すべきパターンデータを大幅に圧縮させるこ
とができる。
第７図はFG２５の一構成例である。同図にお
いて４１〜４６はデータバス３８の内容を線４０
の指定に従つて取り込むバツフアである。バツフ
ア４１，４２，…４６はそれぞれPPU２４から
供給されたデータ（PX1）、（PX2）、（PY）、（△
X1）、（△X2）及び（△ｈ）とを保持する。４７
はFG２５全体の制御を行なうコントローラであ
り、コントロールバス３１によつて起動される。
まずコントローラ４７はバツフア４１〜４３の内
容（各11ビツト）をカウンタ４８〜５０にセツト
し、バツフア４４〜４６の内容（各12ビツト）を
レジスタ５１〜５３へセツトする。レジスタ５１
〜５３の内容（△X1）、（△X2）及び（△ｈ）は
パルス発生器５４へ供給されている。パルス発生
器５４は（△X1）、（△X2）及び（△ｈ）のそれ
ぞれに周波数が比例したクロツクパルスCX1，
CX2及びCYを発生するものである。その詳細な
説明は省略するが例えばバイナリ・レート掛算器
を用いることにより容易にパラメータに比例する
パルス列を発生させることができる。パルス発生
器５４の出力したクロツクパルスCX1，CX2及び
CYはそれぞれカウンタ４８，４９及び５０に供
給され、それぞれのカウンタの内容が順次加算
（（△X1）、（△X2）、（△ｈ）が負であれば減少）
する。したがつて、カウンタ４８，４９及び５０
の内容をそれぞれPX1′、PX2′及びPY′とすれば、
これらの値は、第８図に示すように、台形の基準
点P1，P2から台形の対向する２辺上を同一Ｙ座
標（PY′）を保持しつつ移動する点P1′及びP2′の
座標（PX1′、PY′）、（PX2′、PY′）を表わしてい
る。
いて４１〜４６はデータバス３８の内容を線４０
の指定に従つて取り込むバツフアである。バツフ
ア４１，４２，…４６はそれぞれPPU２４から
供給されたデータ（PX1）、（PX2）、（PY）、（△
X1）、（△X2）及び（△ｈ）とを保持する。４７
はFG２５全体の制御を行なうコントローラであ
り、コントロールバス３１によつて起動される。
まずコントローラ４７はバツフア４１〜４３の内
容（各11ビツト）をカウンタ４８〜５０にセツト
し、バツフア４４〜４６の内容（各12ビツト）を
レジスタ５１〜５３へセツトする。レジスタ５１
〜５３の内容（△X1）、（△X2）及び（△ｈ）は
パルス発生器５４へ供給されている。パルス発生
器５４は（△X1）、（△X2）及び（△ｈ）のそれ
ぞれに周波数が比例したクロツクパルスCX1，
CX2及びCYを発生するものである。その詳細な
説明は省略するが例えばバイナリ・レート掛算器
を用いることにより容易にパラメータに比例する
パルス列を発生させることができる。パルス発生
器５４の出力したクロツクパルスCX1，CX2及び
CYはそれぞれカウンタ４８，４９及び５０に供
給され、それぞれのカウンタの内容が順次加算
（（△X1）、（△X2）、（△ｈ）が負であれば減少）
する。したがつて、カウンタ４８，４９及び５０
の内容をそれぞれPX1′、PX2′及びPY′とすれば、
これらの値は、第８図に示すように、台形の基準
点P1，P2から台形の対向する２辺上を同一Ｙ座
標（PY′）を保持しつつ移動する点P1′及びP2′の
座標（PX1′、PY′）、（PX2′、PY′）を表わしてい
る。
コントローラ４７は線５７を介してカウンタ５
０の内容を取り込み、PY′が所定間隔△Ｙ増加
（又は減少）する毎にそのときの各カウンタの内
容を線５５〜５７に出力する。△Ｙは第８図に示
すように、図形をドツトパターンで表現したとき
におけるドツトの行間隔に対応している。最も簡
単には、Ｙ座標が正数値（少数点以下が０）にな
る毎に、例えばカウンタ５０の内容の下位２ビツ
トが“00”となつたときに各カウンタ４８〜５０
の下位２ビツトを除くビツト（ここでは９ビツ
ト）を取り出せばよい。カウンタ４８，４９の出
力のうち下位４ビツトはそれぞれビツトパターン
発生器５８，５９に供給される。ビツトパターン
発生器５８，５９は16ビツトのビツトパターンデ
ータを発生するもので、入力４ビツトの信号をア
ドレス信号として対応するアドレスの16ビツトの
データを出力するROM又はRAMで構成するこ
とができる。第９図にビツトパターン発生器５
８，５９が発生するビツトパターンを示す。同図
において黒丸は“１”、白丸は“０”を表わして
いる。以下ビツトパターン発生器５８が線６０に
出力するビツトパターンをLBPと呼び、ビツト
パターン発生器５９が線６１に出力するビツトパ
ターンをRBPと呼ぶ。論理積回路６２はLBPと
RBPとを各ビツト対応に論理積を求めて得られ
るビツトパターン（以下ABPと呼ぶ）を線６３
に出力する。これらの各ビツトパターンLBP、
RBP及びABPはWCU２６へ供給されてパターン
メモリ２１へ書き込まれる。WCU２６はビツト
パターン書き込むべきアドレスを決定するため
に、カウンタ４８，４９の出力信号のうち上位各
５ビツトがそれぞれ線６４，６５を介してWCU
２６へ供給される。コントローラ４７はビツトパ
ターン及び座標値をWCU２６へ供給する毎に
WCU２６に対してコントロールバス３１経由で
起動信号を供給する。以下同様にしてPY′＝PY
＋△ｈになるまで同様操作を行なう。
０の内容を取り込み、PY′が所定間隔△Ｙ増加
（又は減少）する毎にそのときの各カウンタの内
容を線５５〜５７に出力する。△Ｙは第８図に示
すように、図形をドツトパターンで表現したとき
におけるドツトの行間隔に対応している。最も簡
単には、Ｙ座標が正数値（少数点以下が０）にな
る毎に、例えばカウンタ５０の内容の下位２ビツ
トが“00”となつたときに各カウンタ４８〜５０
の下位２ビツトを除くビツト（ここでは９ビツ
ト）を取り出せばよい。カウンタ４８，４９の出
力のうち下位４ビツトはそれぞれビツトパターン
発生器５８，５９に供給される。ビツトパターン
発生器５８，５９は16ビツトのビツトパターンデ
ータを発生するもので、入力４ビツトの信号をア
ドレス信号として対応するアドレスの16ビツトの
データを出力するROM又はRAMで構成するこ
とができる。第９図にビツトパターン発生器５
８，５９が発生するビツトパターンを示す。同図
において黒丸は“１”、白丸は“０”を表わして
いる。以下ビツトパターン発生器５８が線６０に
出力するビツトパターンをLBPと呼び、ビツト
パターン発生器５９が線６１に出力するビツトパ
ターンをRBPと呼ぶ。論理積回路６２はLBPと
RBPとを各ビツト対応に論理積を求めて得られ
るビツトパターン（以下ABPと呼ぶ）を線６３
に出力する。これらの各ビツトパターンLBP、
RBP及びABPはWCU２６へ供給されてパターン
メモリ２１へ書き込まれる。WCU２６はビツト
パターン書き込むべきアドレスを決定するため
に、カウンタ４８，４９の出力信号のうち上位各
５ビツトがそれぞれ線６４，６５を介してWCU
２６へ供給される。コントローラ４７はビツトパ
ターン及び座標値をWCU２６へ供給する毎に
WCU２６に対してコントロールバス３１経由で
起動信号を供給する。以下同様にしてPY′＝PY
＋△ｈになるまで同様操作を行なう。
第１０図はWCU２６の一構成図である。レジ
スタ６６，６７，６８にはそれぞれ線６０，６
３，６１を介してFG２５から供給されたビツト
パターンLBP、ABP、RBPが収容される。また
レジスタ６９は16ビツトのすべてが“１”である
ビツトパターン（以下FBPと呼ぶ）が予じめセ
ツトされている。セレクタ７０はコントローラ７
１の指定に従つてレジスタ６６〜６９のうちの１
つを選択し、論理和レジスタ７２に供給する。カ
ウンタ７３及びレジスタ７４にはそれぞれ線６４
及び６５を介してFG２５から供給された５ビツ
トのＸ座標値がセツトされる。以下カウンタ７３
の内容をLAと呼び、レジスタ７４の内容をRA
と呼ぶ。LAは線５７を介してFGから供給される
９ビツトのＹ座標値とともにアドレス変換回路７
５に供給される。アドレス変換回路７５はLAの
上位に９ビツトのＹ座標値を並べてできた14ビツ
トをパターンメモリ２１のアドレスとして合成し
WCUアドレスバス２７2を介してパターンメモリ
２１に供給する。パターンメモリ２１からはこの
アドレスに対応する16ビツトのデータが取り出さ
れ、WCUデータバス２７1を介してデータレジス
タ７６にセツトされる。一方LA及びRAは比較
器７７に供給されており、その大小関係を示す情
報がコントローラ７１に供給される。コントロー
ラ７１は第１１図に示すようなフローチヤートに
従つて動作し、LAとRAとの大小関係に応じて
LBP、ABP、RBP、FBPのうちのいずれかをセ
レクタ７０によつて選択する。この選択されたビ
ツトパターンとデータレジスタ７６に得られたデ
ータとは各ビツト対応に論理和がとられて論理和
レジスタ７２に収容される。次に論理和レジスタ
７２の内容はアドレス変換器７５が指定している
アドレスにWCUデータバス２７1を介して書き込
まれる。
スタ６６，６７，６８にはそれぞれ線６０，６
３，６１を介してFG２５から供給されたビツト
パターンLBP、ABP、RBPが収容される。また
レジスタ６９は16ビツトのすべてが“１”である
ビツトパターン（以下FBPと呼ぶ）が予じめセ
ツトされている。セレクタ７０はコントローラ７
１の指定に従つてレジスタ６６〜６９のうちの１
つを選択し、論理和レジスタ７２に供給する。カ
ウンタ７３及びレジスタ７４にはそれぞれ線６４
及び６５を介してFG２５から供給された５ビツ
トのＸ座標値がセツトされる。以下カウンタ７３
の内容をLAと呼び、レジスタ７４の内容をRA
と呼ぶ。LAは線５７を介してFGから供給される
９ビツトのＹ座標値とともにアドレス変換回路７
５に供給される。アドレス変換回路７５はLAの
上位に９ビツトのＹ座標値を並べてできた14ビツ
トをパターンメモリ２１のアドレスとして合成し
WCUアドレスバス２７2を介してパターンメモリ
２１に供給する。パターンメモリ２１からはこの
アドレスに対応する16ビツトのデータが取り出さ
れ、WCUデータバス２７1を介してデータレジス
タ７６にセツトされる。一方LA及びRAは比較
器７７に供給されており、その大小関係を示す情
報がコントローラ７１に供給される。コントロー
ラ７１は第１１図に示すようなフローチヤートに
従つて動作し、LAとRAとの大小関係に応じて
LBP、ABP、RBP、FBPのうちのいずれかをセ
レクタ７０によつて選択する。この選択されたビ
ツトパターンとデータレジスタ７６に得られたデ
ータとは各ビツト対応に論理和がとられて論理和
レジスタ７２に収容される。次に論理和レジスタ
７２の内容はアドレス変換器７５が指定している
アドレスにWCUデータバス２７1を介して書き込
まれる。
第１１図においてブロツク内の「Ｗ：XXX」
はその時点でのアドレス変換器７５が指示するア
ドレスの内容をパターンメモリ２１から読み出し
たデータとビツトパターンXXXとの論理和出力
をパターンメモリ２１の同じアドレスへ書き込む
ことを表わしている。まず、ブロツク１００にお
いて、LAとRAの大小が比較される。LA＜RA
であればブロツク１０１でセレクタ７０はビツト
パターンLBPを選択してパターンメモリ２１へ
書き込む。次にブロツク１０２において、コント
ローラ７１はカウンタ７３を１だけカウントアツ
プさせる。ブロツク１０３で再びLAとRAの大
小が比較され、再びLA＜RAであれば、ブロツ
ク１０４でFBPの書き込みを行なう。ブロツク
１０５でLAの値を１だけ増加してブロツク１０
３へ戻る。LA＜RAの間は常にブロツク１０４
で、FBPを書き込み、LA≧RAとなつたらブロ
ツク１０６でRBPを書き込むことにより処理を
終える。一方ブロツク１０１でLA≧RAである
場合、ブロツク１０７へ進む。LA＝RAであれ
ばブロツク１０８でABPを書き込んで処理を終
える。ブロツク１０７でLA＝RAでない場合に
は誤りとして検出される。
はその時点でのアドレス変換器７５が指示するア
ドレスの内容をパターンメモリ２１から読み出し
たデータとビツトパターンXXXとの論理和出力
をパターンメモリ２１の同じアドレスへ書き込む
ことを表わしている。まず、ブロツク１００にお
いて、LAとRAの大小が比較される。LA＜RA
であればブロツク１０１でセレクタ７０はビツト
パターンLBPを選択してパターンメモリ２１へ
書き込む。次にブロツク１０２において、コント
ローラ７１はカウンタ７３を１だけカウントアツ
プさせる。ブロツク１０３で再びLAとRAの大
小が比較され、再びLA＜RAであれば、ブロツ
ク１０４でFBPの書き込みを行なう。ブロツク
１０５でLAの値を１だけ増加してブロツク１０
３へ戻る。LA＜RAの間は常にブロツク１０４
で、FBPを書き込み、LA≧RAとなつたらブロ
ツク１０６でRBPを書き込むことにより処理を
終える。一方ブロツク１０１でLA≧RAである
場合、ブロツク１０７へ進む。LA＝RAであれ
ばブロツク１０８でABPを書き込んで処理を終
える。ブロツク１０７でLA＝RAでない場合に
は誤りとして検出される。
パターンメモリ２１は第４図に示したように３
組のメモリ２１1，２１2及び２１3からなり、そ
れぞれ１セル分512ビツト×512行のドツトデータ
を収容できる容量を持つ。各メモリは第１２図に
示すように１セル分のドツトデータを16ビツトを
１語として区分してなる16ビツト×16384語のメ
モリであり、１語16ビツトを単位として読み書き
が行なわれる。WCU２６によつてこの16384語の
うちの１つを選択し、４種のビツトパターン
LBP、ABP、RBP、FBPのうちのいずれかが書
き込まれる。
組のメモリ２１1，２１2及び２１3からなり、そ
れぞれ１セル分512ビツト×512行のドツトデータ
を収容できる容量を持つ。各メモリは第１２図に
示すように１セル分のドツトデータを16ビツトを
１語として区分してなる16ビツト×16384語のメ
モリであり、１語16ビツトを単位として読み書き
が行なわれる。WCU２６によつてこの16384語の
うちの１つを選択し、４種のビツトパターン
LBP、ABP、RBP、FBPのうちのいずれかが書
き込まれる。
いま１セル内の任意の点（ｘ、ｙ）が第Ｎ番目
の語の第Ｍ番目のビツトに対応するものとする。
ｘ、ｙをそれぞれ２進数PX、PYで表わせば、
PXの下位４ビツトがＭに対応し、PXの上位ビツ
トの上に更にPYを並べて得た値がＮに対応して
いる。WCU２６内のアドレス変換器７５はこの
ようにしてパタンメモリのアドレスを作成してい
る。
の語の第Ｍ番目のビツトに対応するものとする。
ｘ、ｙをそれぞれ２進数PX、PYで表わせば、
PXの下位４ビツトがＭに対応し、PXの上位ビツ
トの上に更にPYを並べて得た値がＮに対応して
いる。WCU２６内のアドレス変換器７５はこの
ようにしてパタンメモリのアドレスを作成してい
る。
上述のようにFG２５は台形の対辺の２点（同
一Ｙ座標）のＸ座標を求めている。この２点間を
“１”で埋め、同様操作をPY′＝PY＋△ｈとなる
まで繰り返すことによつて図形が描かれることに
なる。第１３図に示すように、台形２００を描く
場合についてみると、まず底辺は符号２０１〜２
０４で示すアドレスに図示のようなビツトパター
ンを書き込めばよい。符号２０１のアドレスは
（PX1′）から得られたLAがその下位５ビツトを
表わしている。また符号２０４のアドレスは
（PX2′）から得られたRAがその下位５ビツトを
表わしている。従つていまLA＜RAであるから
符号２０１で示されるアドレスにはLBPが書き
込まれる。次に下位５ビツトがLA＋１ LA＋２
で表わされる符号２０２，２０３のアドレスには
FBPが書き込まれる。最後に符号２０４で示さ
れるアドレスはLA＋３としたときRAと等しく
なるのでRBPが書き込まれる。又最初からLA＝
RAの時はABPが書き込まれる。
一Ｙ座標）のＸ座標を求めている。この２点間を
“１”で埋め、同様操作をPY′＝PY＋△ｈとなる
まで繰り返すことによつて図形が描かれることに
なる。第１３図に示すように、台形２００を描く
場合についてみると、まず底辺は符号２０１〜２
０４で示すアドレスに図示のようなビツトパター
ンを書き込めばよい。符号２０１のアドレスは
（PX1′）から得られたLAがその下位５ビツトを
表わしている。また符号２０４のアドレスは
（PX2′）から得られたRAがその下位５ビツトを
表わしている。従つていまLA＜RAであるから
符号２０１で示されるアドレスにはLBPが書き
込まれる。次に下位５ビツトがLA＋１ LA＋２
で表わされる符号２０２，２０３のアドレスには
FBPが書き込まれる。最後に符号２０４で示さ
れるアドレスはLA＋３としたときRAと等しく
なるのでRBPが書き込まれる。又最初からLA＝
RAの時はABPが書き込まれる。
以上のようにして例えばメモリ２１1に１セル
分の順次基本図形を描き終ると、メモリ２１2に
次の１セル分のパターンデータを用いて順次基本
図形を書き込む。この間メモリ２１1の内容は
RCU２８を介して取り出され電子ビーム光学系
に供給される。RCU２８の詳細は省略するが、
16ビツト毎にパターンメモリから取り出されたド
ツトデータを例えばシフトレジスタを用いて直列
データに変換して電子ビームの走査に同期して出
力するものである。
分の順次基本図形を描き終ると、メモリ２１2に
次の１セル分のパターンデータを用いて順次基本
図形を書き込む。この間メモリ２１1の内容は
RCU２８を介して取り出され電子ビーム光学系
に供給される。RCU２８の詳細は省略するが、
16ビツト毎にパターンメモリから取り出されたド
ツトデータを例えばシフトレジスタを用いて直列
データに変換して電子ビームの走査に同期して出
力するものである。
以上詳細に説明したように、この発明によれば
斜線成分を含む台形を基本図形として発生するこ
とができ、従来のように斜め線制限を受けること
がない。また描画すべき図形パターンとして異種
チツプが混存するような試料や、簡単な図形のみ
の部分や複雑な図形のみの部分等の偏在があつて
も一定でかつ高い描画速度を実現することができ
る。もちろんウエハの直接露光も可能である。更
に描画すべき図形パターンは基本図形のパラメー
タとして記憶するので、パターンデータとして収
容すべきデータ量を大幅に圧縮させることができ
るとともに従来にくらべてパターンデータの作成
に要する時間、労力ともに大きく削減することが
できる。
斜線成分を含む台形を基本図形として発生するこ
とができ、従来のように斜め線制限を受けること
がない。また描画すべき図形パターンとして異種
チツプが混存するような試料や、簡単な図形のみ
の部分や複雑な図形のみの部分等の偏在があつて
も一定でかつ高い描画速度を実現することができ
る。もちろんウエハの直接露光も可能である。更
に描画すべき図形パターンは基本図形のパラメー
タとして記憶するので、パターンデータとして収
容すべきデータ量を大幅に圧縮させることができ
るとともに従来にくらべてパターンデータの作成
に要する時間、労力ともに大きく削減することが
できる。
LSI技術の進歩に伴なつて単位面積内に描くべ
き図形パターンは複雑化かつ大量なものとなつて
きているが、この発明によれば、描画速度を何ら
低下させることなく対処することができる。
き図形パターンは複雑化かつ大量なものとなつて
きているが、この発明によれば、描画速度を何ら
低下させることなく対処することができる。
また特に上記実施例の構成によれば、一定数の
セル毎にテーブルの移動を逆方向に切り換えるこ
とによつて描画速度を高める場合にも好適であ
る。すなわち、このとき図形パターンを表わすド
ツトデータは逆の順序で電子ビーム光学系に供給
される必要がある。しかしながらFG及びWCUの
動作あるいはデイスクメモリ中のパターンデータ
の順序等をテーブルの移動方向に応じて何ら変更
することなく、パターンメモリからのドツトデー
タの出力順序を逆にするだけでよい。
セル毎にテーブルの移動を逆方向に切り換えるこ
とによつて描画速度を高める場合にも好適であ
る。すなわち、このとき図形パターンを表わすド
ツトデータは逆の順序で電子ビーム光学系に供給
される必要がある。しかしながらFG及びWCUの
動作あるいはデイスクメモリ中のパターンデータ
の順序等をテーブルの移動方向に応じて何ら変更
することなく、パターンメモリからのドツトデー
タの出力順序を逆にするだけでよい。
第１図は従来技術を示す図、第２図はこの発明
の一実施例の全体構成を示す図、第３図ａ，ｂは
この発明による図形パターンの基本図形への分割
を説明するための図、第４図はこの発明の一実施
例の主要部を示すブロツク図、第５図、第７図及
び第１０図はこの発明の一実施例の一部を示す一
構成図、第６図ａ，ｂ、第８図、第９図、第１１
図、第１２図及び第１３図はこの発明の一実施例
の動作を説明するための図である。 １１……電子ビーム光学系、１２……走査駆動
回路、１５……テーブル、１６……テーブル駆動
回路、１７……デイスクメモリ、１８……コント
ローラ、１９……DMA、２０……図形発生部、
２１……記憶部。
の一実施例の全体構成を示す図、第３図ａ，ｂは
この発明による図形パターンの基本図形への分割
を説明するための図、第４図はこの発明の一実施
例の主要部を示すブロツク図、第５図、第７図及
び第１０図はこの発明の一実施例の一部を示す一
構成図、第６図ａ，ｂ、第８図、第９図、第１１
図、第１２図及び第１３図はこの発明の一実施例
の動作を説明するための図である。 １１……電子ビーム光学系、１２……走査駆動
回路、１５……テーブル、１６……テーブル駆動
回路、１７……デイスクメモリ、１８……コント
ローラ、１９……DMA、２０……図形発生部、
２１……記憶部。
Claims (1)
- 【特許請求の範囲】 １ 電子ビーム光学系と、 この電子ビーム光学系の出力した電子ビームを
ラスタ走査するための走査駆動回路と、 前記電子ビームによりラスタ走査される試料が
載置される載物台と、 前記試料に描画すべき図形パターンを、少なく
とも前記ラスタ走査方向に平行な一辺を持つ複数
の基本図形に分割して各基本図形を表わすパラメ
ータを記憶する第１の記憶部と、 この第１の記憶部に記憶された各基本図形を表
わすパラメータから、その基本図形の前記ラスタ
走査方向に平行な一辺に隣接する２つの辺上で、
かつ前記ラスタ走査方向に平行な一辺から夫々等
距離にある２点の座標データを順次計算する座標
計算部と、 この座標計算部より得られた２点の座標データ
からこの２点間を結ぶ線分を表わすドツトデータ
を順次発生するパターン発生部と、 このパターン発生部が各基本図形ごとに発生し
た各ドツトデータを順次書込むことによつて、前
記図形パターンに対応するドツトデータが再構成
される第２の記憶部とを備え、 この第２の記憶部にドツトデータを再構成した
後、この再構成ドツトデータを前記電子ビームの
ラスタ走査順序にしたがつて順次取り出し、前記
電子ビームのオンオフを制御して図形パターンを
描画することを特徴とする電子ビーム露光装置。 ２ 試料上の描画領域を複数の単位領域に区分
し、各単位領域毎に描画すべき図形パターンに対
応するドツトデータに応じて電子ビームをラスタ
走査するラスタ走査形の電子ビーム露光装置にお
いて、各単位領域に描画すべき図形パターンを、
少なくとも前記ラスター走査方向に平行な一辺を
持つ複数の基本図形に分割して各基本図形を表わ
すパラメータを記憶する第１の記憶部と、 この第１の記憶部に記憶された各基本図形を表
わすパラメータから、その基本図形の前記ラスタ
走査方向に平行な一辺に隣接する２つの辺上で、
かつ前記ラスタ走査方向に平行な一辺から夫々等
距離にある２点の座標データを順次計算する座標
計算部と、 この座標計算部より得られた２点の座標データ
からこの２点間を結ぶ線分を表わすドツトデータ
を順次発生するパターン発生部と、 このパターン発生部が各基本図形ごとに発生し
た各ドツトデータを順次書込むことによつて、前
記単位領域に描画すべき図形パターンに対応する
ドツトデータが再構成される第２の記憶部とを備
え、前記第２の記憶部は、前記ラスタ走査方向に
所定ビツトのドツトデータを１語として語単位に
書込み読みだし可能に構成されるとともに、 前記パターン発生部は、前記座標計算部より得
られた前記基本図形の左辺上の座標データから前
記２点間を結ぶ線分の左端部分を表わす所定ビツ
トのドツトデータを発生する第１の発生手段と、 前記座標計算部より得られた前記基本図形の右
辺上の座標データから前記２点間を結ぶ線分の右
端部分を表わす所定ビツトのドツトデータを発生
する第２の発生手段と、 前記２点間を結ぶ線分の中間部分を表わす所定
ビツトのドツトデータを予め記憶する記憶手段と
を有し、 前記座標計算部より得られた座標データに応じ
て、前記第１、第２の発生手段及び前記記憶手段
の出力するドツトパターンを選択的に前記第２の
記憶部に書込むことにより、第２の記憶部内に前
記単位領域に描画すべき図形パターンに対応する
ドツトデータを再構成することを特徴とする電子
ビーム露光装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8209578A JPS559433A (en) | 1978-07-07 | 1978-07-07 | Electron beam exposure device |
| US06/053,215 US4280186A (en) | 1978-07-07 | 1979-06-29 | Exposure apparatus using electron beams |
| DE2927413A DE2927413C2 (de) | 1978-07-07 | 1979-07-06 | Elektronenstrahl-Belichtungsvorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8209578A JPS559433A (en) | 1978-07-07 | 1978-07-07 | Electron beam exposure device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS559433A JPS559433A (en) | 1980-01-23 |
| JPS6348175B2 true JPS6348175B2 (ja) | 1988-09-28 |
Family
ID=13764858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8209578A Granted JPS559433A (en) | 1978-07-07 | 1978-07-07 | Electron beam exposure device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS559433A (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5870532A (ja) * | 1981-10-22 | 1983-04-27 | Toshiba Mach Co Ltd | 電子ビ−ム描画制御装置 |
| JPS5857726A (ja) * | 1981-10-01 | 1983-04-06 | Toshiba Mach Co Ltd | 電子ビ−ム描画制御装置 |
| US4433384A (en) * | 1981-10-05 | 1984-02-21 | Varian Associates, Inc. | Pattern data handling system for an electron beam exposure system |
| JPS6394623A (ja) * | 1986-10-09 | 1988-04-25 | Hitachi Ltd | 描画装置 |
| EP1235104A4 (en) | 2000-08-29 | 2008-10-01 | Jsr Corp | COMPOSITION HAVING SUBSTANTIALLY MODIFIABLE REFRACTION INDEX AND METHOD FOR FORMING REFRACTION INDEX PATTERN |
| US7108954B2 (en) | 2000-12-11 | 2006-09-19 | Jsr Corporation | Radiation-sensitive composition changing in refractive index and method of changing refractive index |
| WO2002066561A1 (fr) | 2001-02-19 | 2002-08-29 | Jsr Corporation | Composition sensible au rayonnement pouvant presenter une repartition de l'indice de refraction |
| CA2408217A1 (en) | 2001-03-13 | 2002-11-12 | Jsr Corporation | Radiation sensitive refractive index changing composition and use thereof |
| JP2003043682A (ja) | 2001-08-01 | 2003-02-13 | Jsr Corp | 感放射線性誘電率変化性組成物、誘電率変化法 |
| DE10243827B4 (de) * | 2002-09-14 | 2004-09-09 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Direktschreibendes Elektronenstrahl - Lithographieverfahren zur Herstellung einer zweidimensionalen Struktur im Submikrometerbereich |
| US20050153239A1 (en) | 2004-01-09 | 2005-07-14 | Fuji Photo Film Co., Ltd. | Lithographic printing plate precursor and lithographic printing method using the same |
| JP2007199385A (ja) * | 2006-01-26 | 2007-08-09 | Hitachi Via Mechanics Ltd | プリント配線基板用描画装置 |
| JP4814716B2 (ja) * | 2006-07-26 | 2011-11-16 | 株式会社ニューフレアテクノロジー | 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法 |
| JP2016076654A (ja) * | 2014-10-08 | 2016-05-12 | 株式会社ニューフレアテクノロジー | 描画データ生成方法、プログラム、マルチ荷電粒子ビーム描画装置、及びパターン検査装置 |
| JP6717406B2 (ja) * | 2019-04-25 | 2020-07-01 | 株式会社ニューフレアテクノロジー | 描画データ生成方法、プログラム、マルチ荷電粒子ビーム描画装置、及びパターン検査装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50145865A (ja) * | 1974-04-18 | 1975-11-22 | ||
| JPS51147967A (en) * | 1975-06-14 | 1976-12-18 | Fujitsu Ltd | Method of controlling spot exposure |
-
1978
- 1978-07-07 JP JP8209578A patent/JPS559433A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50145865A (ja) * | 1974-04-18 | 1975-11-22 | ||
| JPS51147967A (en) * | 1975-06-14 | 1976-12-18 | Fujitsu Ltd | Method of controlling spot exposure |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS559433A (en) | 1980-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6348175B2 (ja) | ||
| US4608662A (en) | Method for editing document | |
| US4298945A (en) | Character generating method and apparatus | |
| US4280186A (en) | Exposure apparatus using electron beams | |
| US4433384A (en) | Pattern data handling system for an electron beam exposure system | |
| US5386510A (en) | Method of and apparatus for converting outline data to raster data | |
| EP0199989A2 (en) | Method and system for image processing | |
| JPS61501118A (ja) | パタ−ン発生装置用のデ−タ処理システム | |
| GB2033307A (en) | Digital typesetter | |
| JPS589451B2 (ja) | ラスタ型出力装置に対する座標デ−タ供給方法 | |
| US4887228A (en) | Method for filling surface parts of an image with a surface pattern | |
| JPH0432362A (ja) | 画像統合処理装置 | |
| KR920002468B1 (ko) | 화상 처리 장치 | |
| JPS5839345B2 (ja) | 演算マスク装置 | |
| US5040066A (en) | Apparatus for generating control signals of a video mixer system | |
| JPS6227538B2 (ja) | ||
| JPH0565906B2 (ja) | ||
| EP0009662B1 (en) | Method and apparatus for storing and reconstructing chinese-like characters | |
| US4641252A (en) | Electron beam drawing control system | |
| JP2578102B2 (ja) | ビットパターン拡大制御方法 | |
| JP2608902B2 (ja) | 図形発生装置 | |
| JPS5822473A (ja) | 画像処理装置 | |
| JPH0520450A (ja) | 画像処理装置 | |
| JPH0652328A (ja) | 画像処理装置 | |
| EP0428795A1 (en) | Binary image thinning and feature extracting method and processing device thereof |