JPS5870532A - 電子ビ−ム描画制御装置 - Google Patents
電子ビ−ム描画制御装置Info
- Publication number
- JPS5870532A JPS5870532A JP16932881A JP16932881A JPS5870532A JP S5870532 A JPS5870532 A JP S5870532A JP 16932881 A JP16932881 A JP 16932881A JP 16932881 A JP16932881 A JP 16932881A JP S5870532 A JPS5870532 A JP S5870532A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- data
- memory
- dot pattern
- electron beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010894 electron beam technology Methods 0.000 title claims description 20
- 230000015654 memory Effects 0.000 claims abstract description 93
- 238000006243 chemical reaction Methods 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 14
- 230000003287 optical effect Effects 0.000 claims abstract description 9
- 230000006870 function Effects 0.000 claims abstract description 6
- 238000000609 electron-beam lithography Methods 0.000 claims description 8
- 238000004364 calculation method Methods 0.000 claims description 6
- 230000004044 response Effects 0.000 claims 2
- 238000000605 extraction Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 abstract description 16
- 238000007781 pre-processing Methods 0.000 abstract description 3
- 238000007796 conventional method Methods 0.000 abstract 1
- OOBSIQHAAHJBHP-UPHRSURJSA-N (e)-1,2-dichloroethenethiol Chemical compound S\C(Cl)=C/Cl OOBSIQHAAHJBHP-UPHRSURJSA-N 0.000 description 44
- 239000013256 coordination polymer Substances 0.000 description 5
- 238000002407 reforming Methods 0.000 description 2
- AMRPAMSVFKIGHT-UHFFFAOYSA-N 1-phenyl-4-piperidin-1-ylpyrazolo[3,4-d]pyrimidine Chemical compound C1CCCCN1C1=NC=NC2=C1C=NN2C1=CC=CC=C1 AMRPAMSVFKIGHT-UHFFFAOYSA-N 0.000 description 1
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 description 1
- 101150093769 BUR1 gene Proteins 0.000 description 1
- 101100165723 Candida albicans (strain SC5314 / ATCC MYA-2876) CRK1 gene Proteins 0.000 description 1
- 101100165726 Emericella nidulans (strain FGSC A4 / ATCC 38163 / CBS 112.46 / NRRL 194 / M139) ptkA gene Proteins 0.000 description 1
- 101100165729 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) stk-1 gene Proteins 0.000 description 1
- 244000046146 Pueraria lobata Species 0.000 description 1
- 235000010575 Pueraria lobata Nutrition 0.000 description 1
- 101100165731 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SGV1 gene Proteins 0.000 description 1
- 241000270666 Testudines Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000976 ink Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電子ビーム描画装置に係り、特にその描画速度
の高速化を可能とするラスクスキャン万式の電子ビーム
描画制御装置に関する。
の高速化を可能とするラスクスキャン万式の電子ビーム
描画制御装置に関する。
ラスクスキャン万式の電子ビーム描画制御装置の一般的
な構成のプ信ツク図をＩｓ１図に示す＃第１図において
、Ｕはディスクメモリであってセルと称する描画の基本
的な領域内ＫＩＩ４する基本図形ごとの圧縮したデータ
をストアしている。
な構成のプ信ツク図をＩｓ１図に示す＃第１図において
、Ｕはディスクメモリであってセルと称する描画の基本
的な領域内ＫＩＩ４する基本図形ごとの圧縮したデータ
をストアしている。
この圧縮したデータは予じめ描画すべきパターンの図か
ら計算機によりつくられるようになっている。
ら計算機によりつくられるようになっている。
νはコントローラであって、ディスクメモ９１１内にス
トアされてい′る圧縮データを高速データ転送部１３に
供給するよう１ｃＩＨ御する。１４は図形発生部であっ
て前述した圧縮データからドツトパターンデータを発生
する。１５はドツトパターンデータの記憶部、１６は電
子光学系であって記憶５１５からのシリアルデータによ
り電子ビー＾１９のＯＮ 、 ＯＦＦ制御を行う、 １
？はテーブル駆動回路であって電子ビームＷの照射は感
応する試料１９ムをその上に載着している。１８は電子
光学糸通の操作部！Ｉ１１回路である。
トアされてい′る圧縮データを高速データ転送部１３に
供給するよう１ｃＩＨ御する。１４は図形発生部であっ
て前述した圧縮データからドツトパターンデータを発生
する。１５はドツトパターンデータの記憶部、１６は電
子光学系であって記憶５１５からのシリアルデータによ
り電子ビー＾１９のＯＮ 、 ＯＦＦ制御を行う、 １
？はテーブル駆動回路であって電子ビームＷの照射は感
応する試料１９ムをその上に載着している。１８は電子
光学糸通の操作部！Ｉ１１回路である。
第２図（イｊ、 （ａｑは前述の基本図形の例であって
長方形および台形を示している。図図−２で図示の如く
台形をあられすパラメータを定めた場合長方形は７Ｘ１
−０ 、 ｊＸ２−０三角形は］４ｗｍΔｘ１＋Δｘ２
の如く台形を表わすパラメータの値 ｐｘｔ 、 ｐｙ 、ＪＸＩ 、 ７Ｘ２ 、 Ｉｔが
ｑ＃定の値をとること（よってすなわち台形の特殊な場
合として扱うことが可能である。
長方形および台形を示している。図図−２で図示の如く
台形をあられすパラメータを定めた場合長方形は７Ｘ１
−０ 、 ｊＸ２−０三角形は］４ｗｍΔｘ１＋Δｘ２
の如く台形を表わすパラメータの値 ｐｘｔ 、 ｐｙ 、ＪＸＩ 、 ７Ｘ２ 、 Ｉｔが
ｑ＃定の値をとること（よってすなわち台形の特殊な場
合として扱うことが可能である。
嬉３図ビシはラスクスキャン万式における電子光学系１
６から発射される電子ビーム１９とテーブル（イ）上の
試料１９ムとの相対関係を説明するものであって、同図
（ａ）はビＪの拡大詳細図である。同図（イｐ、（轡か
ら判るように電子ビーム１９はセルの幅（５１２ビツト
）をＸ方向にスキャンし、この！スキャンの関にドツト
パターンデータに対応して電子ビームのＯＮ 、 ０Ｆ
ＦＩＣＥなされるよう和なっている。テーブルはＹ方向
に等速度で移動されるようになっており幅−に対するＹ
方向の１列分のスキャン二ンダが終了すると次のとなり
合う１列分のスキャンエングに移行するよう罠なってい
る。
６から発射される電子ビーム１９とテーブル（イ）上の
試料１９ムとの相対関係を説明するものであって、同図
（ａ）はビＪの拡大詳細図である。同図（イｐ、（轡か
ら判るように電子ビーム１９はセルの幅（５１２ビツト
）をＸ方向にスキャンし、この！スキャンの関にドツト
パターンデータに対応して電子ビームのＯＮ 、 ０Ｆ
ＦＩＣＥなされるよう和なっている。テーブルはＹ方向
に等速度で移動されるようになっており幅−に対するＹ
方向の１列分のスキャン二ンダが終了すると次のとなり
合う１列分のスキャンエングに移行するよう罠なってい
る。
第４図は、第１図の化〜冗を異体的に示した従来の制御
ブＵツク図である。同図において３１はコントローラで
１１１図のコントローラ致に一対応する部分である・諺
はコントロールバスあと接続されているインタフェイス
で前処理部（ＰＰＵ ） ３７、関数発生部（ＰＧ）３
８．書込み制御部（ＷｅＵ ） ３９． ｆｆ出し制御
部（ＲＣＵ ） ４０のそれぞれを＊ｙトａ−ルパスＵ
を介して制御する。
ブＵツク図である。同図において３１はコントローラで
１１１図のコントローラ致に一対応する部分である・諺
はコントロールバスあと接続されているインタフェイス
で前処理部（ＰＰＵ ） ３７、関数発生部（ＰＧ）３
８．書込み制御部（ＷｅＵ ） ３９． ｆｆ出し制御
部（ＲＣＵ ） ４０のそれぞれを＊ｙトａ−ルパスＵ
を介して制御する。
おはコントローラ３１を介して与えられる１セル分の圧
縮データを単位としてその数単位ずつをデータバスあを
介してデータメモり３６に転送する高速データ転送部（
ＤＭＡ）である。
縮データを単位としてその数単位ずつをデータバスあを
介してデータメモり３６に転送する高速データ転送部（
ＤＭＡ）である。
ｎは前処理部で１岨の基本−形に関する圧縮したデータ
ロム（ＰＸｔ ＃ ＰＸｚ ＠ ＰＹ ＊）ｈ 、 ｊ
Ｘｌ ｍノＸ２ ）をデータメモ９３８からデータバス
語を介してとり入れ、関数発生ｓ３８での演算に遍する
よう前述のデータを変換する。
ロム（ＰＸｔ ＃ ＰＸｚ ＠ ＰＹ ＊）ｈ 、 ｊ
Ｘｌ ｍノＸ２ ）をデータメモ９３８からデータバス
語を介してとり入れ、関数発生ｓ３８での演算に遍する
よう前述のデータを変換する。
関数発生部（ＦＧ）３Ｂは６個のデーＩ ＰＸＩ ｍ
ＰＸ２ｓＰＹ 、 ＪＸＩ 、 ８２ ＃ノｈから、前
述の圧縮データロムで代表される基本図形を＃１１ｉｉ
する場合の電子ビームのス中ヤン二ングにおけるブラン
キング指令データすなわちビームの照射、不照射の指令
とそのブランキング指令のアドレスとをつくるためのデ
ータ群をその基本図形全部にゎたって形成する。
ＰＸ２ｓＰＹ 、 ＪＸＩ 、 ８２ ＃ノｈから、前
述の圧縮データロムで代表される基本図形を＃１１ｉｉ
する場合の電子ビームのス中ヤン二ングにおけるブラン
キング指令データすなわちビームの照射、不照射の指令
とそのブランキング指令のアドレスとをつくるためのデ
ータ群をその基本図形全部にゎたって形成する。
書込み制御部（ＷＣＵ ） ３９はＰｏ ３８から与え
られるブランキング指令データとアドレスデータとから
第６図に示される１つのセルに対応するメモリＭＪ（以
下セルメモリと称する）内のアドレスと。
られるブランキング指令データとアドレスデータとから
第６図に示される１つのセルに対応するメモリＭＪ（以
下セルメモリと称する）内のアドレスと。
そのアドレスに対応する１６ビツトのブランキング指令
データを形成し噌ルメモリＭｊの所定アドレスにブラン
キング指令データを畳込む。
データを形成し噌ルメモリＭｊの所定アドレスにブラン
キング指令データを畳込む。
セルメモリＭＪはアドレスが１行、分として羽個指定さ
れ、これが５１２行設けられている。第５図のセルメ峰
りＭｊの上部にはコントロールエリアＣＮＴＡＢが設け
られており、Ｍｊ内のアドレスの逆読み、描画の反転指
示などの他Ｋ ＢｘＴ ＭＪ （メモリセル指定情報）
をストアできるようになっている＠ （ＰＰＵ 、 Ｆ
Ｇ 、 ＷＣＵ ）は以下で１１つｆ）基本図形に対応
する圧縮データＤＡをブランキング指令データＩＩｃ愛
換するｔドツトパターンデータ変換部ＤＣＶＴと称する
。
れ、これが５１２行設けられている。第５図のセルメ峰
りＭｊの上部にはコントロールエリアＣＮＴＡＢが設け
られており、Ｍｊ内のアドレスの逆読み、描画の反転指
示などの他Ｋ ＢｘＴ ＭＪ （メモリセル指定情報）
をストアできるようになっている＠ （ＰＰＵ 、 Ｆ
Ｇ 、 ＷＣＵ ）は以下で１１つｆ）基本図形に対応
する圧縮データＤＡをブランキング指令データＩＩｃ愛
換するｔドツトパターンデータ変換部ＤＣＶＴと称する
。
旬は読出し制御部であってセルメモリ４２．４３゜楓か
らのブランキング指令データをシリアルに変換し、ドツ
トデータとして電子光学系１６（第１図）に与える。
らのブランキング指令データをシリアルに変換し、ドツ
トデータとして電子光学系１６（第１図）に与える。
４１ 、４５はデータバスであって、各セルメモリ社。
葛、４４しＷＣＵ３９． ＲＣＵ４ｏト接続されている
。−にルメ４９４２ 、４３ ｅ ４４はそれぞれ！セ
ルの描画領域に対応したドツトデータ群をストアしてお
り１例えば５１２ Ｘ ６１２ビシトのメモリ容量を有
し、 ＲＣＵ４０いで社のようにサイクリックに順次読
＾出してい（ようになっており従って、今ＲＣＵ４０の
セルメモリ旬の読み出しが終る前には少くともＷＣＵ
３９からセルメモリ招への書込みは完了しているよう忙
制御される。同図のよりに３個のセフメモリ社〜ａを設
けることによってＲＣＵ４０はスムーズにドツトデータ
を形成できるようｋなっているのである。
。−にルメ４９４２ 、４３ ｅ ４４はそれぞれ！セ
ルの描画領域に対応したドツトデータ群をストアしてお
り１例えば５１２ Ｘ ６１２ビシトのメモリ容量を有
し、 ＲＣＵ４０いで社のようにサイクリックに順次読
＾出してい（ようになっており従って、今ＲＣＵ４０の
セルメモリ旬の読み出しが終る前には少くともＷＣＵ
３９からセルメモリ招への書込みは完了しているよう忙
制御される。同図のよりに３個のセフメモリ社〜ａを設
けることによってＲＣＵ４０はスムーズにドツトデータ
を形成できるようｋなっているのである。
以上で従来の描’ｆ＆におけるドツトデータ形成の／・
概略を述べた。
概略を述べた。
ところで、現在、 ＩＥＣＵ４０から電子光学系１６へ
与えられるデータの速さはａ１Ｍｂ’８度であるが、電
子ビームのスポット径を現在の１声から０．５μにして
描画パターンの分解能を向上させたいと要求がある。こ
の要求は電子ビーム径が１μのモード（Ａモードと称す
る）から０．５μのモード（Ｂモードと称する）にすれ
ばよいわけであるが、従来と同じ太さの練を描く場合ス
キャンユング回数が２倍必要となり、スキャンニング速
さを２倍に上げなければ描画に要する時間も倍必要とな
り複雑な描画パターンの場合には数十時間和もわたって
描画装置を稼動させなければならない。
与えられるデータの速さはａ１Ｍｂ’８度であるが、電
子ビームのスポット径を現在の１声から０．５μにして
描画パターンの分解能を向上させたいと要求がある。こ
の要求は電子ビーム径が１μのモード（Ａモードと称す
る）から０．５μのモード（Ｂモードと称する）にすれ
ばよいわけであるが、従来と同じ太さの練を描く場合ス
キャンユング回数が２倍必要となり、スキャンニング速
さを２倍に上げなければ描画に要する時間も倍必要とな
り複雑な描画パターンの場合には数十時間和もわたって
描画装置を稼動させなければならない。
しかるに第４図和水される制御系においてはドツトパタ
ーンデータ変換部ＤＣＶＴにおいてｌセル分の圧縮デー
タ処理に要する時間はａｍｓ１〜士数ｍ−・Ｃであり、
−万、データメモリあから前記変換部ＤＣＶＴへの圧縮
データの転送に要する時間は故＃ｌ＠＠ ＩＩ）＃＝Ｉ
’−”ｔ’あｆ）、ｌ１ＩＪｉ６ノトコロ、ＤＣＶＴ内
のＦＧ ３８ 、 ＷＣＵ３９における演算処理に要す
る時間がネックとなってＲＣＵ４０からのシリアルデー
タ転送速度は最大２０ＭＨｚに制限されているのである
。
ーンデータ変換部ＤＣＶＴにおいてｌセル分の圧縮デー
タ処理に要する時間はａｍｓ１〜士数ｍ−・Ｃであり、
−万、データメモリあから前記変換部ＤＣＶＴへの圧縮
データの転送に要する時間は故＃ｌ＠＠ ＩＩ）＃＝Ｉ
’−”ｔ’あｆ）、ｌ１ＩＪｉ６ノトコロ、ＤＣＶＴ内
のＦＧ ３８ 、 ＷＣＵ３９における演算処理に要す
る時間がネックとなってＲＣＵ４０からのシリアルデー
タ転送速度は最大２０ＭＨｚに制限されているのである
。
本発明は以上の従来技術において読み出し制御部ＲＣＵ
から電子ビーム光学系へ与えられるドツトパターンデー
タの速さをスにしてスキャンニング速度、従って描画速
度を太にぜんとするものであってそのために、ドツトパ
ターンデータ変換部ＤＣＶＴを多重化することをその要
旨とするものである。尚ＰＰＵ 、 ＦＧ 、 ＷＣＵ
のさらに詳細〃構成については特開昭５５−９４３＠ｊ
／Ｃ記載されている。
から電子ビーム光学系へ与えられるドツトパターンデー
タの速さをスにしてスキャンニング速度、従って描画速
度を太にぜんとするものであってそのために、ドツトパ
ターンデータ変換部ＤＣＶＴを多重化することをその要
旨とするものである。尚ＰＰＵ 、 ＦＧ 、 ＷＣＵ
のさらに詳細〃構成については特開昭５５−９４３＠ｊ
／Ｃ記載されている。
以下本発明の実施例をＩＩ６図乃至第１θ図にて説明す
る。
る。
第６図はドツトパターンデータ変換＠ ＤＣＶＴを２個
設けた描画制御装置の実施例プロッタ図を示す、同Ｆ／
Ｉ！Ｊにおいて、描画回路１００に対しコントロー９
ＣＰＵ １０１ カパスＣＰＢＵｌｌＩ Ｋより接続
されておりコント■−ラＣＰＵｌ０Ｉ内の主メモリ１０
１−Ｉｌｏｌ−ＩＣストアされている圧縮されたセルデ
ータが高速転送部ＤＭＡ力らパＸ ＣＰ ＢＵＲ１、Ｄ
ＭＡインタフェイスＤＭＡＩＩＦおよびＣデＢυ８１を
介してセルデータメモリＭＯＫ一旦スドアされるよう虻
なっている。尚同図においては各ブロックを結ぶコント
ロールパスとデータバスは共通な１つのパスで檎かれて
いる。パスｃＰ ＩＩＵＩＩ ２には２つのドア ）
／（ｐ −７デ−ｐｅｗｓ部ＤＣＶ’ｒ（１１トＤＣＶ
’ｒ（２３トが接続されておりセルデータメモリＭＯか
ら演算処理の対象となるセルデータがＣＰ ＢＵＩ ２
を経てそれぞれのドツトパターンデータ変換部ＤＣＶＴ
＜１１゜０ＣＶＴ（２Ｊへ与えられるようになっている
。
設けた描画制御装置の実施例プロッタ図を示す、同Ｆ／
Ｉ！Ｊにおいて、描画回路１００に対しコントロー９
ＣＰＵ １０１ カパスＣＰＢＵｌｌＩ Ｋより接続
されておりコント■−ラＣＰＵｌ０Ｉ内の主メモリ１０
１−Ｉｌｏｌ−ＩＣストアされている圧縮されたセルデ
ータが高速転送部ＤＭＡ力らパＸ ＣＰ ＢＵＲ１、Ｄ
ＭＡインタフェイスＤＭＡＩＩＦおよびＣデＢυ８１を
介してセルデータメモリＭＯＫ一旦スドアされるよう虻
なっている。尚同図においては各ブロックを結ぶコント
ロールパスとデータバスは共通な１つのパスで檎かれて
いる。パスｃＰ ＩＩＵＩＩ ２には２つのドア ）
／（ｐ −７デ−ｐｅｗｓ部ＤＣＶ’ｒ（１１トＤＣＶ
’ｒ（２３トが接続されておりセルデータメモリＭＯか
ら演算処理の対象となるセルデータがＣＰ ＢＵＩ ２
を経てそれぞれのドツトパターンデータ変換部ＤＣＶＴ
＜１１゜０ＣＶＴ（２Ｊへ与えられるようになっている
。
％ ＤＣＶ’ｒ（１３、ＤＣＶＴ（２１はさらに書込み
制御パスＷＣＵ １ｕｌｌ （１３、ＷＣＵ ＩＵＩ
（２Ｊを介して各セルメモリＭｌ−Ｍｌ Ｋそれぞれ
接続されており、従って。
制御パスＷＣＵ １ｕｌｌ （１３、ＷＣＵ ＩＵＩ
（２Ｊを介して各セルメモリＭｌ−Ｍｌ Ｋそれぞれ
接続されており、従って。
各ＤＣＶテロｊ 、 ＤＣＶＴ（２１で処理された各セ
ルごとのドツトパターンデータが前述の各バスＷＣＵ
ＲＵＢ （１）又はＷＣＵ ＲＵＢ （２１かも任意の
セルメモリＯＩ〜Ｍ６の中の１つ）にストアされる。％
セルメモりにストアされたドツトパターンデータの読み
出し制御部ＲＣＵ （Ｒ＠ａｄ Ｃｏｎｔｒ＠ｌ Ｕｎ
ｌｔ ）によりシリアルデータＫｆ換され、ブランキン
グ回路１０２へ供給されるようになっている。
ルごとのドツトパターンデータが前述の各バスＷＣＵ
ＲＵＢ （１）又はＷＣＵ ＲＵＢ （２１かも任意の
セルメモリＯＩ〜Ｍ６の中の１つ）にストアされる。％
セルメモりにストアされたドツトパターンデータの読み
出し制御部ＲＣＵ （Ｒ＠ａｄ Ｃｏｎｔｒ＠ｌ Ｕｎ
ｌｔ ）によりシリアルデータＫｆ換され、ブランキン
グ回路１０２へ供給されるようになっている。
第７図はＣＰＵｌ０Ｉの主メモリ１０１−１から読出し
制御部ＲＣＵ Ｋ到るデータの流れを説明する図である
。同図において左端１１に示されるセルデータ＆１．ム
２．・・・・・・・・・Ａ１０・・・は圧縮されたセル
データであって、その番号は描画されるセルの順序に対
応している。主メモリ１０１−１内の各セルデータはｍ
仏転送によりデータメ篭りＭｌ内にストアされる。その
際各セルデータのストアされるスタートアドレスＡＤＩ
、 ＡＤ２ 、・・・を図示の如（示す。
制御部ＲＣＵ Ｋ到るデータの流れを説明する図である
。同図において左端１１に示されるセルデータ＆１．ム
２．・・・・・・・・・Ａ１０・・・は圧縮されたセル
データであって、その番号は描画されるセルの順序に対
応している。主メモリ１０１−１内の各セルデータはｍ
仏転送によりデータメ篭りＭｌ内にストアされる。その
際各セルデータのストアされるスタートアドレスＡＤＩ
、 ＡＤ２ 、・・・を図示の如（示す。
ドツトパターンデータ変換部ＤＣｖ！（ＩＪ又はＤＣＶ
’ｒ（２Ｊは、その★ル単位毎の演算処理が終るとセル
ノかけるようになっておりｃｐｔｒｉｏｔはそれに応答
してデータメモリＭＯ内のセルデータを割込指令をカケ
タフｆｆ］２換１ｔｓ （ｆ）ＣＷＴ（１）又）！ Ｄ
ＣＶＹ（２３） Ｋ５Ｎし与えるようになっている。
’ｒ（２Ｊは、その★ル単位毎の演算処理が終るとセル
ノかけるようになっておりｃｐｔｒｉｏｔはそれに応答
してデータメモリＭＯ内のセルデータを割込指令をカケ
タフｆｆ］２換１ｔｓ （ｆ）ＣＷＴ（１）又）！ Ｄ
ＣＶＹ（２３） Ｋ５Ｎし与えるようになっている。
各ＤＣＶ’ｒ（１３，ＤＣＶＴ１２１にはＡＣ，ＩＩＣ
の記号で示されるレジスタが設けられている。ここにレ
ジ＊ ／ ＡＣ＜１１ Ｋｋｔデー／メ４１ＪＭＯから
ＤＣＶＹ（１ｊＫ供給される各セルデータのスタートア
ドレスＡＤＩがセットされるようになっておりさらに又
レジスタＢＣ（幻には変換部ＤＣＶＴ（ｌｊからその演
算処理の結果である１セル分のドツトパターンデータを
ストアすべきセルノ％９Ｍ１〜Ｍ６ 中の１つのセルノ
そり（ＭＪ）の職別コードがストアされる。この場合、
ｍ別コードはセルメモ９Ｍｊ（ｊ瑠１〜６ｆ）任意のｖ
）であるから数値ｊがレジスタＢＣ（１）にセットされ
るわけである。
の記号で示されるレジスタが設けられている。ここにレ
ジ＊ ／ ＡＣ＜１１ Ｋｋｔデー／メ４１ＪＭＯから
ＤＣＶＹ（１ｊＫ供給される各セルデータのスタートア
ドレスＡＤＩがセットされるようになっておりさらに又
レジスタＢＣ（幻には変換部ＤＣＶＴ（ｌｊからその演
算処理の結果である１セル分のドツトパターンデータを
ストアすべきセルノ％９Ｍ１〜Ｍ６ 中の１つのセルノ
そり（ＭＪ）の職別コードがストアされる。この場合、
ｍ別コードはセルメモ９Ｍｊ（ｊ瑠１〜６ｆ）任意のｖ
）であるから数値ｊがレジスタＢＣ（１）にセットされ
るわけである。
ＰＣ（２Ｊ、 ＢＣ（２）もＰＣ（１３，Ｂｅ（意Ｊト
同様である。向上記各レジスタＡＣ、ＢＣへのデータは
ＣＰＵｌ０Ｉから与えられるよう罠なっている。
同様である。向上記各レジスタＡＣ、ＢＣへのデータは
ＣＰＵｌ０Ｉから与えられるよう罠なっている。
又、読出し制御部ＲＣＵはセルメモリグループＣＥＬＭ
Ｇの中にストアされているドツトパターンデータを逐次
ｌＩ！＆出してシリアルデータに変換して電子光学系１
ｅｏａへ与える。
Ｇの中にストアされているドツトパターンデータを逐次
ｌＩ！＆出してシリアルデータに変換して電子光学系１
ｅｏａへ与える。
その際ある１つのセルメモリ（Ｍｊ）からの１セル分の
ドツトデータの読み出し終了後火にどのセルメモりＭｌ
（ｌａｗｊ）からドツトデータを読み出すかくついては
種々の方法があるが、要はＣＰＵ０主メモリのセルデー
タ番号／Ｋ１．ム２．Ａ３・・・の順序に対応して指定
されているセルメモリの順に読み出すようにすればよい
のである。この点を少し具体的に説明しよう、− 前述した第６図の説明において、ドツトパターンデータ
変換部ＤＣＶＴ（１１或いはＤＣＶＴ（２７からｃｐｕ
ｌｏｔに対し割込指令が発せられるとその指゛令を発し
た変換部に対しムＣ，Ｂｅすなわちその変換部がドツト
パターンデータとしてストアすべきセルメモリ到を指゛
定するようにＣＰＵｌ０Ｉが動作するこＣ とをのべたが、このｅｔｉ 、 ｌｃ１データが与えら
れＣ ルトき、これら〕情報９？ｌ 、 ＢＣｌをバｘｃｐＢ
ｖｓ３を介してＲＣＵ内に設けたレジスタの役目を果す
パンクテーブル３！にストアする６ ＃１１０ＷＭ＃ｐ
）Ｋはｃｐｔｙｔｏｔから与えられるセルデータ番号に
対応するセルメモリの番号が記載されており従ってＲＣ
Ｕはテーブル、ＢＴを参照して順次−ルメモリＭｊを指
定してその指定されたＭＪからドツトパターンデータを
受けと、るようになっている。−（イ夛さらに他の例で
はｔ／ｓ６図に示すように各セルメモリのコントローを
エリアｃｙｔＡｍｎｌａハソのセルメモリの次にドツト
パターン変換部からのデータをストアすべきセルメモり
の番号（Ｎｉ！：ＸＴ Ｍｉ）が判るようＫしである。
ドツトデータの読み出し終了後火にどのセルメモりＭｌ
（ｌａｗｊ）からドツトデータを読み出すかくついては
種々の方法があるが、要はＣＰＵ０主メモリのセルデー
タ番号／Ｋ１．ム２．Ａ３・・・の順序に対応して指定
されているセルメモリの順に読み出すようにすればよい
のである。この点を少し具体的に説明しよう、− 前述した第６図の説明において、ドツトパターンデータ
変換部ＤＣＶＴ（１１或いはＤＣＶＴ（２７からｃｐｕ
ｌｏｔに対し割込指令が発せられるとその指゛令を発し
た変換部に対しムＣ，Ｂｅすなわちその変換部がドツト
パターンデータとしてストアすべきセルメモリ到を指゛
定するようにＣＰＵｌ０Ｉが動作するこＣ とをのべたが、このｅｔｉ 、 ｌｃ１データが与えら
れＣ ルトき、これら〕情報９？ｌ 、 ＢＣｌをバｘｃｐＢ
ｖｓ３を介してＲＣＵ内に設けたレジスタの役目を果す
パンクテーブル３！にストアする６ ＃１１０ＷＭ＃ｐ
）Ｋはｃｐｔｙｔｏｔから与えられるセルデータ番号に
対応するセルメモリの番号が記載されており従ってＲＣ
Ｕはテーブル、ＢＴを参照して順次−ルメモリＭｊを指
定してその指定されたＭＪからドツトパターンデータを
受けと、るようになっている。−（イ夛さらに他の例で
はｔ／ｓ６図に示すように各セルメモリのコントローを
エリアｃｙｔＡｍｎｌａハソのセルメモリの次にドツト
パターン変換部からのデータをストアすべきセルメモり
の番号（Ｎｉ！：ＸＴ Ｍｉ）が判るようＫしである。
従ってＲＣＵは各セルメモりのコント四−ルエリアロｎ
ＡＲＫセットされたところの次に読出すべき一ルメ七り
の番号を′Ｉｆ４Ｊ！ｌ！して順次セルノ４９を指定で
きるようｋなっている。
ＡＲＫセットされたところの次に読出すべき一ルメ七り
の番号を′Ｉｆ４Ｊ！ｌ！して順次セルノ４９を指定で
きるようｋなっている。
この例ではバンクテーブルＢＴは不要となる。−（叫さ
らに他の方法を第６図により説明する。すなわち、ＤＣ
ＶＹ（ＩＪ 、 （２）からＣＰ ＲＵＢ ３へ点線テ
示すように％ ＤＣＶＴ（１） Ｉ （２）での演算処
理が終り、そのは（２りがチェックしてそのチェックさ
れたセルメモリＭＪの番号ｊを順に前記パンクテーブル
ＢＴヘスドアするようＫしてもよい、この場合にはＣＰ
Ｕ１０１の負担をイ］、（轡に比して多少は軽くできる
。
らに他の方法を第６図により説明する。すなわち、ＤＣ
ＶＹ（ＩＪ 、 （２）からＣＰ ＲＵＢ ３へ点線テ
示すように％ ＤＣＶＴ（１） Ｉ （２）での演算処
理が終り、そのは（２りがチェックしてそのチェックさ
れたセルメモリＭＪの番号ｊを順に前記パンクテーブル
ＢＴヘスドアするようＫしてもよい、この場合にはＣＰ
Ｕ１０１の負担をイ］、（轡に比して多少は軽くできる
。
−（／１
さら忙他の方法としてはバンクテーブルＢＴがない場合
でＤＣＶＴＩＩ３ 、１２７がセルメモリグループＣＥ
ＬＭＧのうち９忙なっているセルメモリをチェックして
指定する場合そのセルメモリ、のコントバールエリアα
〒ＡＲＫ対して１つ後のセルメモリを指定するよう和す
る。−に） 第８図は上記ビｌの例におけるＣＰＵｌ０Ｉの作用を説
明するタイムチャートである。
でＤＣＶＴＩＩ３ 、１２７がセルメモリグループＣＥ
ＬＭＧのうち９忙なっているセルメモリをチェックして
指定する場合そのセルメモリ、のコントバールエリアα
〒ＡＲＫ対して１つ後のセルメモリを指定するよう和す
る。−に） 第８図は上記ビｌの例におけるＣＰＵｌ０Ｉの作用を説
明するタイムチャートである。
同図において、上からドツトパターンデータ蜜換部ＤＣ
ＶＴ（１１、ＤＣＶＴ（２１および読出し制御部ＲＣＵ
のｌＮＫそれぞれが占有されている時間内容をセルメモ
リの記号で表示している。尚斜一部は待ち状態を示す。
ＶＴ（１１、ＤＣＶＴ（２１および読出し制御部ＲＣＵ
のｌＮＫそれぞれが占有されている時間内容をセルメモ
リの記号で表示している。尚斜一部は待ち状態を示す。
今描画動作開始時刻を？ （８ＴＡ ）とし、それ以＠
においてｎｃＶＴ（１３、ＤＣＶＴ（２ｍｌＳｉＱ示〕
’Ｅｌ ＜ ％＊シルメモリへトアすべきドツトパター
ンデータを演算処理している。具体的に説明すると、今
、第１０図イｌのようにセルデータとセルメモリの順を
対応するよう和する一合、すなわちＭ１→Ｍ２→Ｍ３→
・・・Ｍ６→Ｍｌ＋Ｍ２・・・のようＩＩＣＲＣυがセ
ルメモリを順次指定していく場合には先ず時刻Ｔ・にお
いてＤＣＶＴ（１３からの割込み指令に対しＣＰＵｌ０
ｆはＧＯ指令を与え、セルデータのをＤＣＶＴ（１）へ
与える。同ＦＩｌｎＣＣＰＵ １０１はＤＣＶＴ（１）
のＬｚジスｐＢｃＫ対しセルメモリＭｌを指定し且つセ
ルデータのがデータメモリＭＯ内のどのアドレスにスト
アされているかを示すスタートアドレスをＤＣＶＴ（１
） 内ｆ）レジスタムｃｔｒ）Ｋ与える。引き続いてＤ
ＣＶＴ【１１はセルデータのをドツトパターンデータに
変換するための演算処理を行う、−万ＤＣＶＴ（２１に
対してＣＰＵ１０１はセルデータ■を演算するよう指令
する。そのためそのデータがドツトパターンデータとじ
てストアされるべきセルメモリとしてＭ２をＤＣＶＴ（
２１内のＢＣ（１３Ｋ与え且つＭＯ内のスタートアドレ
スをＡＣ（２７Ｋ与える。
においてｎｃＶＴ（１３、ＤＣＶＴ（２ｍｌＳｉＱ示〕
’Ｅｌ ＜ ％＊シルメモリへトアすべきドツトパター
ンデータを演算処理している。具体的に説明すると、今
、第１０図イｌのようにセルデータとセルメモリの順を
対応するよう和する一合、すなわちＭ１→Ｍ２→Ｍ３→
・・・Ｍ６→Ｍｌ＋Ｍ２・・・のようＩＩＣＲＣυがセ
ルメモリを順次指定していく場合には先ず時刻Ｔ・にお
いてＤＣＶＴ（１３からの割込み指令に対しＣＰＵｌ０
ｆはＧＯ指令を与え、セルデータのをＤＣＶＴ（１）へ
与える。同ＦＩｌｎＣＣＰＵ １０１はＤＣＶＴ（１）
のＬｚジスｐＢｃＫ対しセルメモリＭｌを指定し且つセ
ルデータのがデータメモリＭＯ内のどのアドレスにスト
アされているかを示すスタートアドレスをＤＣＶＴ（１
） 内ｆ）レジスタムｃｔｒ）Ｋ与える。引き続いてＤ
ＣＶＴ【１１はセルデータのをドツトパターンデータに
変換するための演算処理を行う、−万ＤＣＶＴ（２１に
対してＣＰＵ１０１はセルデータ■を演算するよう指令
する。そのためそのデータがドツトパターンデータとじ
てストアされるべきセルメモリとしてＭ２をＤＣＶＴ（
２１内のＢＣ（１３Ｋ与え且つＭＯ内のスタートアドレ
スをＡＣ（２７Ｋ与える。
図で示すように、ＤＣＶＴ（ｌｊでのＭｌ丁なわちセル
データ■の処理が終ると割込指令すがＣＰＵｌ０ＩＫ与
えられるがこの時刻ではセルデータ■の処理中のためＣ
ＰＵｌ０Ｉ）！ＤＣＶＴ（ｌｊ＃セル−Ｆ’−ｆｉ＠ヲ
’ＭＫ処理するようそのＡＣｔｌｊ、 ＢＣ（１７に対
してアドレスとＭ３に関するデータを送る。同様和して
セルデータ■の処理が終ると割込指令Ｃが与えられる。
データ■の処理が終ると割込指令すがＣＰＵｌ０ＩＫ与
えられるがこの時刻ではセルデータ■の処理中のためＣ
ＰＵｌ０Ｉ）！ＤＣＶＴ（ｌｊ＃セル−Ｆ’−ｆｉ＠ヲ
’ＭＫ処理するようそのＡＣｔｌｊ、 ＢＣ（１７に対
してアドレスとＭ３に関するデータを送る。同様和して
セルデータ■の処理が終ると割込指令Ｃが与えられる。
ＤＣＶＴ（２）はまだセルデータ■の処理中なのでＣＰ
Ｕ１０１はセルデータ■を処理するようＤＣＶＴＩＩ）
Ｋ必要なデータ（ムＣ（１１＊ｍｃ山への）を与える。
Ｕ１０１はセルデータ■を処理するようＤＣＶＴＩＩ）
Ｋ必要なデータ（ムＣ（１１＊ｍｃ山への）を与える。
セルデータ■の処理が終ると割込指令ｄが与えられる。
ＤＣＶＴ（２１は未だセルデータ■の処理中なのでセル
データ０をＤＣＶ’ｒ（１３に対し指定する。
データ０をＤＣＶ’ｒ（１３に対し指定する。
次いでセルデータ■の処理終了前に割込指令・が与えら
れるとＣＰＵｌ０ＩはＤＣＶＴ（２１が次にセルデータ
■を処理するよう指定する。（ムＣ（２１，！ＩＣ（２
７に対し） そしてセルデータ■の処理終了前にＤＣＶ’ｒ（１）Ｉ
ｌｌから割込指令ｆが与えられるのでＣＰＵｌ０Ｉはセ
ルデータ■をＤＣＶＴ（１１対し指定する。このときＢ
Ｃ（１７に対しＭｌが指定される。やがて割込指令ｇが
与えられるトＣＰＵ １０１はＤＣＶＴ（２ＪＫ対し−
にルデータ■を指定し且つそのＩＣ（２３ＫＨ２を指定
する。この状態で描画開始を待っている。
れるとＣＰＵｌ０ＩはＤＣＶＴ（２１が次にセルデータ
■を処理するよう指定する。（ムＣ（２１，！ＩＣ（２
７に対し） そしてセルデータ■の処理終了前にＤＣＶ’ｒ（１）Ｉ
ｌｌから割込指令ｆが与えられるのでＣＰＵｌ０Ｉはセ
ルデータ■をＤＣＶＴ（１１対し指定する。このときＢ
Ｃ（１７に対しＭｌが指定される。やがて割込指令ｇが
与えられるトＣＰＵ １０１はＤＣＶＴ（２ＪＫ対し−
にルデータ■を指定し且つそのＩＣ（２３ＫＨ２を指定
する。この状態で描画開始を待っている。
各セルメモリＭｌ〜ＭＩ Ｋは描画すべきドツトパタ
ーンデータがストアされているのでセルデータ■、■の
処理は行われない０時刻Ｔ（ＢＴム）で描画が開始され
そしてＲＣυがＭｌからのドツトパターンデータの読＾
出しを終了するとＤＣＶＴ（１３はＭｌすなわちセルデ
ータのり処理を行う。
ーンデータがストアされているのでセルデータ■、■の
処理は行われない０時刻Ｔ（ＢＴム）で描画が開始され
そしてＲＣυがＭｌからのドツトパターンデータの読＾
出しを終了するとＤＣＶＴ（１３はＭｌすなわちセルデ
ータのり処理を行う。
さらＫＨ２のｌｌ！木出しが終了するとＤＣＶ’ｒ（２
３はＭ２すなわちセルデータ■の処理を行う１次いで割
込指令りがＤＣＶＴ（１３から与えられるトｃＰＵ１０
１はセルデータ■を指定し、且つＭ３を指定する。
３はＭ２すなわちセルデータ■の処理を行う１次いで割
込指令りがＤＣＶＴ（１３から与えられるトｃＰＵ１０
１はセルデータ■を指定し、且つＭ３を指定する。
（ＢＣ（１７に対し）しかるにＭｌは描ｍ動作中なので
斜１１１！Ｑの如く待ち状態ののち、Ｍ３の読み出し終
了時点からＤＣＶＴ（１３での１ルデータ■の処理が行
われる。以下同様にして、 ＤＣＶＴ（１７、ＤＣＶＴ
（２３における演算処理が１割込指骨ｊ０ｋｇ、Ｌ、ｍ
。
斜１１１！Ｑの如く待ち状態ののち、Ｍ３の読み出し終
了時点からＤＣＶＴ（１３での１ルデータ■の処理が行
われる。以下同様にして、 ＤＣＶＴ（１７、ＤＣＶＴ
（２３における演算処理が１割込指骨ｊ０ｋｇ、Ｌ、ｍ
。
亀、ｏ、ｐＫ対応してＣＰＵｌ０Ｉから指示され遂行さ
れる。尚描ｉｊｉ時間は各セルメモリとも同一である。
れる。尚描ｉｊｉ時間は各セルメモリとも同一である。
第９図はＣＰＵｌ０ＩからＤＣＶＴ（１７ｍ （２１ヘ
ノ動作指令を説明するフローチャートである。同図に−
ＭいてステップＳＴＰ １においてＣＰＵｌ０Ｉ内のｎ
カウンタ、Ｎカウンタにｎｘｘ ｌ 、 Ｎ 冨１が１
リセツトされる。次いでＳＴＰ ２でＢ Ｃ１１）にＭ
ｌを、ＡＣ（１３にＡＤＮをセットする１次いで５ＴＰ
ＩＳ”ｔ”ＤＣＶＴｔｌ）Ｋ対しＧＯ小出力なわち演算
処理が指令される。５ＴＰ４においてｎカウンタ％Ｎカ
ウンタがインクリメントされる。さらＫ ８ＴＰ ５で
新しい冨・ＮｔＣ対応するＭｌ、ムＤＮがＢＣ（２３、
ＡＣ（２ＪＩＣセツトされ次（１で８’ｒＰ ６ Ｋて
ＤＣＶＴ（２ＪにＧＯ小出力なわち演算！＆理が指令さ
れる０次いでＳＴＰ ７ Ｋｎいてｎカウンタ、Ｎカウ
ンタが再びインクリメントされる。
ノ動作指令を説明するフローチャートである。同図に−
ＭいてステップＳＴＰ １においてＣＰＵｌ０Ｉ内のｎ
カウンタ、Ｎカウンタにｎｘｘ ｌ 、 Ｎ 冨１が１
リセツトされる。次いでＳＴＰ ２でＢ Ｃ１１）にＭ
ｌを、ＡＣ（１３にＡＤＮをセットする１次いで５ＴＰ
ＩＳ”ｔ”ＤＣＶＴｔｌ）Ｋ対しＧＯ小出力なわち演算
処理が指令される。５ＴＰ４においてｎカウンタ％Ｎカ
ウンタがインクリメントされる。さらＫ ８ＴＰ ５で
新しい冨・ＮｔＣ対応するＭｌ、ムＤＮがＢＣ（２３、
ＡＣ（２ＪＩＣセツトされ次（１で８’ｒＰ ６ Ｋて
ＤＣＶＴ（２ＪにＧＯ小出力なわち演算！＆理が指令さ
れる０次いでＳＴＰ ７ Ｋｎいてｎカウンタ、Ｎカウ
ンタが再びインクリメントされる。
の
一万ＤＣＶＴ（１）又ｔ！ＤＣＶＴ（２）から割込指令
［ｆｊＬ八 てｈｘ ＣＰＵ １０１は８ＴＰ ８ Ｋ：おいてどち
らのＤＣｖ！カーＤＣＶＴ（１功１らの割込みであると
８ＴＰ ９ において。
［ｆｊＬ八 てｈｘ ＣＰＵ １０１は８ＴＰ ８ Ｋ：おいてどち
らのＤＣｖ！カーＤＣＶＴ（１功１らの割込みであると
８ＴＰ ９ において。
ＢＣｌＩＪＫＭｌ＆を、ムＣ１１１Ｋ ＡＤＮをセット
する０次い”ｔ”ＤＣＶＴ（１）ＫＧｏ出力を与える。
する０次い”ｔ”ＤＣＶＴ（１）ＫＧｏ出力を与える。
又ＤＣＶＴ（２１からの割込みであると、８ＴＰ１０に
おいて、 ＢＣ（２１ＫＭｍヲ、、 ＡＣ（２１＆ｆ：
ＡＤＮをセットし次イテＤｃＶＴ（２３ＫＧＯ出力を
与え前述した８７Ｐ ７ Ｋ到り次いでＣＰＵｌ０Ｉは
割込み１４の状態となるー 尚第８図、９図では第１０＠口ＩＫ対応した説明をした
が、第８図で各セルデータ■に対応するセルメモリの指
定１マ区別して行われてもよいことは前述したとおりで
ある。このような場合のＲＣＵのパンクテーブルＢＴの
内容を第１０図（口ＪＫ示す。
おいて、 ＢＣ（２１ＫＭｍヲ、、 ＡＣ（２１＆ｆ：
ＡＤＮをセットし次イテＤｃＶＴ（２３ＫＧＯ出力を
与え前述した８７Ｐ ７ Ｋ到り次いでＣＰＵｌ０Ｉは
割込み１４の状態となるー 尚第８図、９図では第１０＠口ＩＫ対応した説明をした
が、第８図で各セルデータ■に対応するセルメモリの指
定１マ区別して行われてもよいことは前述したとおりで
ある。このような場合のＲＣＵのパンクテーブルＢＴの
内容を第１０図（口ＪＫ示す。
尚＃ｃ６図の例では各セルメモリはそれぞれＷＣＵＢＵ
８（１） 、 （２１に対応するポートを設ける必要が
あったが、これを避けるために第１１図のようにセルメ
モリグループを二つ（ＣＩＬＮＧ（１３、（２３） ［
分ける構成としてもよい。
８（１） 、 （２１に対応するポートを設ける必要が
あったが、これを避けるために第１１図のようにセルメ
モリグループを二つ（ＣＩＬＮＧ（１３、（２３） ［
分ける構成としてもよい。
又、第６図、第１］図にはドツトパターン質換部を二個
設ける例を示したが、必要に応じて多数個設けるように
して又それに伴ってセルメモリの数も多く設けるようＫ
すればさらに描画速度を高速化することができる。尚、
第８図に示したようＫ。
設ける例を示したが、必要に応じて多数個設けるように
して又それに伴ってセルメモリの数も多く設けるようＫ
すればさらに描画速度を高速化することができる。尚、
第８図に示したようＫ。
描画開始前にセルデータ■〜■に対しそれぞれセルメモ
リＭｌ−Ｍ６ を対応させているが、こうした場合に
は、 ＲＣＵ内にパンクテーブルＢＴを設ける代りに１
−４２→３→４→５→６→ｌ→２→・・・の如く計数す
る６カウンタを設けて同カウンタの亀によりセルメモリ
を指定するようにすれはよい。
リＭｌ−Ｍ６ を対応させているが、こうした場合に
は、 ＲＣＵ内にパンクテーブルＢＴを設ける代りに１
−４２→３→４→５→６→ｌ→２→・・・の如く計数す
る６カウンタを設けて同カウンタの亀によりセルメモリ
を指定するようにすれはよい。
以上説明したように本発明によればＲＣＵＫＢＴを設け
ることによりセルデータごとのドツトパターンデータへ
の習換に要する処理時間の不均一さがあってもセルメモ
リＭ１〜Ｍ６を任意に指定できるという効果を饗するの
である。さらに又本発明によれば各セルメモリ内のコン
トーールエリアにそのセルメモリの次のセルノそり（Ｎ
■ＴＭシ）に関する情報をＣ’ＰＵからＤＣＶＴに与え
さらにＤＣＶＴからセルメモリへ与えるか、又はＤＣＶ
τ自身がＮＥＸＴ Ｍ）Ｑ指定するかして（ＣＰＵの助
けを借りてもよい） ＲＣＵが次に読出すセルメモリを
１つ手前のセルメ毫り内の情報から’４４ＪＲできるよ
うになっておりこの場合にはパンクテーブルＢＴを必要
とせずそれだけシステムの構成を単純化できるという効
果を奏す木。
ることによりセルデータごとのドツトパターンデータへ
の習換に要する処理時間の不均一さがあってもセルメモ
リＭ１〜Ｍ６を任意に指定できるという効果を饗するの
である。さらに又本発明によれば各セルメモリ内のコン
トーールエリアにそのセルメモリの次のセルノそり（Ｎ
■ＴＭシ）に関する情報をＣ’ＰＵからＤＣＶＴに与え
さらにＤＣＶＴからセルメモリへ与えるか、又はＤＣＶ
τ自身がＮＥＸＴ Ｍ）Ｑ指定するかして（ＣＰＵの助
けを借りてもよい） ＲＣＵが次に読出すセルメモリを
１つ手前のセルメ毫り内の情報から’４４ＪＲできるよ
うになっておりこの場合にはパンクテーブルＢＴを必要
とせずそれだけシステムの構成を単純化できるという効
果を奏す木。
第１図はラスク方式の描ｉｉｗ御の構成の一般的なブロ
ック図。 第２図は電子ビームによる描画の様子を説明する図。 第３図は基本図形パターンとそのパラメータを示す図。 第４図は従来の描画制御部の具体化されたブロック図。 第５図はセルメモリ内のアドレスとデータの配置を示す
図。 ＃Ｉ６図は本発明による描画制御部の一実施例ブロック
図。 第７図は描画回路二重化によるデータ変換のプロセスの
概略を説明する図。 第８図はＣＰＵとドツトパターンデータ変換部（ＤＣＶ
Ｔ）とセルメモリとの間の逃場へ関係を説明するタイム
チャート。 ｊｇ９図は第８０に対応するＣＰＨの動作を説明するフ
ローチャート。 第１θ図イ）、（口Ｊはパンクテーブルの内容を示す図
。 第１］図は第６図に対応する他の実施例の描画制御部の
ブロック図である。 １００・・・描画制御回路、１０１・・・ＣＰＵ、
１０２・・・ブランキング回路。 出願人 東芝機械株式会社 −１４８− ｉ５＋囚 ７１０１目
ック図。 第２図は電子ビームによる描画の様子を説明する図。 第３図は基本図形パターンとそのパラメータを示す図。 第４図は従来の描画制御部の具体化されたブロック図。 第５図はセルメモリ内のアドレスとデータの配置を示す
図。 ＃Ｉ６図は本発明による描画制御部の一実施例ブロック
図。 第７図は描画回路二重化によるデータ変換のプロセスの
概略を説明する図。 第８図はＣＰＵとドツトパターンデータ変換部（ＤＣＶ
Ｔ）とセルメモリとの間の逃場へ関係を説明するタイム
チャート。 ｊｇ９図は第８０に対応するＣＰＨの動作を説明するフ
ローチャート。 第１θ図イ）、（口Ｊはパンクテーブルの内容を示す図
。 第１］図は第６図に対応する他の実施例の描画制御部の
ブロック図である。 １００・・・描画制御回路、１０１・・・ＣＰＵ、
１０２・・・ブランキング回路。 出願人 東芝機械株式会社 −１４８− ｉ５＋囚 ７１０１目
Claims (1)
- （１）描画すべき図形パターンがセルごとの複数σ）基
本図形に分割されその各基本図形を表わすノくラメータ
（以下セルデータと称する）Ｖ記憶する第１の記憶部（
ＭＯ）と。 この第１の記憶部から順次セルデータなとり出して対応
する。基本図形のドラトノ櫂ターンデータな発生せしめ
る図形発生手段と。 この図形発生手段により発生されたドラトノ（ターンデ
ータを前記セルととに記憶する第２σ）記憶部（ＣｇＬ
ＮＧ ）と。 この第２の記憶部にストアされたトノトノ（ターンデー
タをシリアルＫｌ僕して電子光学系（加８）に供給する
貌出し制御部（ＲＣ（Ｊ）と。 前記第１の記憶部とデータ転送部（ＤＭＡ 。 ＤＭＡＩＰ）を介して結合されると共和前記セルデータ
群を貯蔵している第３の記憶部（Ｍ−Ｍ）を備えた；ン
トローラ＜ ｃｐυ）と。 前記電子光学系の電子ビーＪ−により所定領域をラスク
状に走査するための走査駆ｌｌ１１回路と。 前記電子ビームが照射される試料を装置する試料台とを
１えており、さらに 前記図形発生手段には前処境部（ＰＰＵ）、関数発生部
（ＦＧ）および書込み制御部（ＷＣＬＴ）とからなり、
前記第１の記憶部属びコントローラとパスラインを介し
て結合されているドツトパターンデータ変換＠（ＤＣＶ
Ｔ）を複数１備え。 その各変換部にて形成されるドツトパターンデータ群を
前記第２の記憶部に設けられたセルメ篭りごとにストア
せしめて前記読出し制御部がストアされたＩＩＩＩＫ前
記セルメ毫りからドツトパターンデータを散り出すよう
忙した電子ビーム摘−制御装ＷＩにおいて。 前記コントローラが前記各ドツトパターンデータ変換部
からの割込指ｄ＃に応答して、前記第１の記憶部にスト
アされているセルデータのスタートアドレスをその描画
の順序に従って前記ドツトパターンデータ変換部に対し
与えるようにし、同変換部がそのスタートアドレスに％
とづいて前記第１の記憶部から対応するセルデータをと
り込むようにしたことを特徴とする電子ビーム描画制御
装置。 （２、特許請求の範囲第ｉｌｌにおいて前記第２の記憶
部のセルメモリの数を遍實グループに区分して、前記ド
ツトパターンデータ変換部の各々がその区分された各グ
ループを分担せしめるように前記各セルメモリグループ
と各ドツトパターンデータ変換部との関にそれぞれの書
込み制御バス（ｗＣＵ ＢＨ３）を設けたことをＩＦ＃
敵とする電子ビーム描Ｉｍ制御装藏。 （３３特許請求の範囲＠１１１１において前記各ドツト
パターンデータ変換Ｓには同変換部の発する割込指令に
応答して前記コン）Ｈ−ラから与えられるスタートアド
レスの匍にそのスタートアドレスに対応するセルデータ
を演算処理して得られるドツトパターンデータをストア
すべき前記ｌ／Ｅ２の記憶部内のセルメモリを指定する
セルメモリ指定情報をストアする第４の記憶部（Ｂｅ）
を備え、さらに前記読出し制御部忙は前記コントローラ
から前記各ドツトパターンデータ変換部の各第４の記憶
部に与えられるセルメモリ指定情報を順次ストアするバ
ンクテーブル（ＢＴ）を圃え、読出し制御部がそのバン
クテーブルを順次アクセスしてセルメモリを指定するこ
とを特徴とする電子ビーム描−割御装置。 （４１特許請求の範囲第１項において、前記各ドツトパ
ターンデータ変換部にはある１個分のセルデータに関す
る演算処理の終了時点でその内容が空であって次のセル
データに対応する演算処ｉ１Ｍ果をストアすべき前記空
なるセルメ篭り０１つを指定して同指定されたセルメモ
リについての指定情報を前記読出し制御部に逐次与える
とと４に＠記読出し制御部には前記各ドツトパターンデ
ータ変換部から与えられるセルメモリ指定情報をストア
するバンクテーブル（ＢＴ）を漏えるようにしたことを
特徴とする電子ビーム描画制御装鎗。 （５３％許請求の範囲第４墳において、前記各ドツトパ
ターンデータ変換部が互いに分担して、前記第２の記憶
部を構成しているセルメモリのいくつかと結合されるよ
うＫなっており、ある１つの前記変換部と結合されてい
るすべてのセルメモリが同変換部からの９チエツクに際
し否であるとき同変換部が前記コントローラを介して又
は直接に他の変換部に対しその分担している七ルメ篭り
中の空なるセルメモリを間合せするよう和したことをＩ
＃鍬とする電子ビーム描画制御装置。 （６７４１許請求の範囲第［項において、前記第２の記
憶部中の各セルメモリにはそのセルメモリの次に読出し
制御部が読み出すべきセルメモリに関するメモリ指定情
＠セスドアするようにしたことを特徴とする電子ビーム
摘ｌ１ｉＩＩＩＩ御装置。 （７１％許請求の範囲第６項において、前記コントロー
ラは前記各ドツトパターンデー−変換部に対し、セルデ
ータのためのスタートアドレス。 同セルデータの演算処理結果をストアするセルメモリ指
定情報および同セルメモリの次忙読出しが行われる次の
セルメ毫り指定情報を与えるようにしたことをｔｆ！！
轍とする電子ビーム描１１１ｍ御！装置。 （８７特許請求の範囲第１璃において、前記コントロー
ラは描画動作開始に先立って前記各ドツトパターン変換
部に対し前記スタートアドレスと同スタートアドレスに
対応するセルデータノ演算処理結果をストアすべきセル
メ峰りについてのセルメモリ指定情報とを逐次指定して
すべてのセルメモリに対しドツトパターンデータをスト
アせしめ、且つ前記読出し制御部には前記コントローラ
が描画動作開始前に指定したセルメモリの順序を記憶す
る手段を備えており描ＩＩｉ＃ＩＪ作開始ｆＩｋ前記読
出し制御部は前記記憶手攻を参照して前記セルメモリを
＠次代出すようにしたことを％象とする電子ビーム描画
制御ａｍ。 （９３＃許噌求の範囲第８項において、前記記憶手と Ｒ，ｐ／Ｉｔ ２の記憶平膜が有する七ルメ４りの数だ
け（り返し計数するカウンタで構成し１つのセルメモリ
の続出しが終了するととに同カウンタを歩進させるよう
にしたことを！！＃黴とする電子ビーム描ａｌｉ制御装
置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16932881A JPS5870532A (ja) | 1981-10-22 | 1981-10-22 | 電子ビ−ム描画制御装置 |
| US06/405,982 US4641252A (en) | 1981-10-01 | 1982-08-06 | Electron beam drawing control system |
| DE19823236468 DE3236468A1 (de) | 1981-10-01 | 1982-10-01 | Elektronenstrahlzeichensteuervorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16932881A JPS5870532A (ja) | 1981-10-22 | 1981-10-22 | 電子ビ−ム描画制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5870532A true JPS5870532A (ja) | 1983-04-27 |
| JPH0346970B2 JPH0346970B2 (ja) | 1991-07-17 |
Family
ID=15884507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16932881A Granted JPS5870532A (ja) | 1981-10-01 | 1981-10-22 | 電子ビ−ム描画制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5870532A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60198815A (ja) * | 1984-03-23 | 1985-10-08 | Matsushita Electric Ind Co Ltd | 走査形露光装置 |
| US5577171A (en) * | 1992-03-02 | 1996-11-19 | Kabushiki Kaisha Toshiba | Figure pattern generating apparatus for detecting pattern defects |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS559433A (en) * | 1978-07-07 | 1980-01-23 | Toshiba Corp | Electron beam exposure device |
| JPS5615043A (en) * | 1979-07-18 | 1981-02-13 | Fujitsu Ltd | Electron beam exposure system |
-
1981
- 1981-10-22 JP JP16932881A patent/JPS5870532A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS559433A (en) * | 1978-07-07 | 1980-01-23 | Toshiba Corp | Electron beam exposure device |
| JPS5615043A (en) * | 1979-07-18 | 1981-02-13 | Fujitsu Ltd | Electron beam exposure system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60198815A (ja) * | 1984-03-23 | 1985-10-08 | Matsushita Electric Ind Co Ltd | 走査形露光装置 |
| US5577171A (en) * | 1992-03-02 | 1996-11-19 | Kabushiki Kaisha Toshiba | Figure pattern generating apparatus for detecting pattern defects |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0346970B2 (ja) | 1991-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4449180A (en) | Sequence program inputting device | |
| US5381523A (en) | Document processing device using partial layout templates | |
| US4907188A (en) | Image information search network system | |
| CN1166217A (zh) | 处理表格的方法和装置 | |
| JPS60181942A (ja) | メモリ制御装置 | |
| JPS5870532A (ja) | 電子ビ−ム描画制御装置 | |
| JPH04128068A (ja) | ページ記述言語処理装置およびページ記述言語処理印刷装置 | |
| JP2828669B2 (ja) | 画像読取装置 | |
| JPS58116732A (ja) | 荷電ビ−ム露光方法および装置 | |
| JP2705549B2 (ja) | 集積回路設計データ変換装置およびそのデータの階層展開方法 | |
| JPS58195230A (ja) | チヤネル制御装置 | |
| JPS6159543A (ja) | 情報処理装置 | |
| JP2836092B2 (ja) | 画像供給装置 | |
| JPS6019534B2 (ja) | 移送制御装置 | |
| JPS6113330A (ja) | デ−タ管理装置 | |
| JPH02162438A (ja) | メモリ回路 | |
| JPS5857726A (ja) | 電子ビ−ム描画制御装置 | |
| JPH031556A (ja) | マスクｒｏｍ集積回路のセル配置データ作成方法 | |
| JPH0774543A (ja) | 波形編集方法 | |
| JPS58117041A (ja) | パタ−ン情報格納・制御方式 | |
| JPH08153016A (ja) | 入出力コマンド試験装置 | |
| JPH06163372A (ja) | 露光データ処理方法 | |
| JPS61120755A (ja) | プリンタ | |
| JPS6252668A (ja) | ベクタ／ラスタ変換器の制御装置 | |
| JPS6042758A (ja) | プリント板原画の作画装置 |