JPH0346970B2

JPH0346970B2 -

Info

Publication number: JPH0346970B2
Application number: JP56169328A
Authority: JP
Inventors: Masakazu Tokita
Original assignee: Toshiba Machine Co Ltd
Current assignee: Shibaura Machine Co Ltd
Priority date: 1981-10-22
Filing date: 1981-10-22
Publication date: 1991-07-17
Also published as: JPS5870532A

Description

【発明の詳細な説明】本発明は電子ビーム描画装置に係り、特にその
描画速度の高速化を可能とするラスタスキヤン方
式の電子ビーム描画制御装置に関する。

ラスタスキヤン方式の電子ビーム描画制御装置
の一般的な構成のブロツク図を第１図に示す。第
１図において、１１はデイスクメモリであつてセ
ルと称する描画の基本的な領域内に属する基本図
形ごとの圧縮したデータをストアしている。

この圧縮したデータは予じめ描画すべきパター
ンの図から計算機によりつくられるようになつて
いる。

１２はコントローラであつて、デイスクメモリ
１１内にストアされている圧縮データを高速デー
タ転送部１３に供給するように制御する。１４は
図形発生部であつて前述した圧縮データからドツ
トパターンデータを発生する。１５はドツトパタ
ーンデータの記憶部、１６は電子光学系であつて
記憶部１５からのシリアルデータにより電子ビー
ム１９のON、OFF制御を行う。１７はテーブル
駆動回路であつて電子ビーム１９の照射は感応す
る試料１９Ａをその上に載置している。１８は電
子光学系１６の操作駆動回路である。

第２図イ，ロは前述の基本図形の例であつて長
方形および台形を示している。図図ロで図示の如
く台形をあらわすパラメータを定めた場合長方形
はΔX1＝０、ΔX2＝０三角形はΔl＝ΔX1＋ΔX2
の如く台形を表わすパラメータの値 PX1、PY、ΔX1、ΔX2、Δl が特定の値をとることによつてすなわち台形の特
殊な場合として扱うことが可能である。

第３図イはラスタスキヤン方式における電子光
学系１６から発射される電子ビーム１９とテーブ
ル２０上の試料１９Ａとの相対関係を説明するも
のであつて、同図ロはイの拡大詳細図である。同
図イ，ロから判るように電子ビーム１９はセルの
幅（512ビツト）をＸ方向にスキヤンし、この１
スキヤンの間にドツトパターンデータに対応して
電子ビームのON、OFFがなされるようになつて
いる。テーブルはＹ方向に等速度で移動されるよ
うになつており幅ｄに対するＹ方向の１列分のス
キヤンニングが終了すると次のとなり合う１列分
のスキヤンニングに移行するようになつている。

第４図は、第１図の１２〜１６を具体的に示し
た従来の制御ブロツク図である。同図において３
１はコントローラで第１図のコントローラ１２に
対する部分である。３２はコントロールバス３４
と接続されているインタフエイスで前処理部
（PPU）３７、関数発生部（FG）３８、書込み
制御部（WCU）３９、読出し制御部（RCU）４
０のそれぞれをコントロールバス３４を介して制
御する。

３３はコントローラ３１を介して与えられる１
セル分の圧縮データを単位としてその数単位ずつ
をデータバス３５を介してデータメモリ３６に転
送する高速データ転送部（DMA）である。

３７は前処理部で１組の基本図形に関する圧縮
したデータDA｛PX1、PY、Δl、Δh、ΔX1、
ΔX2｝をデータメモリ３６からデータバス３５
を介してとり入れ、関数発生部３８での演算に適
するよう前述のデータを変換する。

関数発生部（FG）３８は６個のデータPX1、
PX2、PY、ΔX1、ΔX2、Δhから、前述の圧縮デ
ータDAで代表される基本図形を描画する場合の
電子ビームのスキヤンニングにおけるブランキン
グ指令データすなわちビームの照射、不照射の指
令とそのブランキング指令のアドレスをつくるた
めのデータ群をその基本図形全部にわたつて形成
する。

書込み制御部（WCU）３９はFG３８から与え
られるブランキング指令データとアドレスデータ
とから第５図に示される１つのセルに対応するメ
モリMj（以下セルメモリと称する）内のアドレス
と、そのアドレスに対応する16ビツトのブランキ
ング指令データを形成しセルメモリMjの所定ア
ドレスにブランキング指令データを書込む。

セルメモリMjはアドレスが１行分として32個
指定され、これが512行設けられている。第５図
のセルメモリMjの上部にはコントロールエリア
CNTARが設けられており、Mj内のアドレスの
逆読み、描画の反転指示などの他にNEXT Mj
（メモリセル指定情報）をストアできるようにな
つている。｛PPU、FG、WCU｝は以下では１つ
の基本図形に対応する圧縮データDAをブランキ
ング指令データに変換するドツトパターンデータ
変換部DCVTと称する。

４０は読出し制御部であつてセルメモリ４２，
４３，４４からのブランキング指令データをシリ
アルに変換し、ドツトデータとして電子光学系１
６（第１図）に与える。

４１，４５はデータバスであつて、各セルメモ
リ４２，４３，４４とWCU３９、RCU４０と接
続されている。セルメモリ４２，４３，４４はそ
れぞれ１セルの描画領域に対応したドツトデータ
群をストアしており、例えば512×512ビツトのメ
モリ容量を有し、RCU４０がセルメモリ４２を
読み出し次いで４３、さらに４４次いで４２のよ
うにサイクリツクに順次読み出していくようにな
つており従つて、今RCU４０のセルメモリ４２
の読み出しが終る前には少くともWCU３９から
セルメモリ４３への書込みは完了しているように
制御される。同図のように３個のセルメモリ４２
〜４４を設けることによつてRCU４０はスムー
ズにドツトデータを形成できるようになつている
のである。

以上で従来の描画におけるドツトデータ形成の
概略を述べた。

ところで、現在、RCU４０から電子光学系１
６へ与えられるデータの速さは20MHz程度である
が、電子ビームのスポツト径を現在の1μから0.5μ
にして描画パターンの分解能を向上させたいと要
求がある。この要求は電子ビーム径が1μのモー
ド（Ａモードと称する）から0.5μのモード（Ｂモ
ードと称する）にすればよいわけであるが、従来
と同じ太さの線を描く場合スキヤンニング回数が
２倍必要となり、スキヤンニング速さを２倍に上
げなければ描画に要する時間も倍必要となり複雑
な描画パターンの場合には数十時間にもわたつて
描画装置を稼動させなければならない。

しかるに第４図に示される制御系においてはド
ツトパターンデータ変換部DCVTにおいて１セ
ル分の圧縮データ処理に要する時間は数ｍsec〜
十数ｍsecであり、一方、データメモリ３６から
前記変換部DCVTへの圧縮データの転送に要す
る時間は数μsecのオーダーであり、結局のとこ
ろ、DCVT内のFG３８、WCU３９における演
算処理に要する時間がネツクとなつてRCU４０
からのシリアルデータ転送速度は最大20MHzに制
限されているのである。

本発明の目的は、以上の説明のように、従来技
術において課題となつていた読み出し制御部
RCUから電子ビーム光学系へ与えられるドツト
パターンデータの速さを大にしてスキヤンニング
速度、従つて描画速度を大にした電子ビーム描画
制御装置を提供しようとするものである。尚
PPU，FG，WCUのさらに詳細な構成について
は特開昭55−9433に記載されている。

以下本発明の実施例を第６図乃至第１０図にて
説明する。

第６図はドツトパターンデータ変換部DCVT
を２個設けた描画制御装置の実施例ブロツク図を
示す。同図において、描画回路１００に対しコン
トローラCPU１０１がバスCP BUS１により接
続されておりコントローラCPU１０１内の主メ
モリ１０１−１（Ｍ・Ｍ）にストアされている圧
縮されたセルデータが高速転送部DMAからバス
CP BUS１、DMAインタフエイスDMAIFおよ
びCP BUS２を介してセルデータメモリMOに一
旦ストアされるようになつている。尚同図におい
ては各ブロツクを結ぶコントロールバスとデータ
バスは共通な１つのバスで描かれている。バス
CP BUS２には２つのドツトパターンデータ変
換部DCVT(1)とDCVT(2)とが接続されておりセ
ルデータメモリMOから演算処理の対象となるセ
ルデータがCP BUS２を経てそれぞれのドツト
パターンデータ変換部DCVT(1)、DCVT(2)へ与
えられるようになつている。

各DCVT(1)、DCVT(2)はさらに書込み制御御
バスWCU BUS１、WCU BUS２を介して各セ
ルメモリM1〜M6にそれぞれ接続されており、従
つて、各DCVT(1)、DCVT(2)で処理された各セ
ルごとのドツトパターンデータが前述の各バス
WCU BUS１又はWCU BUS２から任意のセル
メモリ（M1〜M6の中の１つ）にストアされる。
各セルメモリにストアされたドツトパターンデー
タの読み出し制御部RCU（Read Control Unit）
によりシリアルデータに変換され、ブランキング
回路１０２へ供給されるようになつている。

第７図はCPU１０１の主メモリ１０１−１か
ら読出し制御部RCUに到るデータの流れを説明
する図である。同図において左端側に示されるセ
ルデータNo.１、No.２、……No.10…は圧縮されたセ
ルデータであつて、その番号は描画されるセルの
順序に対応している。主メモリ１０１−１内のセ
ルデータはDMA転送によりデータメモリMO内
にストアされる。その際各セルデータのストアさ
れるスタートアドレスAD1、AD2、……を図示
の如く示す。

ドツトパターンデータ変換部DCVT(1)又は
DCVT(2)は、そのセル単位毎の演算処理が終る
とセルメモリデータを転送したのちCPU１０１
に対し割込をかけるようになつておりCPU１０
１はそれに応答してデータメモリMO内のセルデ
ータを割込指令をかけた方の変換部（DCVT(1)
又はDCVT(2)）に対し与えるようになつている。

各DCVT(1)、DCVT(2)にはAC、BCの記号で
示されるレジスタが設けられている。ここにレジ
スタAC1にはデータメモリMOからDCVT(1)に供
給される各セルデータのスタートアドレスADiが
セツトされるようになつておりさらに又レジスタ
BC1には変換部DCVT(1)からその演算処理の結
果である１セル分のドツトパターンデータをスト
アすべきセルメモリM1〜M6中の１つのセルメモ
リ（Mj）の識別コードがストアされる。この場
合、識別コードはセルメモリMj（ｊ＝１〜６の任
意の１つ）であるから数値ｊがレジスタBC1にセ
ツトされるわけである。

PC2、BC2もPC1、BC1と同様である。尚上記
各レジスタAC，BCへのデータはCPU１０１か
ら与えられるようになつている。

又、読出し制御部RCUはセルメモリグループ
CELMGの中にストアされているドツトパターン
データを逐次読み出してシリアルデータを変換し
て電子光学系EOSへ与える。

その際ある１つのセルメモリ（Mj）からの１
セルの分のドツトデータの読み出し終了後次にど
のセルメモリMj（ｉ≠ｊ）からドツトデータを読
み出すかについては種々の方法であるが、要は
CPUの主メモリのセルデータ番号No.１、No.２、
No.３…の順序に対応して指定されているセルメモ
リの順に読み出すようにすればよいのである。こ
の点を少し具体的に説明しよう。

前述した第６図の説明において、ドツトパター
ンデータ変換部DCVT(1)或いはDCVT(2)から
CPU１０１に対し割込指令が発せられるとその
指令を発した変換部に対しAC、BCすなわちその
変換部がデータメモリMOからとり出すべきセル
データのストアされているスタートアドレスと、
そのセルデータをドツトパターンデータとしてス
トアすべきセルメモリMjを指定するようにCPU
１０１が動作することをのべたが、このACi、
BCiデータが与えられるとき、これらの情報
ACi、BCiをバスCP BUS３を介してRCU内に設
けたレジスタの役目を果すバンクテーブルBTに
ストアする。第１０図イ，ロにはCPU１０１か
ら与えられるセルデータ番号に対応するセルメモ
リの番号が記載されており従つてRCUはテーブ
ルBTを参照して順次セルメモリMjを指定してそ
の指定されたMjからドツトパターンデータを受
けるようになつている。−イさらに他の例では第６図に示すように各セルメ
モリのコントロールエリアCNTAR内にはそのセ
ルメモリの次にドツトパターン変換部からのデー
タをストアすべきセルメモリの番号（NEXT
Mi）が判るようにしてある。従つてRCUは各セ
ルメモリのコントロールエリアCNTARにセツト
されたところの次に読出すべきセルメモリの番号
を判読して順次セルメモリを指定できるようにな
つている。この例ではバンクテーブルBTは不要
となる。−ロさらに他の方法を第６図により説明する。すな
わち、DCVT(1)、(2)からCP BUS３へ点線で示
すように各DCVT(1)、(2)での演算処理が終り、
その結果をM1〜M6の中の１つに転送する際ドツ
トデータの空（転送済状態）となつているセルメ
モリをDCVT(1)又は(2)がチエツクしてそのチエ
ツクされたセルメモリMjの番号ｊを順に前記バ
ンクテーブルBTへストアするようにしてもよ
い。この場合にはCPU１０１の負担をイ，ロに
比して多少は軽くできる。−ハさらに他の方法としてはバンクテーブルBTが
ない場合でDCVT(1)、(2)がセルメモリグループ
CELMGのうち空になつているセルメモリをチエ
ツクして指定する場合そのセルメモリのコントロ
ールエリアCNTARに対して１つ後のセルメモリ
を指定するようにする。−ニ第８図は上記イの例におけるCPU１０１の作
用を説明するタイムチヤートである。

同図において、上からドツトパターンデータ変
換部DCVT(1)、DCVT(2)および読出し制御部
RCUの順にそれぞれ占有されている時間内容を
セルメモリの記号で表示している。尚斜線部は待
ち状態を示す。

今描画動作開始時刻をＴ（STA）とし、それ以
前においてDCVT(1)、DCVT(2)は図示の如く各
セルメモリへストアすべきドツトパターンデータ
を演算処理している。具体的に説明すると、今、
第１０図イのようにセルデータとセルメモリの順
を対応するようにする場合、すなわちM1→M2→
M3→…M6→M1→M2…のようにRCUがセルメ
モリを順次指定していく場合には先ず時刻T₀に
おいてDCVT(1)からの割込み指令に対しCPU１
０１はGO指令を与え、セルデータをDCVT(1)
へ与える。同時にCPU１０１はDCVT(1)のレジ
スタBCに対しセルメモリM1を指定し且つセルデ
ータがデータメモリMO内のどのアドレスにス
トアされているかを示すスタートアドレスを
DCVT(1)内のレジスタAC1に与える。引き続い
てDCVT(1)はセルデータをドツトパターンデ
ータに変換するための演算処理を行う。一方
DCVT(2)に対してCPU１０１はセルデータを
演算するように指令する。そのためそのデータが
ドツトパターンデータとしてストアされるべきセ
ルメモリとしてM2をDCVT(2)内のBC1に与え且
つMO内のスタートアドレスをAC2に与える。

図で示すように、DCVT(1)でのM1すなわちセ
ルデータの処理が終ると割込指令ｂがCPU１
０１に与えられるがこの時刻ではセルデータの
処理中のためCPU１０１はDCVT(1)がセルデー
タを次に処理するようそのAC1、BC1に対して
アドレスM3に関するデータを送る。同様にして
セルデータの処理が終ると割込指令ｃが与えら
れる。DCVT(2)はまだセルデータの処理中な
のでCPU１０１はセルデータを処理するよう
DCVT(1)に必要なデータ（AC1、BC1への）を
与える。セルデータの処理が終ると割込指令ｄ
が与えられる。DCVT(2)は未だセルデータの
処理中なのでセルデータをDCVT(1)に対し指
定する。

次いでセルデータの処理終了前に割込指令ｅ
が与えられるとCPU１０１はDCVT(2)が次にセ
ルデータを処理するよう指定する。（AC2、
BC2に対し）そしてセルデータの処理終了前にDCVT(1)
側から割込指令ｆが与えられるのでCPU１０１
はセルデータをDCVT(1)に対し指定する。こ
のときBC1に対しM1が指定される。やがて割込
指令ｇが与えられるとCPU１０１はDCVT(2)に
対しセルデータを指定し且つそのBC2にM2を
指定する。この状態で描画開始を待つている。

各セルメモリM1〜M6には描画すべきドツトパ
ターンデータがストアされているのでセルデータ
、の処理は行われない。時刻Ｔ（STA）で描
画が開始されそしてRCUがM1からのドツトパタ
ーンデータの読み出しを終了するとDCVT(1)は
M1すなわちセルデータの処理を行う。

さらにM2の読み出しが終了するとDCVT(2)は
M2すなわちセルデータの処理を行う、次いで
割込指令がDCVT(1)から与えられるとCPU１０
１はセルデータを指定し、且つM3を指定する。
（BC1に対し）しかるにM3は描画動作中なので斜
線Ｑの如く待ち状態ののち、M3の読み出し終了
時点からDCVT(1)でのセルデータの処理が行
われる。以下同様にして、DCVT(1)、DCVT(2)
における演算処理が、割込指令ｊ，ｋ，ｌ，ｍ，
ｎ，ｏ，ｐに対応してCPU１０１から指示され
遂行される。尚描画時間は各セルメモリとも同一
である。

第９図はCPU１０１からDCVT(1)、(2)への動
作指令を説明するフローチヤートである。同図に
おいてステツプSTR1においてCPU１０１内のｎ
カウンタ、Ｎカウンタにｎ＝１、Ｎ＝１がプリセ
ツトされる。次いでSTP2でBC1にMnを、AC1
にAD_Nをセツトする。次いでSTP3でDCVT(1)に
対しGO出力すなわち演算処理が指令される。
STP4においてｎカウンタ、Ｎカウンタがインク
リメントされる。さらにSTP5で新しいｎ、Ｎに
対応するMn、AD_NがBC2、AC2にセツトされ次
いでSTP6にてDCVT(2)にGO出力すなわち演算
処理が指令される。次いでSTP7においてｎカウ
ンタ、Ｎカウンタ再びインクリメントされる。

一方DCVT(1)又はDCVT(2)からの割込指令に
対してはCPU１０１はSTP8においてどちらの
DCVTから割込があつたかを判定する。

DCVT(1)からの割込みであるとSTP9におい
て、BC1にMnを、AC1にAD_Nをセツトする。次
いでDCVT(1)にGO出力を与える。又DCVT(2)か
らの割込みであると、STP10において、BC2に
Mnを、AC2にAD_Nをセツトし次いでDCVT(2)に
GO出力を与え前述したSTP7に到り次いでCPU
１０１は割込み待ち信号の状態となる。

尚第８図、９図では第１０図イに対応した説明
をしたが、第８図で各セルデータに対応するセ
ルメモリの指定は区別して行われてもよいことは
前述したとおりである。このような場合のRCU
のバンクテーブルBTの内容を第１０図ロに示
す。

尚第６図の例では各セルメモリはそれぞれ
WCU BUS１，２に対応するポートを設ける必
要があつたが、これを避けるために第１１図のよ
うにセルメモリグループを二つ（CELMG1、２）
に分ける構成としてもよい。

又、第６図、第１１図にはドツトパターン変換
部を二個設ける例を示したが、必要に応じて多数
個設けるようにして又それに伴つてセルメモリの
数も多く設けるようにすればさらに描画速度を高
速化することができる。尚、第８図に示したよう
に、描画開始前にセルデータ〜に対しそれぞ
れセルメモリM1〜M6を対応させているが、こう
した場合には、RCU内にバンクテーブルBTを設
ける代りに１→２→３→４→５→６→１→２→…
の如く計算する６進カウンタを設けて同カウンタ
の値によりセルメモリを指定するようにすればよ
い。

以上説明したように本発明によればRCUにBT
を設けることによりセルデータごとのドツトパタ
ーンデータへの変換に要する処理時間の不均一さ
があつてもセルメモリM1〜M6を任意に指定でき
るという効果を奏するのである。さらに又本発明
によれば各セルメモリ内のコントロールエリアに
そのセルメモリの次のセルメモリ（NEXT Mj）
に関する情報をCPUからDCVTに与えさらに
DCVTからセルメモリへ与えるか、又はDCVT
自身がNEXT Mjを指定するかして（CPUの助
けを借りてもよい）RCUが次に読出すセルメモ
リを１つ手前のセルメモリ内の情報から判読でき
るようになつておりこの場合にはバンクテーブル
BTを必要とせずそれだけシステムの構成を単純
化できるという効果を奏する。

【図面の簡単な説明】

第１図はラスタ方式の描画制御の構成の一般的
なブロツク図、第３図は電子ビームによる描画の
様子を説明する図、第２図は基本図形パターンと
そのパラメータを示す図、第４図は従来の描画制
御部の具体化されたブロツク図、第５図はセルメ
モリ内のアドレスとデータの配置を示す図、第６
図は本発明による描画制御部の一実施例のブロツ
ク図、第７図は描画回路二重化によるデータ変換
のプロセスの概略を説明する図、第８図はCPU
とドツトパターンデータ変換部（DCVT）とセ
ルメモリとの間の処理中の関係を説明するタイム
チヤート、第９図は第８図に対応するCPUの動
作を説明するフローチヤート、第１０図イ，ロは
バンクテーブルの内容を示す図、第１１図は第６
図に対応する他の実施例の描画制御部のブロツク
図である。１００……描画制御回路、１０１……CPU、
１０２……ブランキング回路。

Claims

【特許請求の範囲】１描画すべき図形パターンが描画単位領域（以
下セルと称する）ごとの複数の基本図形に分割さ
れその各基本図形を表わすパラメータ（以下セル
データと称する）を記憶する第１の記憶部（M0）
と、前記第１の記憶部から順次セルデータを取り出
して対応する基本図形の描画用データ（以下ドツ
トパターンデータと称する）を発生する複数のド
ツトパターンデータ変換部と、前記各ドツトパターンデータ変換部により発生
されたドツトパターンデータを記憶する複数にグ
ループ化された第２の記憶部（CELMG）と、前記第１の記憶部へ転送される前記セルデータ
群をストアする第３の記憶部（Ｍ・Ｍ）と、前記第３の記憶部にストアされているセルデー
タを前記ドツトパターンデータ変換部へ転送する
データ転送部（DMA，DMAIF）と、前記第３の記憶部から前記データ転送部を経由
して前記第１の記憶部へ転送されるセルデータの
転送を制御するコントローラ（CPU）と、前記各々のドツトパターンデータ変換部と前記
第２の記憶部との間でデータ転送が行なわれる複
数の書込み制御バス（WCU BUS）と、前記各第２の記憶部にストアされたドツトパタ
ーンデータを読み出し、シリアル変換する読出し
制御部（RCU）と、前記読出し制御部によりシリアル変換されたド
ツトパターンデータが供給される電子光学系
（EOS）と、前記電子光学系電子ビームにより所定領域をラ
スタ状に走査するための走査駆動回路と、前記電子ビームが照射される試料を載置する試
料台と、を備え、さらに前記各ドツトパターンデータ変換部は、ドツトパターンデータを転送し、ストアした領
域を指定した情報をストアする第４の記憶部
（AC，BC）を備え、前記読みだし制御部は、前記コントローラから前記各ドツトパターン変
換部内のそれぞれの第４の記憶部に与えるセルメ
モリ指定情報を順次ストアするバンクテーブルを
記憶する第５の記憶部（BT）を備え、前記第２の記憶部は、分割された複数のセルメ
モリと、読出し制御部が順次に読み出すべきセルメモリ
に関するメモリ指定情報をストアする第６の記憶
部（CNTAR）と、を備えて構成し、前記第４の記憶部、第５の記憶部、および第６
の記憶部を使用し、前記複数のドツトパターン変
換部により変換されたドツトパターンデータを高
速に転送制御したことを特徴とする電子ビーム描
画制御装置。