JPS603673B2 - 文字読取装置 - Google Patents

Description

【発明の詳細な説明】 本発明は文字読取装置に関する。

一般に文字は極めて多様な情報をもちこれを認識するに
は複雑な処理が必要とされても、る。

またその処理能力を高めようとすると多くの特殊演算器
が必要であったため特殊なハードウェア構成をとらざる
を得なかった。従って本発明はマイクロィンストラクシ
ョンによってコントロールされる単純な演算器ユニット
とモジール化した特殊演算素子群とを備えたマイクロプ
ロセッサを単位として前記マイクロプロセッサを数個組
合せて、マルチマイクロプロセッサを構成し（ｉ）原価
低減（ｉｉ）ハードウェアの簡単化皿共通部品化Ｇの柔
軟性の向上Ｍ処理スピードの向上、とを目的とした文字
謙取装置を提供することにある。

この発明は単純な演算器ユニットとモジール化した特殊
演算器ユニットとをマイクロィンストラクションによっ
て制御することにより極めて多量多種の情報を短時間で
処理し、例えば光学走査系のオンライン化を実現すると
共に、前記特殊演算器ユニットをモジール化して選択自
在な柔軟構成とすることにより、また処理能力に対応し
てマイクロプロセッサーの個数を増減しうろことにより
より多様な入力に対応しうる実用的な光学走査系の文字
論取装置を完成させるものである。

本発明の実施例を説明する前に本システムの文字認識方
法を簡単に説明する。

第１図は文字認識における処理をブロック図で示したも
ので光電変換部は伝票上に記載された文字を例えばフラ
イングスポットスキャナー装置等の光学走査器により走
査し、文字の白黒を電気信号に変換するものであり、電
気信号に変換された文字信号はメモリ装置に出力される
。

前処理部では前記のメモリ装置にストアされている文字
信号を議出して１文字ずつ分離（切出し）し、かつ文字
の大きさを正規化し例えば第２図に示すような１０×８
メッシュの正規化文字（以下ＮＰと表わす）を出力し後
の特徴抽出での処理を容易にしている。特徴抽出部はＮ
Ｐを３行づつ取り出して組合せ論理により表１に示すよ
うな特徴にそれぞれ対応したコードを出力するものであ
る。

第２図に示すＮＰからは結局８個の特徴が抽出されそれ
らは同図に示されるとおりである。

抽出された特徴（抽出特徴）は表１に示されるコードが
割当てられメモリ装置に格納される。表１ 判定部では、抽出された特徴とあらかじめメモリ装置に
ストアされている標準特徴パターン（ＳＴＰ）とが照合
され、ＳＴＰと一致するものがあればその文字は判別さ
れた事になり、また一方、一致するＳＴＰがない場合に
はその文字は判別不能として処理される。

ＳＴＰの簡単な例を表２に示し判定の動作を表２に参照
して説明する。

ＳＴＰの１ワード目ｎ０ｏｒのうち特徴を示す下２桁の
ぃ，０ｒと抽出特徴１ワード目”０１″とを比較すると
特徴が一致する。次にＳＴＰの２ワード目い００６″の
い０６″と抽出特徴の２ワード目リ１１″とを同様に比
較する。その結果不一致となり、この場合ＳＴＰのワー
ドはそのままにし、３ワード目の抽出特徴ワードい０４
″と比較するこの場合も不一致となる。同様に比較動作
を実行し最後の抽出特徴のい０３″と比較され再び不一
致となる。この場合、抽出特徴の全てが比較されたこと
になり数字い０″を判別するＳＴＰとは一致がとれない
ことになる。この場合、次のＳＴＰを読出すため類を表
わすワードすなわち表２の例の場合７ワード目の”１０
び（３桁目がい１″となり、他のコードと区別できる）
の次のワードを議出し再び抽出特徴の１ワード目と比較
動作をくり返す。

この場合も柚出特徴の”０４″が４個しか抽出されてい
ないため同様に不一致となる。次に次のＳＴＰと比較さ
れる。この場合、ＳＴＰと抽出特徴との一致がとれＳＴ
Ｐの２１ワード目の類を表わすワード”１０〆が謙出さ
れると下２桁が判別結果として出力され類２すなわち数
字の２として判別されることになる。このようにして判
別されると判別動作は終了する。また全てのＳＴＰに一
致がとれない場合は最後のＳＴＰのワードい２０びが読
出されその文字は判別不能となり判別動作は終了する。
表２ ＳＴＰの一例 以上の処理を達成するための本発明の文字読取装置につ
いて説明する。

第３図は本発明の光学文字読取装置の一実施例である。

第３図において、マイクロプロセッサ１０〜１３は全く
同一の回路構成をなし、一般のコンビータとほぼ同一の
単純な演算ユニットを有しているが異なる点はマルチプ
ロセッサ化のための制御回路それぞれを有している点で
ある。マイクロプロセッサー１０〜１３はコントロール
メモリ（ＣＭ）３０〜３３を有し本例では３６ビット最
大４ＫＷの容量を有し、ここにストア一されるマイクロ
ィンストラクションの指示により各演算器ユニットが制
御される。ローカルメモリ（ＬＭ）４０〜４３は各マイ
クロプロセッサ１０〜１３がそれぞれを専用に使用でき
るメモリユニットであり本例では１６ビット最大４ＫＷ
の容量を有す。

ここで特殊演算器２０〜２３について説明するとまず特
殊演算器２０はマイクロプロセッサ１０と１／０デバイ
ス（後に詳細に説明する）との間を中継する１／０制御
回路であり、それから特殊演算器２１〜２３は二次元文
字を能率的かつ高速に処理する特殊演算ユニットであり
、プ。

セッサ１ １〜１３及びＬＭ４１〜４３とローカルバス
７１〜７３により接続される。ローカルバス７０〜７３
はマイクロプロセッサ１０〜１３とＬＭ４０〜４３及び
特殊演算器２０〜２３間のデータ転送バスで各マイクロ
プロセッサ１０〜１３は各々のローカルバス７０〜７３
を専用に使用することができる。各ローカルバス７０〜
７３は１２ビットのアドレスバス（ＬＡバス）と、１６
ビットのデータバス（ＬＤバス）及び、コントロールバ
ス（ＬＣバス）とにより構成されている。メインメモリ
装置１（ＭＩ）及びメインメモリ装置２（Ｍ２）は大容
量メモリ装置としての機能をもち、各々１８ビット最大
６４ＫＷの容量を有する。

ＭＩ及びＭ２とマイクロプロセッサ１０〜１３間のデー
タ転送はメインバス６０，６１を経由して行なわれる。

各メインバス６０，６１は共に１６ビットのアドレスバ
ス（ＭＡバス）と１８ビットのデータバス（ＭＤバス）
及びコントロールバス（ＭＣバス）とより構成されてい
る。本実施例では２本のメインバス６０，６１を電子的
スイッチ（ＳＷ）４により接続したり切断したりするこ
とによりメインバスを１本のメインバスとして、あるい
は２本のメインバスとして使用しバスの伝送効率を高め
ている。

スイッチ４の接続、切断の指示はアービタ５のコントロ
ールによつている。例としてマイクロプロセッサ１０が
Ｍ２間と、又はマイクロプロセッサ１３がＭＩ間とデー
タ転送を行なう場合はＳＷ４はオンとなりメインバス６
０と６１は１本のメインバスとして働き、またマイクロ
プロセッサー１０がＭＩと又はマイクロプロセッサー１
３がＭ２とデータ転送を行なう場合はＳＷ４はオフとな
りメインバス６０と６１は切断され２本のそれぞれ独立
したメインバスとして動作する。

またこの時、同時に２つのメインメモリ間のデータ転送
も可能である。

このようにＳＷ４がオフの時は２本のメインバスを設け
たと等価となり伝送効率を高められる。・このようにし
て各プロセッサー１０〜１３とアービタ５間の制御はシ
ステムコントロールバス６２を経由して行なわれる。例
としてＭ２とマイクロプロセッサー１３間とのデータ転
送の詳細について説明する。第４図にはマイクロプロセ
ッサー１３とアービタ５間の回路が示されている。例え
ばマイクロプロセッサー１３がＭ２へデータを転送する
ものとし、この時メモリアドレスレジスタ（ＭＡＲ）１
３３にはＭ２へのアドレスが、メモリデータレジスタ（
ＭＤＲ）１３４には書込むべきデータがセットされてい
るものとする。

メインメモリＭ２をアクセスするマイクロインストラク
シヨンによりバスリクエスト（ＢＲＱ）１３５が動作し
次の信号をバッファ５３へ送る。

（ｉ）ＭＩ又はＭ２のうちどちらをアクセスするのかの
信号側リード又はライトのどちらかの信号。この時他の
マイクロプロセッサーから同様な信号が送られてバッフ
ァ５０〜５２にセットされている場合はバッファ５０〜
５３の内容が優先順位決定回路５４に送られあらかじめ
定められた優先順位に基づいて高位のマイクロプロセッ
サーのリクエストを受付ける。今の場合、マイクロプロ
セッサー１３のリクエストが受付けられたものとすると
、ィネーブル（ＥＮ）信号発生回路５５よりマイクロプ
ロセッサー１３へイネーブル（ＥＮ１３）信号が送られ
る。マイクロプロセッサ」１３はこの信号によりゲート
回路１３６，１３７を動作さ′せ、ＭＡＲ１３３の内容
をメインバス６１のＭＡバスへ、ＭＤＲ１３４の値をＭ
Ｄバスに出力しメインバス６１を経由してＭ２へ供Ｖ給
する。一方ＥＮ１３信号によりタイミング発生回路５６
が動作しＭ２の書込に必要な各種タイミング信号を発生
させＭＣバスを経由してＭ２へ送る。書込みが終了する
とバッファ５３をリセットするマイクロインストラクシ
ヨンがマイクロプロセッサー１３より送られバッファ５
３はリセットされ書込み動作は全て終了する。この動作
中、ＳＷ４は前述のごとくオフとなっている。他の例と
しマイクロプロセッサー１３がＭ２をリードする場合も
同様でＥＮ１３が返されるとりードの場合はＭＡＲ１３
３の値のみがＭんゞスに出力される。

そしてタイミング発生回路５６によりＭ２をリードする
に必要なタイミングが同様にＭＣバスを経由してＭ２へ
送られる。Ｍ２からのりードデータはＭＤバスに出力さ
れデータを取り込むマイクロインストラクションにより
ＭＯバスの値がマルチプレクサー（ＭＵＸ）１３２、演
算器（ＡＬＵ）１ ３０を経由してマイクロインストラ
クションで指定されたレジスタグループの一つに入力さ
れると同時にバッファ５３がリセットされ全てのりード
動作は終了する。一方、各プロセッサ１０〜１３間の通
信手段として各種の割込制御を採用しているその主たる
ものは（ｉ）マスタコール割込、（ｉｉ）スレイブコー
ル割込、（ｉｉｉ）１／０デバイスからの割込、Ｍ特殊
演算器ユニットからの割込である。

マスタコール割込は第３図の場合マイクロプロセッサー
１川こ対して他のマイク。

プロセッサー１１〜１３からの割込である。スレイプコ
ール害旦込はマスタプロセツサー１０より他のマイクロ
プロセッサー１１〜１３への割込である。１／０デバイ
スからの割込は第３図の場合、１／０デバイス側よりマ
イクロプロセッサー１０に発生する。

特殊演算器ユニットからの割込は特殊演算器２１〜２３
の動作終了時においてマイクロプロセッサー１１〜１３
にそれぞれ発生する割込である。文字の判別処理を本実
施例に基づいて説明する。マイクロプロセッサー１０は
１／０デバイス９０〜９ｎ及びモニタコントロールの制
御を行なつｏすなわち、例えば１／０デバイスの１つと
してのフライングスポットスキヤナ（ＦＳＳ）９０のよ
うな光学走査器を動作させ伝票上の文字を走査しその出
力をダイレクトメモリアクセス回略（ＤＭＡ）３を経由
してＭＩに格納する。

一方、マイクロプロセッサー１０はモニタブログラムを
有し他のプロセッサーへのスタートの処理、割込の処理
を含む全体のシーケンスをコントロールしている。

特殊演算器２０はマイクロプロセッサー１０と１／０デ
バイス間を中継する１／○制御回路であり回路構成上は
特殊演算器２１〜２３と同等である。第５図を参照して
特殊演算器２０の一実施例について説明すると、１／０
バス６３は１／０コントロールバス６３１と１／０デー
タバス６３２とにより構成される。

１／０コントロールバス６３１は１／０デバイス９０〜
９ｎに対して動作を指示するバスで特殊演算器２０の１
／０コントロールレジスタ２２１に接続されている。

また１／０データバス６３２は１／０デバイス９０〜９
ｎと特殊演算器２０内の１／０データレジスタ２２２と
の間のデータ転送バスである。例えば１／０デバイスの
１つのディスプレイ装置９２のランプを点灯させてある
種の状態を表示させるような場合は次のような処理によ
る。プロセッサー１０より表示すべきデータをマイクロ
ィンストラクションによりローカルバス７０を経由して
１／０データレジスタ２２２にセットする。次に同様に
してディスプレイ装置９２に対して１／０データレジス
タ２２２の内容を表示させる命令をマイクロィンストラ
クシヨンにより１／○コントロールレジスタ２２１にセ
ットする。これらの動作によりディスプレイ装置９２の
ランプを点灯させることができる。また、他の例として
ＦＳＳ９０を動作させる場合について説明する。

プロセッサー１０よりローカルバス７０を経由して１／
０コント。ールレジスタ２２１にＦＳＳ９０をスタート
させる命令をマイクロインストラクションによりセット
する。この動作によりＦＳＳ９０は走査を開始し光電変
換された文字データがＤＭＡ３を経由して順次ＭＩにス
トアされる。次にプロセッサー１１は前処理部を担当す
る。

プ。セツサ−１０より前処理動作のスレィブコールによ
りＭＩよりＦＳＳ９０の出力、すなわち文字データの１
文字分を議出しさらにその文字データの大きさを正規化
し例えば第２図のような正規化文字を作成する。そして
その正規化文字をＭＩに出力してその文字の前処理動作
を終了する。その後プロセッサー１１は次の文字に対し
て同様に前処理動作を実行する。特殊演算器２１は前処
理演算に有効なシフトレジスタ群で構成されており、第
６図に示すよう１ワード１６ビットのシフトレジスタ２
０１〜２０６を有し、これらを直列あるいは並列に接続
することにより９６ビットシフトレジスタ第６図ａ又は
１６ビット４ワードパラレルシフトレジスタ第６図ｂを
構成する。

前処理の動作はシフト動作が多用されるが特殊演算器２
１の動作、すなわち、９６ビットシリアルシフト及び１
６ビット４ワードのパラレルシフトのごとき動作を単純
な演算器よって行うとすると相当の処理時間を要し高速
処理には好ましくない。

特殊演算器２１の使用例について説明する。特殊回路２
１の１６ビット４ワードパラレルシフト（第６図ｂ）は
第７図ａに示されているごとく縦形のＮＰよりｂの横形
のＮＰを作成するのに使用される。すなわち、文字は正
規化の処理により第７図ａに示されているごとく縦形の
ＮＰがまず作成される。プロセッサー１２によって特徴
抽出が行なわれるＮＰの形は第７図ｂに示すような横形
のＮＰでなければならない。したがって縦形のＮＰより
横形のＮＰを作成しなければならないがこの時１６ビッ
ト４ワードパラレルシフトの機能が有効となる。まず、
第７図ａの縦形のＮＰのｎ、ｎ＋１、ｎ十２、及びｎ＋
３番地の内容をＭＩよりリードして第６図ｂのシフトレ
ジスタ２０１，２０２，２０３及び２０４にセットし１
６ビット４ワードパラレルシフトを行なう毎に２０１〜
２０４の各レジスタの最下位ビットを議出すことにより
４ビットの縦横変換が実現できる。この動作を１０回く
り返すとｎ〜ｎ＋３番地のデータが第７図ｂの横形のＮ
Ｐのｍ〜ｍ＋９番地の０〜３のビットに縦横変換が行な
われたことになる。次に同様に第７図ａのｎ＋４〜ｎ＋
７番地のＮＰはＭＩよりリードされ第６図ｂのシフトレ
ジスタ２０１〜２０４にセットされ同様の処理により第
７図ｂのｍ〜ｍ＋９番地の４〜７ビットに縦横変換され
る。以上の動作、すなわち、シフトレジスタ２０１〜２
０４のシフトの指示、シフトレジスタの最下位ピツトの
リードの指示及びシフトレジスタへのデータのセットは
マイクロインストラクシヨンによりコントロールされる
。以上のごとくコントロールメモリ３１にストアされて
いる前処理用のマイク。ィンストラクションの指示によ
り、特殊演算器２１、及び単純な演算器の動作を組合せ
第２図に示す例のような正規化文字を作成しそれをＭＩ
出力する。正規化文字がＭＩに出力されるとマイクロプ
ロセッサー１１はマイクロプロセッサー１０に対しマス
タコールの割込を発生させ、前処理動作の終了を通知す
る。マイクロプロセッサー１０はマスタコールを受ける
とその文字が手書文字の場合は特徴抽出を行なうために
プロセッサー１２に対してスレィブコールを発生してプ
ロセッサー１２をスタートさせ特徴抽出を行なわせる。

また、文字が印刷された文字の場合、特徴抽出は行なわ
ず直接判別処理を行なう。したがってこの場合、プロセ
ッサー１３に対してスレイブコールを発生してプロセッ
サー１３をスタ−トさせ判別処理を行なわせる。マイク
ロプロセッサー１２がスタートすると特徴抽出の動作を
開始する。特殊演算器２２は特徴抽出を行うに有効な演
算器であり第８図にそのブロック図が示されている。第
２図のＮＰの３行分ずつをＭＩより読み出してシフトレ
ジスタ２１１〜２１３にセットし左から右へ又は右から
左へ８回ローティトシフト動作を行なう。この時座標検
出器２１４が同時に動作し各行すなわちｉ行目、ｉ＋１
行目及びｉ＋２行目のそれぞれにおいて白から黒に又は
黒から白に変化する座標の検出、また白から黒に変化す
る回数をカウントする。すなわち、ｉ、ｉ＋１、ｉ＋２
行目のそれぞれより次の情報が抽出される。ＬＢ１・・
・・・・左から右に見て最初に黒になる座標ＬＷ１・…
・・左から右に見て最初に黒から白になる座標ＬＢ２・
…・・左から右に見て２度目に黒になる座標ＬＷ２……
左から右に見て２度目に黒から白になる座標ＲＢ１・・
・・・・右から左に見て最初に悪になる座標ＲＷ１・・
・・・・右から左に見て最初に黒から白になる座標ＲＢ
２・・・・・・右から左に見て２度目‘こ黒になる座標
ＲＷ２……右から左に見て２度目に黒から白になる座標
Ｋ・・・・・・白から黒に変化する回数 特殊演算器２２のこのような動作を単純な演算器のみで
実行すると相当の処理時間を要し高速処理には不利であ
る。

特徴抽出の具体的な例として第２図の８〜ｌｑ守目のＮ
ＰよりＡなる特徴が抽出される過程を説明する。

ＭＩより第２図のＮＰの８〜１の守目のデータを論出し
第８図のシフトレジスタ２１１〜２１３にセットし特殊
演算器２２動作させる。その結果は表３のごとくなる。
これらの結果を次の論理式に従ってマイクロィンストラ
クションを粗合せることにより特徴いＡ″が抽出される
。特徴Ａ＝ＬＬ・ＲＲ・Ｋ１２２ ＬＬ……ＩＬＢ１ ｉ＋２一ＬＢ１ ｉ ｌミ２ＲＲ，
．．，．．ＩＲＢＩＭ一ＲＢ１ｉｌミ２Ｋ１２２……ｉ
＋３行目のＫは１、ｉ十２行目のＫは２かつｉ行目のＫ
は２を意味する。

ｉ＝１〜８（ＮＰの行を示す） 以上の動作はコントロールメモリ３２にストアされてい
るマイクロィンストラクションの指示によって動作がコ
ントロールされ以下同様にｉ＝７とし７〜９行目よりい
１ｒなる特徴、６〜８行目からい１″なる特徴が抽出さ
れ結果として第２図に示される８個の特徴が抽出されそ
れらはＭ２にライトされ特徴抽出の動作を終了する。

表３ 特徴抽出の処理が終了するとプロセッサー１０のスレィ
ブコールによりプロセッサー１３が動作し判別処理を実
行する。

判別対象文字が手書文字の場合は、前記のＳＴＰとプロ
セッサー１２により抽出された抽出特徴とが前記のごと
く比較される。第２図のＮＰが表２のＳＴＰによって判
別されると前記のごとく類２と判別される。また判別対
象文字が印刷活字の場合は特殊演算器２３が有効である
。特殊演算器２３は従来からよく知られている技術で一
般にはパターンマッチングユニットと呼ばれる。これに
ついては多数の文献が発表されているので説明は省略す
る。判別された文字の判別結果は順次ＭＩにストアされ
１枚の伝票のすべての文字が判別された時点でプロセッ
サ−１０のコントロールによりＭＩよりＤＭＡ３を経由
して１／０デバイスの１つのＭＴ９１に出力される。

コンソールパネル６はメインバス６０に接続されシステ
ムの操作をコントロールする。かくして第３図に示され
ているごとく４個のマイクロプロセッサー１０〜１３が
第１図示されている４つのブロックの個々の制御を担当
し、それぞれのマイクロィンストラクションの指示によ
りマイクロプロセッサーのもつ単純な演算器と二次元情
報の処理に有効な特殊演算器ユニットを制御し、かつ作
業を各プロセッサーに分割する事により処理スピードを
向上しうる新規な光学文字謙取装置が提出される。

【図面の簡単な説明】

第１図は光学文字読取装置のブロック図、第２図は正規
化された文字図形の一例と、それから抽出される特徴及
びコード、第３図は本発明に係わる光学文字謙取装置の
ブロック図、第４図はプロセッサーとアービダ間の制御
を説明する図、第５，６，８図は特殊演算器のそれぞれ
の構成図、第７図は正規化された文字信号の処理を説明
するための図、図において、１，２……メインメモリ、
３……ダイレクトメモリアクセス制御部、４・・・・・
・メインバススイツチ、５……アービダ、６……コンソ
−ルパネル、１０〜１３……マイクロプロセッサー、２
０〜２３・…・・特殊演算器、３０〜３０・・・・・・
コントロールメモリ、４０〜４３……ローカルメモリ、
６０，６１……メインバス、６２……メモリリクエスト
制御ライン、７０〜７３……ローカルバス、９０〜９ｎ
……１／０デバイス、１３ｏ…・・・演算器、１３１・
…・・レジスタグループ、１３２…・・・マルチプレク
サー、１３３……・・・メモリアドレスレジスタ、１３
４……メモリデータレジスタ、１３５・・・・・・メイ
ンバスリクェスト制御部、１３６，１３７……アンドゲ
ート、５０〜５３・・・…バッファレジスタ、５４・・
・・・・優先順位決定回路、５５・・・・・・ィネーブ
ル発生回路、５６・・・・・・メモリコントロールタィ
ミング発生回路、２２１…・・・１／０コントロールレ
ジスタ、２２２……１／０データレジスタ、２０１〜２
０６……シフトレジス夕、２１１〜２１３……シフトレ
ジスタ、２１４・・・・・・白から黒及び黒から白の変
化点の座標を抽出する座標検出器。 矛′図 矛２図 矛３図 ゲイ図 才ょ図 が６図 オ７図 才２図

Claims (1)

【特許請求の範囲】
1. １ 文字走査手段と、前記文字走査手段からの信号を格
   納するメモリと、前記文字走査手段からの信号を読取る
   ときに使用する標準パターンを格能するメモリと、マイ
   クロ命令を記憶するコントロールメモリと専用メモリと
   して動作するローカルメモリをそれぞれ備えた複数のマ
   イクロプロセツサーと、前記複数のマイクロプロセツサ
   ーにそれぞれ対応した複数の特殊演算器とを具備し、前
   記文字走査手段からの入力文字信号に対する正規化処理
   、特殊抽出処理及び判定処理を前記複数のマイクロプロ
   セツサーにそれぞれ分担させ、前記マイクロプロセツサ
   ーに対応した前記特殊演算器においては前記各処理にお
   ける専用演算を行うことを特徴とする文字読取装置。