JP2695790B2 - イメージ処理システム - Google Patents
イメージ処理システムInfo
- Publication number
- JP2695790B2 JP2695790B2 JP62174748A JP17474887A JP2695790B2 JP 2695790 B2 JP2695790 B2 JP 2695790B2 JP 62174748 A JP62174748 A JP 62174748A JP 17474887 A JP17474887 A JP 17474887A JP 2695790 B2 JP2695790 B2 JP 2695790B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- data
- signal
- compression
- eop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Image Processing (AREA)
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は２値イメージ圧縮・伸長LSIを取込んだイメ
ージ処理システムに関する。 （従来の技術） ２値イメージ圧縮・伸長LSIは符号データ、画像デー
タ、２進数データが入力され、圧縮または伸長処理を行
い、圧縮または伸長された符号データ、画像データ、２
進数データを出力するものである。 ２値イメージ圧縮・伸長LSIの圧縮・伸長処理部にお
いて、伸長処理を行う場合、入力データであるコードデ
ータの終わりにデータの終わりを示すEOP（End Of Pa
ge）信号が入力される。圧縮・伸長処理部は、データ終
了を認識してからEOP信号を受け取るまでコードデータ
に含まれる冗長なデータ分を読み飛ばすなどの処理を行
っている。 （発明が解決しようとする問題点） 上記従来例に従えば、２値イメージ圧縮・伸長LSIを
パーソナル・コンピータに用いて、DMAによってデータ
を転送し処理を行う（以下DMAモードと称す）場合、伸
長処理に対してはコードデータの最後にEOP信号を付加
しなければならないため、データの終わりを検出してEO
P信号を２値イメージ圧縮・伸長LSIに入力するための外
部回路を持たせる。あるいはホスト側で複雑な処理を行
う必要があるなどの欠点がある。 本発明の目的は、外部に特別な回路を持つことなくDM
Aモードをサポートする２値イメージ圧縮・伸長LSI取込
んだイメージ処理システムを提供することにある。 ［発明の構成］ （問題点を解決するための手段） 本発明のイメージ処理システムは、特別な回路を持た
ずDMAモードをサポートする構成とした。そのために本
発明は、２値データ圧縮・伸張処理を行う圧縮・伸張LS
Iをシステムに取り込んで２値データの圧縮・伸張処理
を行うイメージ処理システムにおいて、前記圧縮・伸張
LSIが圧縮・伸張処理を行う際のコントロール情報とス
テータス情報を格納する記憶手段と、この記憶手段に格
納された情報に基づいて２値イメージの圧縮・伸張処理
を行う処理手段と、DMAモードにおいて前記処理手段が
外部から入力された処理対象データの伸張処理をしてい
る際に処理対象データの終わりを示すEOP信号を生成す
る信号生成手段と、パイプラインモードの際には外部か
ら入力された処理対象データに含まれる処理対象データ
の終わりを示すEOP信号を選択し、DMAモードの際には内
部から前記信号生成手段で生成されたEOP信号を選択し
て前記処理手段に出力する選択手段とから構成される。 （作用） 上記構成において、記憶手段は、圧縮・伸張処理を行
う際のコントロール情報とステータス情報を格納する。
処理手段は、記憶手段に格納された情報に基づいて２値
イメージの圧縮・伸張処理を行う。信号生成手段は、DM
Aモードにおいて処理手段が伸張処理をしている際に外
部から入力された処理対象データの終わりを示すEOP信
号を生成する。選択手段は、パイプラインモードの際に
は前記外部から入力された処理対象データの終わりを示
す外部から入力されたEOP信号を選択し、DMAモードの際
には前記信号生成手段で生成されたEOP信号を選択して
前記処理手段に出力する。このことにより、外部に特別
な回路を持つことなく、DMAモードをサポートすること
ができる。 （実施例） 以下、本発明の一実施例を図面を参照しながら説明す
る。第１図は本発明の一実施例を示すブロック図であ
る。図において、１は処理部であり、圧縮・伸長処理が
行われる。２はコードバッファであり、図示せぬ外部装
置（システム側）と８ビットのデータバス９を介して接
続される。３はI/Oレジスタであり、コントロール情
報、ステータス情報が格納される。４はコントロールバ
スであり、前記コードバッファ２と前記I/Oレジスタ３
を接続する。５は制御情報バスであり、前記処理部１と
前記I/Oレジスタ３を接続する。６はステータスバスで
あり、前記処理部１と前記I/Oレジスタ３を接続する。
７はイメージバッファであり、図示せぬ外部装置（イメ
ージ側）と８または16ビットのデータバス10を介して接
続される。８は時分割バスであり、前記コードバッファ
２と前記イメージバッファ７を接続する。 第２図は、I/Oレジスタ３のアドレスの具体例を示す
図である。 第３図は、I/Oレジスタの一部を構成する選択回路の
一例を示す図である。 次に、本発明実施例の動作について詳細に説明する。
第１図において、伸長処理（コードデータをイメージデ
ータに変換）を行う場合、システム側よりコードバッフ
ァ２を介してコードデータが処理部１に入力される。処
理部１はコードデータが入力されると伸長処理を開始
し、イメージデータへの変換を行う。 コードデータは通常複数のイメージライン分のデータ
量を持ち、１ライン毎にEOLコード（ラインの終わりを
示すコードデータ）が挿入されている。コードデータの
終わりには、それを示すためにEOLコードが６個以上続
けられている。 処理部１の入力側は、EOLコードが２回連続あるいは
３回連続（処理方法の設定により異なる）しているのを
解読するとコードデータが終了したとを認識し、それ以
降の入力データをEOP信号が入力されるまで読み飛ば
し、入力待ちの状態に入る。 一方、処理部１の出力側では、イメージデータが生成
され、イメージデータの最終データ出力と同時にEOPフ
ラグ（処理部１が出力する処理終了の信号）が出力され
る。 イメージデータの終了認識と、EOPフラグ生成、出力
は、入力側の連続したEOLコードの解読により行われ
る。 パイプラインモードの場合、即ち画像の回転や拡大縮
小処理を行う複数のLSIと直列に接続して画像データを
パイプライン方式にて各種処理をするモードの場合、処
理部１は外部より入力されるEOP信号で処理を終了す
る。 DMAモードの場合、即ち、本発明の２値イメージ圧縮
・伸張LSIをパーソナルコンピュータに組み込んで、DMA
によりデータ転送を受けて２値イメージの圧縮・伸張を
行う場合、処理部１から発行されるEOPフラグはステー
タスバス６を介してI/Oレジスタ３のアドレス３−割込
みステータスレジスタのビット１、EOPを１にセットし
（第２図参照）、同時にシステムへの割り込み信号を出
力する。これに対してシステムはI/Oステータスレジス
タ３のアドレス３の割り込みステータスレジスタの読み
出しを行い、ビット１のEOPが１になっていることを確
認すると、I/Oライトを行って、コントロールバス４を
介して、I/Oレジスタ３のアドレス２−コマンドレジス
タにEOPコマンドを発行する（ビット２のEOPCを１にセ
ットする、第２図参照）。EOPコマンド発行により、LSI
内ではEOP信号が生成される。処理部１はEOP信号入力ピ
ンにEOP信号が入力されることで処理を終了する。 処理部１のEOP信号入力ピンは、第３図のEOP2であ
る。パイプラインモードの場合、外部からEOP信号は第
３図のLSIのI/OピンであるEOPWから取り込まれる。DMA
モードの場合、LSI内でEOP信号として第３図のFEOPC2が
生成される。EOPWとFEOPC2のどちらを選択するかは、パ
イプラインモードであるか、DMAモードであるかを示す
信号（第３図のDMA）によって制御される。 このように、パーソナルコンピュータに接続してDMA
転送によりデータ転送を受け、この転送を受けたデータ
の圧縮・伸張処理を行う場合、外部に特別な回路を持た
ずに済み、システム側（パーソナルコンピュータ）がI/
OリードとI/Oライトを行うことで制御できる。 ［発明の効果］ 上記のように、本発明の２値イメージ圧縮・伸長LSI
をパーソナルコンピータ取込み、DMA転送による処理を
行う場合、外部に特別の回路を必要としない。
ージ処理システムに関する。 （従来の技術） ２値イメージ圧縮・伸長LSIは符号データ、画像デー
タ、２進数データが入力され、圧縮または伸長処理を行
い、圧縮または伸長された符号データ、画像データ、２
進数データを出力するものである。 ２値イメージ圧縮・伸長LSIの圧縮・伸長処理部にお
いて、伸長処理を行う場合、入力データであるコードデ
ータの終わりにデータの終わりを示すEOP（End Of Pa
ge）信号が入力される。圧縮・伸長処理部は、データ終
了を認識してからEOP信号を受け取るまでコードデータ
に含まれる冗長なデータ分を読み飛ばすなどの処理を行
っている。 （発明が解決しようとする問題点） 上記従来例に従えば、２値イメージ圧縮・伸長LSIを
パーソナル・コンピータに用いて、DMAによってデータ
を転送し処理を行う（以下DMAモードと称す）場合、伸
長処理に対してはコードデータの最後にEOP信号を付加
しなければならないため、データの終わりを検出してEO
P信号を２値イメージ圧縮・伸長LSIに入力するための外
部回路を持たせる。あるいはホスト側で複雑な処理を行
う必要があるなどの欠点がある。 本発明の目的は、外部に特別な回路を持つことなくDM
Aモードをサポートする２値イメージ圧縮・伸長LSI取込
んだイメージ処理システムを提供することにある。 ［発明の構成］ （問題点を解決するための手段） 本発明のイメージ処理システムは、特別な回路を持た
ずDMAモードをサポートする構成とした。そのために本
発明は、２値データ圧縮・伸張処理を行う圧縮・伸張LS
Iをシステムに取り込んで２値データの圧縮・伸張処理
を行うイメージ処理システムにおいて、前記圧縮・伸張
LSIが圧縮・伸張処理を行う際のコントロール情報とス
テータス情報を格納する記憶手段と、この記憶手段に格
納された情報に基づいて２値イメージの圧縮・伸張処理
を行う処理手段と、DMAモードにおいて前記処理手段が
外部から入力された処理対象データの伸張処理をしてい
る際に処理対象データの終わりを示すEOP信号を生成す
る信号生成手段と、パイプラインモードの際には外部か
ら入力された処理対象データに含まれる処理対象データ
の終わりを示すEOP信号を選択し、DMAモードの際には内
部から前記信号生成手段で生成されたEOP信号を選択し
て前記処理手段に出力する選択手段とから構成される。 （作用） 上記構成において、記憶手段は、圧縮・伸張処理を行
う際のコントロール情報とステータス情報を格納する。
処理手段は、記憶手段に格納された情報に基づいて２値
イメージの圧縮・伸張処理を行う。信号生成手段は、DM
Aモードにおいて処理手段が伸張処理をしている際に外
部から入力された処理対象データの終わりを示すEOP信
号を生成する。選択手段は、パイプラインモードの際に
は前記外部から入力された処理対象データの終わりを示
す外部から入力されたEOP信号を選択し、DMAモードの際
には前記信号生成手段で生成されたEOP信号を選択して
前記処理手段に出力する。このことにより、外部に特別
な回路を持つことなく、DMAモードをサポートすること
ができる。 （実施例） 以下、本発明の一実施例を図面を参照しながら説明す
る。第１図は本発明の一実施例を示すブロック図であ
る。図において、１は処理部であり、圧縮・伸長処理が
行われる。２はコードバッファであり、図示せぬ外部装
置（システム側）と８ビットのデータバス９を介して接
続される。３はI/Oレジスタであり、コントロール情
報、ステータス情報が格納される。４はコントロールバ
スであり、前記コードバッファ２と前記I/Oレジスタ３
を接続する。５は制御情報バスであり、前記処理部１と
前記I/Oレジスタ３を接続する。６はステータスバスで
あり、前記処理部１と前記I/Oレジスタ３を接続する。
７はイメージバッファであり、図示せぬ外部装置（イメ
ージ側）と８または16ビットのデータバス10を介して接
続される。８は時分割バスであり、前記コードバッファ
２と前記イメージバッファ７を接続する。 第２図は、I/Oレジスタ３のアドレスの具体例を示す
図である。 第３図は、I/Oレジスタの一部を構成する選択回路の
一例を示す図である。 次に、本発明実施例の動作について詳細に説明する。
第１図において、伸長処理（コードデータをイメージデ
ータに変換）を行う場合、システム側よりコードバッフ
ァ２を介してコードデータが処理部１に入力される。処
理部１はコードデータが入力されると伸長処理を開始
し、イメージデータへの変換を行う。 コードデータは通常複数のイメージライン分のデータ
量を持ち、１ライン毎にEOLコード（ラインの終わりを
示すコードデータ）が挿入されている。コードデータの
終わりには、それを示すためにEOLコードが６個以上続
けられている。 処理部１の入力側は、EOLコードが２回連続あるいは
３回連続（処理方法の設定により異なる）しているのを
解読するとコードデータが終了したとを認識し、それ以
降の入力データをEOP信号が入力されるまで読み飛ば
し、入力待ちの状態に入る。 一方、処理部１の出力側では、イメージデータが生成
され、イメージデータの最終データ出力と同時にEOPフ
ラグ（処理部１が出力する処理終了の信号）が出力され
る。 イメージデータの終了認識と、EOPフラグ生成、出力
は、入力側の連続したEOLコードの解読により行われ
る。 パイプラインモードの場合、即ち画像の回転や拡大縮
小処理を行う複数のLSIと直列に接続して画像データを
パイプライン方式にて各種処理をするモードの場合、処
理部１は外部より入力されるEOP信号で処理を終了す
る。 DMAモードの場合、即ち、本発明の２値イメージ圧縮
・伸張LSIをパーソナルコンピュータに組み込んで、DMA
によりデータ転送を受けて２値イメージの圧縮・伸張を
行う場合、処理部１から発行されるEOPフラグはステー
タスバス６を介してI/Oレジスタ３のアドレス３−割込
みステータスレジスタのビット１、EOPを１にセットし
（第２図参照）、同時にシステムへの割り込み信号を出
力する。これに対してシステムはI/Oステータスレジス
タ３のアドレス３の割り込みステータスレジスタの読み
出しを行い、ビット１のEOPが１になっていることを確
認すると、I/Oライトを行って、コントロールバス４を
介して、I/Oレジスタ３のアドレス２−コマンドレジス
タにEOPコマンドを発行する（ビット２のEOPCを１にセ
ットする、第２図参照）。EOPコマンド発行により、LSI
内ではEOP信号が生成される。処理部１はEOP信号入力ピ
ンにEOP信号が入力されることで処理を終了する。 処理部１のEOP信号入力ピンは、第３図のEOP2であ
る。パイプラインモードの場合、外部からEOP信号は第
３図のLSIのI/OピンであるEOPWから取り込まれる。DMA
モードの場合、LSI内でEOP信号として第３図のFEOPC2が
生成される。EOPWとFEOPC2のどちらを選択するかは、パ
イプラインモードであるか、DMAモードであるかを示す
信号（第３図のDMA）によって制御される。 このように、パーソナルコンピュータに接続してDMA
転送によりデータ転送を受け、この転送を受けたデータ
の圧縮・伸張処理を行う場合、外部に特別な回路を持た
ずに済み、システム側（パーソナルコンピュータ）がI/
OリードとI/Oライトを行うことで制御できる。 ［発明の効果］ 上記のように、本発明の２値イメージ圧縮・伸長LSI
をパーソナルコンピータ取込み、DMA転送による処理を
行う場合、外部に特別の回路を必要としない。
【図面の簡単な説明】
第１図は本発明の一実施例を示すブロック図、第２図は
I/Oレジスタのアドレスの具体例を示す図、第３図は選
択回路の一例を示す図である。 １……処理部 ２……コードバッファ ３……I/Oレジスタ ４……コントロールバス ５……制御情報バス ６……ステータスバス ７……イメージバッファ ８……時分割バス 9,10……データバス
I/Oレジスタのアドレスの具体例を示す図、第３図は選
択回路の一例を示す図である。 １……処理部 ２……コードバッファ ３……I/Oレジスタ ４……コントロールバス ５……制御情報バス ６……ステータスバス ７……イメージバッファ ８……時分割バス 9,10……データバス
フロントページの続き
(72)発明者 瀬沼 功一
東京都青梅市末広町２丁目９番地 東芝
コンピュータエンジニアリング株式会社
内
(56)参考文献 特開 昭64−64469（ＪＰ，Ａ)
Claims (1)
- (57)【特許請求の範囲】 １．２値データの圧縮・伸張処理を行う圧縮・伸張LSI
をシステムに取り込んで２値データの圧縮・伸張処理を
行うイメージ処理システムにおいて、前記圧縮・伸張LS
Iが、圧縮・伸張処理を行う際のコントロール情報とス
テータス情報を格納する記憶手段と、この記憶手段に格
納された情報に基づいて２値イメージの圧縮・伸張処理
を行う処理手段と、DMAモードにおいて前記処理手段が
外部から入力された処理対象データの伸張処理をしてい
る際に処理対象データの終わりを示すEOP信号を生成す
る信号生成手段と、パイプラインモードの際には外部か
ら入力された処理対象データに含まれる処理対象データ
の終わりを示すEOP信号を選択し、DMAモードの際には内
部から前記信号生成手段で生成されたEOP信号を選択し
て前記処理手段に出力する選択手段とを具備したことを
特徴とするイメージ処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62174748A JP2695790B2 (ja) | 1987-07-15 | 1987-07-15 | イメージ処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62174748A JP2695790B2 (ja) | 1987-07-15 | 1987-07-15 | イメージ処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6419479A JPS6419479A (en) | 1989-01-23 |
| JP2695790B2 true JP2695790B2 (ja) | 1998-01-14 |
Family
ID=15983991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62174748A Expired - Lifetime JP2695790B2 (ja) | 1987-07-15 | 1987-07-15 | イメージ処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2695790B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06229476A (ja) * | 1991-12-03 | 1994-08-16 | Hitachi Ltd | 摺動装置、流体装置、圧縮機及びその製造方法 |
| US5289577A (en) * | 1992-06-04 | 1994-02-22 | International Business Machines Incorporated | Process-pipeline architecture for image/video processing |
| US5450599A (en) * | 1992-06-04 | 1995-09-12 | International Business Machines Corporation | Sequential pipelined processing for the compression and decompression of image data |
-
1987
- 1987-07-15 JP JP62174748A patent/JP2695790B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6419479A (en) | 1989-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW384440B (en) | A method and apparatus for data ordering of I/O transfers in bi-modal endian power PC systems | |
| JPH0561667B2 (ja) | ||
| JPH03105789A (ja) | 半導体記憶装置 | |
| JP2695790B2 (ja) | イメージ処理システム | |
| JPH04267630A (ja) | データ圧縮装置及びデータ復元装置 | |
| KR960001023B1 (ko) | 이기종 버스시스템에서의 버스 공유방법 및 버스 스와핑장치 | |
| JPH09154021A (ja) | 印字制御装置と印字制御方法 | |
| JP2597457B2 (ja) | 信号入力装置及び信号入力方法 | |
| JPS5812187A (ja) | 情報処理装置 | |
| JPH0229834A (ja) | 画像処理装置 | |
| JPH01137778A (ja) | 符号化／復号化装置 | |
| JP2867449B2 (ja) | アドレス変換機能を有したマイクロプロセッサ | |
| JP3082500B2 (ja) | パターン重畳符号化回路 | |
| JPS63147247A (ja) | デ−タフオ−マツトの変換装置 | |
| JPS6045862A (ja) | 共有メモリ装置 | |
| JP3146197B2 (ja) | データ転送装置及び記憶装置 | |
| JPH11163736A (ja) | プロセッサ | |
| US6718455B1 (en) | Multimedia-instruction acceleration device and method thereof | |
| JPS63245717A (ja) | デ−タ変換装置 | |
| JPH07320066A (ja) | 画像処理装置 | |
| JPH08167981A (ja) | ファクシミリ装置 | |
| JPH04160484A (ja) | 画像処理装置 | |
| JPS63180175A (ja) | 電子フアイリング装置 | |
| JPH0567035A (ja) | Ｄｍａ転送におけるデータアライメント方式 | |
| JPS62138975A (ja) | 画像記憶装置 |