JPS63245717A - デ−タ変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明はデータ変換装置に関し、さらに詳細にいえば
、プロセッサの特性、処理内容等に対応させて複数ビッ
ト単位のデータの内部におけるビット配列順序、複数ビ
ット単位のデータの内部における各ビットの反転等を行
なうためのデータ変換装置に関する。

〈従来の技術〉 従来から少なくともプロセッサ、およびメモリを有し、
プログラムの手順に基いて必要なデータ処理を行なうシ
ステムにおいては、各種機能を拡張するために画像読取
り装置、２値データ圧縮伸張装置等が接続されることが
多くなってきている。

この場合において、基本的なデータ処理システムに対し
て当初から上記画像読取り装置、２値データ圧縮伸張装
置が標準機能として接続されていることは稀であり、通
常は上記基本的なデータ処理システム（各ユーザにとっ
ての基本的なシステムであり、何らかの規格に基いて統
一がなされたシステムではない）に対して接続可能な上
記画像読取り装置、２値データ圧縮伸張装置等を別途購
入して接続することが必要である。そして、別途購入し
た上記各装置毎にインターフェースを使用して上記基本
的なデータ処理システムに対する接続を行なっている。

したがって、上記画像読取り装置により読取った画像デ
ータをインターフェースを通してデータ処理システムの
プロセッサに供給し、次いでプロセッサからメモリに格
納し、格納データに対して処理を行なう必要が生じた場
合には、プロセッサにより該当するデータを読出し、必
要な処理を行なわせることができる。また、２値圧縮、
または２値伸張を行なう必要がある場合には、２値デー
タ圧縮伸張装置に２値データを供給することにより、２
値データの圧縮、或は２値圧縮データの伸張を行なわせ
ることができる。

しかし、上記の構成のシステムにおいては、基本的なデ
ータ処理システムと、新たに接続された画像読取り装置
、２値データ圧縮伸張装置等との間におけるデータの意
味が逆になっている場合（基本的なデータ処理システム
における“１″の状態と、新たに接続される装置におけ
る“０”の状態とが同一の意味、例えば、２値画像の黒
を示している場合）、或は一度に処理される複数ビット
のデータにおけるアドレスが逆になっている場合（基本
的なデータ処理システムにおける上位ビットが、新たに
接続される装置における下位ビットに相当する場合）等
が考えられるのであり、このような場合に対処するため
に（誤ったデータ処理を防止するために）、新たに接続
された装置から入力される複数ビット単位のデータの各
ビットを反転させ、或は複数ビット単位のデータの順序
を逆転させ、または新たに接続された装置に供給する複
数ビット単位のデータの各ビットを反転させ、或は複数
ビット単位のデータの順序を逆転させることが必要とさ
れるのである。

そして、上記のようなデータ変換を行なう必要がある場
合には、次に示す対処が行なわれていた。

先ず、第１番目の対処として、変換すべき元の２値デー
タに対して、プロセッサにより必要な変換処理を行なっ
ていた。即ち、ソフトウェアに基いて複数ビット単位の
データの各ビットの内容を識別した上で、各ビットの内
容を反転させ、或は、複数ビット単位のデータの各ビッ
トの内容を識別した上で、全ビットの順序を逆転させる
ようにしていた。

また、第２番目の対処として、専用のインターフェース
を使用して必要な変換処理を行なっていた。即ち、基本
的なデータ処理システムと、新たに接続された装置との
間におけるデータの授受を行なう場合に、専用のインタ
ーフェースにより必要なデータの変換を行ない、データ
処理システム、新たに接続された装置のそれぞれにおい
て、複数ビット単位のデータが本来有している意味に基
いて正確な処理を行なうようにしていた。

〈発明が解決しようとする問題点〉 上記■の対処を行なう場合においては、複数ビット単位
のデータに対してソフトウェアによるデータ反転、デー
タの並べ替え、またはデータの反転、並べ替えを行なう
必要があるため、本来のデータ処理以外の処理であるデ
ータ変換のためにかなり長い時間がかかり、データ処理
システムが有している能力を十分には発揮させることが
できないという問題がある。

また、上記■の対処を行なう場合においては、原則的に
新たに接続される装置毎に専用のインターフェースが必
要となり、システム全体としての構成が複雑化するのみ
ならず、専用のインターフェースが必要である関係上、
接続可能な装置の種類が制約されてしまい、システム全
体としての機能拡張が行なえなくなってしまう可能性が
あるという問題がある。

〈発明の目的〉 この発明は上記の問題点に鑑みてなされたものであり、
データ処理システムが有している能力を十分に発揮させ
ることができるとともに、機能拡張にも簡単に対処する
ことができ、しかも構成の複雑化を防止することができ
るデータ変換装置を提供することを目的としている。

く問題点を解決するための手段〉 上記の目的を達成するための、この発明のデータ変換装
置は、プロセッサとメモリとの間において授受される複
数ビット単位のデータを変換する＝　６− 装置であって、予め入力データに対する出力データが設
定されている複数個のデータ変換器を有しているととも
に、データ変換の種別に対応してデータ変換器を選択的
に動作させる選択信号を生成する選択信号生成手段を有
しているものである。

但し、上記データ変換器としては、双方向に入出力可能
なものであることが好ましい。

く作用〉 以上の構成のデータ変換装置であれば、プロセッサとメ
モリとの間において、複数ビット単位のデータの授受を
行なう場合に、予め入力データに対する出力データが設
定されている複数個のデータ変換器に伝送されるべきデ
ータを供給し、選択信号生成手段により生成された選択
信号をデータ変換器に供給することにより、データ変換
の種別に対応するデータ変換器を選択的に動作させ、所
定の変換が施されたデータを出力することができる。

そして、上記データ変換器が双方向に入出力可能なもの
である場合には、データ変換器の個数を少なくすること
ができるとともに、選択信号の種類を少なくすることが
できる。

〈実施例〉 以下、実施例を示す添付図面によって詳細に説明する。

第３図はこの発明のデータ変換装置を組込んだデータ処
理システムの構成を示すブロック図であり、メインプロ
セッサ（４１）に接続されたシステムバス（４２）に対
して、データ変換装置（１）、メインメモリ（４３）、
ディスクコントローラ（４４）、２値データ圧縮伸張用
プロセツサ（４５）、読取り装置用のインターフェース
（４６）、Ｄ　Ｍ　Ａ　（Ｄｉｒｅｃｔ　ＭｅＩＩｌｏ
ｒｙＡｃｃｅｓｓ）用コントローラ（４７）、および外
部通信用のインターフェース（４８）がそれぞれ接続さ
れている。そして、上記ディスクコントローラ（４４）
に対してハードディスクユニット（４９）、およびフロ
ッピーディスクユニット（５０）が接続されており、ま
た、上記インターフェース（４Ｂ）に対してスキャナ（
５１）が接続されており、さらに上記データ変換装置（
１）、および２値データ圧縮伸張プロセツサ（４５）に
接続されたドキュメントバス（５２）に対してサブメモ
リ（５３）が接続されている。

したがって、メインプロセッサ（４１）からシステムバ
ス（４２）を通して制御データを伝送することにより、
メインメモリ（４３）、ハードディスクユニット（４９
）、フロッピーディスクユニット（５０）等に対する単
なる読出し、書込みのアクセ、スを行なうことができる
他、読出しデータに必要な処理を施した状態での書込み
を行なうこともできる。また、２値データ圧縮伸張プロ
セツサ（４５）により２値データに圧縮処理を施した後
、メモリに書込むことにより必要なメモリエリアを少な
くすることができるとともに、圧縮処理された状態でメ
モリに書込まれているコード化データを読出して２値デ
ータ圧縮伸張プロセツサ（４５）により伸張処理を施し
た後、メインプロセッサ（４１）等に対して伝送し、或
はメモリに書込むことができる。

第１図はデータ変換装置（１）の一実施例の構成を示す
ブロック図であり、１６ビツト幅のシステムバス（４２
）に対して双方向入出力可能なデータバラファ（２ａ）
　（２ｂ）を介して接続されたローカルバス（３）とド
キュメントバス（５２）との間に４個のデータ変換器（
４）　（５）　（６）　（７）が互に並列接続されてい
るとともに、上記ローカルバス（３）を通して制御デー
タが供給され、制御データに対応して予め設定されてい
る選択信号（４ビツトの制御信号であり、各ビットＭＤ
Ｏ，ＭＤＩ、ＭＤ２．ＭＤ３がそれぞれ対応するデータ
変換器（４）　（５）　（６）　（７）を動作させる信
号である）を選択的に出力するレジスタ（８）がローカ
ルバス（３）に接続されている。

さらに詳細に説明すると、上記データ変換器（４）は、
１対の双方向入出力可能なバッファ（４ａ）　（４ｂ）
からなるものであり、選択信号が供給された場合に、ロ
ーカルバス（３）、或はドキュメントバス（５２）の何
れかから供給された８ビツトずつのデータを、そのまま
の内容、および順序で他方のバスに送出するようにして
いる。

上記データ変換器（５）は、１対の双方向入出力可能な
バッファ（５ａ）　（５ｂ）からなるものであり、選択
信号が供給された場合に、ローカルバス（３）、或はド
キュメントバス（５２）の何れかから供給された８ビツ
トずつのデータを、そのままの内容、および逆の順序で
他方のバスに送出するようにしている。

上記データ変換器（６）は、１対の双方向入出力可能な
インバータ（Ｂａ）　（８ｂ）からなるものであり、選
択信号が供給された場合に、ローカルバス（３）、或は
ドキュメントバス（５２）の何れかから供給された８ビ
ツトずつのデータを、反転させた内容、およびそのまま
の順序で他方のバスに送出するようにしている。

上記データ変換器（７）は、１対の双方向入出力可能な
インバータ（７ａ）　（７ｂ）からなるものであり、選
択信号が供給された場合に、ローカルバス（３）、或は
ドキュメントバス（５２）の何れかから供給された８ビ
ツトずつのデータを、反転させた内容、および逆の順序
で他方のバスに送出するようにしている。

また、上記レジスタ（８）から出力される制御信号の各
ビットは、それぞれ、インバータ（９）を通して供給さ
れるドキュメントバスビジー信号により開かれるＮＡＮ
Ｄゲート（８ａ）　（８ｂ）　（８ｃ）　（８ｄ）に供
給され、各ＮＡＮＤゲート（８ａ）　（８ｂ）　（８ｃ
）　（８ｄ）からの出力信号を駆動信号として、それぞ
れ各データ変換器（４）　（５）　（６）　（７）に供
給している。

上記の構成のデータ変換装置の動作は次のとおりである
。

システムバス（４２）とドキュメントバス（５２）との
間において全くデータ変換を行なう必要がない場合には
、レジスタ（８）からビットＭＤＯのみが“１”となる
制御信号を出力するので、ドキュメントバスビジー信号
がアクティブでない条件下においてＮＡＮＤゲート（８
ａ）のみがローレベル信号を出力し、バッファ（４ａ）
　（４ｂ）を動作させることができる。

この結果、ローカルバス（３）、或はドキュメントバス
（５２）の何れかから１６ビツトのデータが１バイトず
つバッファ（４ａ）　（４ｂ）に供給され、第２図Ａに
示すように、各バイト毎に、そのままの内容、および順
序で他方のバスに送出される。

システムバス（４２）とドキュメントバス（５２）との
間において順序のみを逆にすべくデータ変換を行なう必
要がある場合には、レジスタ（８）からビットＭＤＩの
みが“１“となる制御信号を出力するので、ドキュメン
トバスビジー信号がアクティブでない条件下においてＮ
ＡＮＤゲート（８ｂ）のみがローレベル信号を出力し、
バッファ（５ａ）　（５ｂ）を動作させることができる
。この結果、ローカルバス（３）、或はドキュメントバ
ス（５２）の何れかから１６ビツトのデータが１バイト
ずつバッファ（５ａ）　（５ｂ）に供給され、第２図Ｂ
に示すように、各バイト毎に、そのままの内容、および
逆の順序で他方のバスに送出される。

システムバス（４２）とドキュメントバス（５２）との
間において内容のみを逆にすべくデータ変換を行なう必
要がある場合には、レジスタ（８）からビットＭＤ２の
みが“１″となる制御信号を出力するので、ドキュメン
トバスビジー信号がアクティブでない条件下においてＮ
ＡＮＤゲート（８ｃ）のみがローレベル信号を出力し、
インバータ（６ａ）　（Ｂｂ）　ヲ動作させることがで
きる。この結果、ローカルバス（３）、或はドキュメン
トバス（５２）の何れかから１６ビットのデータが１バ
イトずつインバータ（６ａ）（６ｂ）に供給され、第２
図Ｃに示すように、各バイト毎に、逆の内容、およびそ
のままの順序で他方のバスに送出される。

システムバス（４２）とドキュメントバス（５２）との
間において内容、および順序を逆にすべくデータ変換を
行なう必要がある場合には、レジスタ（８）からビット
ＭＤ３のみが“１″となる制御信号を出力するので、ド
キュメントバスビジー信号がアクティブでない条件下に
おいてＮＡＮＤゲート（８ｄ）のみがローレベル信号を
出力し、インバータ（７ａ）（７ｂ）を動作させること
ができる。この結果、ローカルバス（３）、或はドキュ
メントバス（５２）の何れかから１６ビツトのデータが
１バイトずつインバータ（７ａ）　（７ｂ）に供給され
、第２図りに示すように、各バイト毎に、逆の内容、お
よび逆の順序で他方のバスに送出される。

以上の説明から明らかなように、何れの種類のデータ変
換を行なう場合であっても、１対のバッファ、或はイン
バータを選択的に動作させるだけ−１４＝ でよく、ソフトウェアによる処理を全く行なうことなく
、入力データに対して必要なデータ変換を施した状態で
データを出力することができるのであるから、データ変
換のための所要時間を大幅に短縮することができる。

尚、実際のデータ処理システムに組込まれた場合には、
上記４種類の動作を全て行なわせることは全く必要なく
、データ処理システムに接続される装置の種類により定
まる何れかのデータ変換動作を行なわせるべくレジスタ
（８）に予め１種類の選択信号をセットしておくだけで
よい。

そして、レジスタ（８）における選択信号のセットは簡
単に行なうことができるのであるから、非常に汎用性が
高いデータ変換装置であり、データ処理システムに接続
し得る装置の制約を殆ど皆無とすることができる。

したがって、例えば、２値画像データの圧縮を行なう場
合において、データ処理システムにより取扱うデータの
バイト単位での順序が、２値データ圧縮伸張用プロセツ
サ（４５）により取扱うデータのバイト単位での順序と
異なる場合、そのままの順序のデータに基いて２値デー
タ圧縮を行なうと、例えば“Ｆｅ２Ｐ”というデータで
あっても、実際には“３ＦＦＣ″というデータであると
認識し、この認識結果に基いてデータ圧縮を行なうので
、圧縮効率が低下することになるのであるが、上記の実
施例のデータ変換装置により予め順序を逆にした状態で
２値データ圧縮伸張用プロセツサ（４５）に供給するこ
とにより、２値データ圧縮伸張用プロセツサ（４５）に
おいて“ＦＣ３Ｆ″という本来のデータとして認識させ
ることができ、高い２値データ圧縮効率を達成すること
ができる。

また、２値画像データの圧縮を行なう場合において、デ
ータ処理システムにより取扱うデータのビットの意味が
、２値データ圧縮伸張用プロセツサ（４５）により取扱
うデータのビットの意味と異なる場合（具体的に説明す
ると、一方が黒の状態を“１”で示すのに対して他方は
“０”で示している場合）、そのままの順序のデータに
基いて２値データ圧縮を行なうと、例えば“Ｆｅ２Ｐ”
というデータはそのまま、“Ｆｅ２Ｐ“として認識され
るのであるが、同じデータであっても意味が異なるので
あるから、上記データに基いて２値データ圧縮を行なう
と、圧縮効率が低下することになるのである。しかし、
上記の実施例のデータ変換装置により予め順序を逆にし
た状態で２値データ圧縮伸張用プロセツサ（４５）に供
給することにより、２値データ圧縮伸張用プロセツサ（
４５）において“０３ＣＯ”という本来のデータとして
認識させることができ、高い２値データ圧縮効率を達成
することができる。

第５図はこの発明のデータ変換装置を組込んだデータ処
理システムの他の構成を示すブロック図であり、メイン
プロセッサ（８１）に接続されたシステムバス（６２）
に対して、データ変換装置（２１）、メインメモリ（ｅ
ａ）、ディスクコントローラ（８４）、読取り装置用の
インターフェース（６６）、ＤＭＡ（Ｄｉｒｅｃｔ　Ｍ
ｅｍｏｒｙ　Ａｃｃｅｓｓ）用コントローラ（Ｂ７）、
外部通信用のインターフェース（６８）、および表示制
御部（８９）がそれぞれ接続されている。そして、上記
ディスクコントローラ（６４）に対してハードディスク
ユニット（７０）、およびフロッピーディスクユニット
（７１）が接続されており、また、上記インターフェー
ス（６６）に対してスキャナ（７２）が接続されており
、さらに上記データ変換装置（２１）に対して２値デー
タ圧縮伸張プロセツサ（６５）が接続され表示制御部（
６９）に対してＣＲＴディスプレイ（７３）が接続され
ている。

したがって、メインプロセッサ（６１）からシステムバ
ス（６２）を通して制御データを伝送することにより、
メインメモリ（８３）、ハードディスクユニット（７０
）、フロッピーディスクユニット（７１）等に対する単
なる読出し、書込みのアクセスを行なうことができる他
、読出しデータに必要な処理を施した状態での書込みを
行なうこともできる。また、２値データ圧縮伸張プロセ
ツサ（Ｂ５）により２値データに対する圧縮処理、或は
逆に伸張処理を行なう場合には、ＤＭＡ用コントローラ
（６７）によりメインメモリ（６３）から２値データを
読出し、データ変換装置（２１）により必要なデータ変
換を施した状態で２値データ圧縮伸張プロセツサ（６５
）に変換後のデータを供給することにより圧縮処理を行
ない、その後、再びＤＭＡ用コントローラ（６７）によ
りコード化データをデータ変換装置（２１）に供給して
必要なデータ変換を行ない、この状態でメインメモリ（
６３）に変換後のコード化データを書込むことができ、
或は、逆にコード化データの伸張を行なうことにより、
元の２値データを得ることもできる。

第４図はデータ変換装置（１）の他の実施例の構成を示
すブロック図であり、１６ビツト幅のシステムバス（６
２）に対して双方向入出力可能なデータバッファ（２２
）を介して接続されたローカルバス（２３）と圧縮伸張
プロセッサデータバス（７２）との間に４個のデータ変
換器（２４）　（２５）　（２Ｇ）　（２７）か互に並
列接続されているとともに、上記ローカルバス（２３）
を通して制御データが供給され、制御データに対応して
予め設定されている４ビツトの選択信号を出力するレジ
スタ（２８）がローカルバス（２３）に接続されている
。そして、」１記レジスタ（２８）から出力される２ビ
ツトの選択信号が供給される１対のデコ−ダ（２９）　
（３０）が接続され、各デコーダからそれぞれ４つのデ
コード信号が出力されている。　さらに詳細に説明する
と、」−記データ変換器　（２４）は、１対の双方向入
出力可能なバッファからなるものであり、選択信号が供
給された場合に、ローカルバス（２３）、或は圧縮伸張
プロセッサデータバス（７２）の何れかから供給された
８ビツトずつのデータを、そのままの内容、および順序
で他方のバスに送出するようにしている。

上記データ変換器（２５〉は、１対の双方向入出力可能
なバッファからなるものであり、選択信号が供給された
場合に、ローカルバス（２３）、或は圧縮伸張プロセッ
サデータバス（７２）の何れかから供給された８ビツト
ずつのデータを、そのままの内容、および逆の順序で他
方のバスに送出するようにしている。

」−記データ変換器（２６）は、１対の双方向入出力可
能なインバータからなるものであり、選択信号が供給さ
れた場合に、ローカルバス（２３）、或は圧縮伸張プロ
セッサデータバス（７２）の何れかから供給された８ビ
ツトずつのデータを、反転させた内容、およびそのまま
の順序で他方のバスに送出するようにしている。

」１記データ変換器（２７）は、１対の双方向入出力可
能なインバータからなるものであり、選択信号が供給さ
れた場合に、ローカルバス（２３）、或は圧縮伸張プロ
セッサデータバス（７２）の何れかから供給された８ビ
ツトずつのデータを、反転させた内容、および逆の順序
で他方のバスに送出するようにしている。

また、上記デコーダ（２９）　（３０）から出力される
各デコード信号は、それぞれ、ＯＲゲート（３１）　（
３２）（３３）　（３４）に供給され（具体的には、第
１番目のデコード信号がＯＲゲート（３１）に、第２番
目のデコード信号がＯＲゲート（３２〉に、第３番目の
デコード信号がＯＲゲート（３３）に、第４番目のデコ
ード信号かＯＲアゲ−（３４）にそれぞれ供給され）、
各ＯＲアゲ−（３１）　（３２）　（３３）　（３４）
からの出力信号が、駆動信号として上記各データ変換器
（２４）　（２５）　（２Ｂ）（２７）に供給されてい
る。尚、上記ＯＲゲート（３１）には、ＤＭＡサイクル
信号の反転されたものも供給されている。また、ＤＭＡ
サイクル信号により開かれる１対の　ＡＮＤゲート（３
５）　（３Ｂ）に読出し信号、書込み信号がそれぞれ供
給されており、上記各ＡＮＤゲート（３５）（３Ｂ）か
らの出力信号を駆動信号としてそれぞれ」−記デコーダ
（２９）　（３０）に供給している。

」１記の構成のデータ変換装置の動作は次のとおりであ
る。

システムバス（６２）と圧縮伸張プロセッサデータバス
（７２）との間において全くデータ変換を行なう必要が
ない場合には、レジスタ（２８）から出力される４ビツ
トの選択信号に基いて各デコーダ（２９）（３０）が第
１番目のデコード信号を出力し得る状態となる。そして
、ＤＭＡリードサイクル、或はＤＭＡライトサイクルに
対応して何れかのデコーダから実際にデコード信号が出
力されるので、バッファからなるデータ変換器（２４）
が動作させられる。この結果、ローカルバス（２３）、
或は圧縮伸張プロセッサデータバス（７２）の何れかか
ら１バイト−２２＝ ずつのデータがデータ変換器（２４）に供給され、１バ
イト毎に、そのままの内容、および順序で他方のバスに
送出される。

また、ＤＭＡサイクルでない時は、レジスタ（２８）の
設定に拘わらずデータ変換器（２４）が選択され、上記
の動作を行う。

システムバス（６２）と圧縮伸張プロセッサデータバス
（７２）との間において順序のみを逆にすべくデータ変
換を行なう必要がある場合には、レジスタ（２８）から
出力される４ビツトの選択信号に基いて各デコーダ（２
９）　（３０）が第２番目のデコード信号を出力し得る
状態となる。そして、ＤＭＡリードサイクル、或はＤＭ
Ａライトサイクルに対応して何れかのデコーダから実際
にデコード信号が出力されるので、バッファからなるデ
ータ変換器（２５）が動作させられる。この結果、ロー
カルバス（２３）１、　或は圧縮伸張プロセッサデータ
バス（７２）の何れかから１バイトずつのデータがレジ
スタからなるデータ変換器（２５）に供給され、１バイ
ト毎に、そのままの内容、および逆の順序で他方のバス
に送出される。

システムバス（６２）と圧縮伸張プロセッサデータバス
（７２）との間において内容のみを逆にすべくデータ変
換を行なう必要がある場合には、レジスタ（２８）から
出力される４ビツトの選択信号に基いて各デコーダ（２
９）　（３０）が第３番目のデコード信号を出力し得る
状態となる。そして、ＤＭＡリードサイクル、或はＤＭ
Ａライトサイクルに対応して何れかのデコーダから実際
にデコード信号が出力されるので、バッファからなるデ
ータ変換器（２６）が動作させられる。この結果、ロー
カルバス（２３）、或は圧縮伸張プロセッサデータバス
（７２）の何れかから１バイトずつのデータがインバー
タからなるデータ変換器（２６）に供給され、１バイト
毎に、逆の内容、およびそのままの順序で他方のバスに
送出される。

システムバス（８２）と圧縮伸張プロセッサデータバス
（７２）との間において内容、および順序を逆にすべく
データ変換を行なう必要がある場合には、レジスタ（２
８）から出力される４ビツトの選択信号に基いて各デコ
ーダ（２９）　（３０）が第４番目のデコード信号を出
力し得る状態となる。そして、ＤＭＡリードサイクル、
或はＤＭＡライトサイクルに対応して何れかのデコーダ
から実際にデコード信号が出力されるので、バッファか
らなるデータ変換器（２７）が動作させられる。この結
果、ローカルバス（２Ｂ）、或はドキュメントバス（７
２）の何れかから１バイトずつのデータがインバータか
らなるデータ変換器（２７）に供給され、１バイト毎に
、逆の内容、および逆の順序で他方のバスに送出される
。

以上の説明から明らかなように、何れの種類のデータ変
換を行なう場合であっても、何れかのデータ変換器を選
択的に動作させるだけでよく、ソフトウェアによる処理
を全く行なうことなく、入力データに対して必要なデー
タ変換を施した状態でデータを出力することができるの
であるから、データ変換のための所要時間を大幅に短縮
することができる。

尚、実際のデータ処理システムに組込まれた場合には、
上記４種類の動作を全て行なわせることは全く必要なく
、データ処理システムに接続される２値データ圧縮伸張
用プロセツサ（６５）の種類により定まる何れかのデー
タ変換動作を行なわせるべくレジスタ（２８）に予め１
種類の選択信号をセットしておくだけでよい。

そして、レジスタ（２８）における選択信号のセットは
簡単に行なうことができるのであるから、非常に汎用性
が高いデータ変換装置であり、データ処理システムに接
続し得る２値データ圧縮伸張用プロセツサの制約を殆ど
皆無とすることができる。

また、上記第４図の実施例においては、ＤＭＡリードサ
イクルとＤＭＡライトサイクルとで各デコーダ（２９）
　（３０）から同じ順位のデコード信号が出力される場
合について説明したが、例えば、ＤＭＡリードサイクル
でデータ変換を行ない、ＤＭＡライトサイクルで全くデ
ータ変換を行なわない場合があるので、このような場合
に対応させるべく、各デコーダ（２９）（３０）から互
に異なる順位のデコード信号が出力されるようにするこ
とも可能である。

尚、この発明は上記の実施例に限定されるものではなく
、例えば２値データ圧縮伸張用プロセツサとメモリとの
間においてデータ変換を行なうものの他に、画像読取り
装置により読取られてそのままデータが格納されている
メモリとメインプロセッサとの間においてデータ変換を
行なわせるようにすることが可能であり、その他この発
明の要旨を変更しない範囲内において、種々の設計変更
を施すことが可能である。

〈発明の効果〉 以上のようにこの発明は、予め入力データに対する出力
データが設定されている複数個のデータ変換器を有し、
かつ、データ変換の種別に対応してデータ変換器を選択
的に動作させるようにしているので、データ変換を行な
う度にプロセッサにおいてソフトウェアによるデータ変
換処理を行なう必要がなくなり、データ変換のための所
要時間を大幅に短縮することができるとともに、機能拡
張にも簡単に対処することかでき、しかも構成の複雑化
を防止することができるという特有の効果を奏する。

【図面の簡単な説明】

第１図はこの発明のデータ変換装置の一実施例を示すブ
ロック図、 第２図はデータ変換を説明する図、 第３図はデータ変換装置を組込んだデータ処理システム
の構成を示すブロック図、 第４図はこの発明のデータ変換装置の他の実施例を示す
ブロック図、 第５図は第４図のデータ変換装置を組込んだデータ処理
システムの構成を示すブロック図。 （１）（２１）・・・データ変換装置、（４）　（５）
　（６）　（７）　（２４）　（２５）　（２Ｂ）　（
２７）・・・データ変換器、（８）（２８）・・・レジ
スタ、（２９）　（３０）・・・デコーダ第 ２図

Claims (1)

1. 【特許請求の範囲】 １、プロセッサとメモリとの間において授 受される複数ビット単位のデータを変換 する装置であって、予め入力データに対 する出力データが設定されている複数個 のデータ変換器を有しているとともに、 データ変換の種別に対応してデータ変換 器を選択的に動作させる選択信号を生成 する選択信号生成手段を有していること を特徴とするデータ変換装置。 ２、データ変換器が双方向に入出力可能な ものである上記特許請求の範囲第１項記 載のデータ変換装置。