JPH09330194A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH09330194A JPH09330194A JP8148911A JP14891196A JPH09330194A JP H09330194 A JPH09330194 A JP H09330194A JP 8148911 A JP8148911 A JP 8148911A JP 14891196 A JP14891196 A JP 14891196A JP H09330194 A JPH09330194 A JP H09330194A
- Authority
- JP
- Japan
- Prior art keywords
- data
- display
- display data
- information processing
- compressed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】
【課題】データ量を低減し、データ転送速度を低減する
表示装置を提供する。又、データの格納に必要なビデオ
メモリの容量を低減する表示装置を提供する。 【解決手段】中央演算装置、メモリ、不揮発性メモリ、
情報記憶媒体駆動装置、情報入力装置、表示装置、デー
タの圧縮、復元装置を備え、表示データを表示装置に転
送する際に圧縮したデータを用いる。
表示装置を提供する。又、データの格納に必要なビデオ
メモリの容量を低減する表示装置を提供する。 【解決手段】中央演算装置、メモリ、不揮発性メモリ、
情報記憶媒体駆動装置、情報入力装置、表示装置、デー
タの圧縮、復元装置を備え、表示データを表示装置に転
送する際に圧縮したデータを用いる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＰＣなどの情報処
理装置に係り、特に、表示するデータを表示装置に転送
する際に圧縮したデータを用いる情報処理装置に関す
る。
理装置に係り、特に、表示するデータを表示装置に転送
する際に圧縮したデータを用いる情報処理装置に関す
る。
【０００２】
【従来の技術】従来の、ＰＣなどの情報処理装置の表示
装置として、例えば、日経ＢＰ社刊最新パソコン技術大
系'９５(日経バイト編１９９５年発行)、８８ページ記
載の装置がある。以下、開示されている装置について、
図１を用いて説明する。
装置として、例えば、日経ＢＰ社刊最新パソコン技術大
系'９５(日経バイト編１９９５年発行)、８８ページ記
載の装置がある。以下、開示されている装置について、
図１を用いて説明する。
【０００３】図１は、この装置のブロック図である。Ｐ
Ｃなどの情報処理装置のうち、表示に関する部分のみを
示してある。
Ｃなどの情報処理装置のうち、表示に関する部分のみを
示してある。
【０００４】図中、１０１は情報処理装置の中央演算装
置（以下、ＣＰＵ）、１０２は制御命令及びデータを伝
送するシステムバス、１０３は、ＣＰＵ１０１の指示に
従い表示データを生成するグラフィクス制御チップ、１
０４は、グラフィクス制御チップ１０３から送られた表
示データを保管するビデオメモリ、１０５は、グラフィ
クス制御チップ１０３から送られる表示データをＲＧＢ
データに変換するパレット、１０６は、パレット１０５
から送られるＲＧＢデータを表示するディスプレイであ
る。１０７から１１１は各装置間を接続するデータ、制
御信号用のバスである。
置（以下、ＣＰＵ）、１０２は制御命令及びデータを伝
送するシステムバス、１０３は、ＣＰＵ１０１の指示に
従い表示データを生成するグラフィクス制御チップ、１
０４は、グラフィクス制御チップ１０３から送られた表
示データを保管するビデオメモリ、１０５は、グラフィ
クス制御チップ１０３から送られる表示データをＲＧＢ
データに変換するパレット、１０６は、パレット１０５
から送られるＲＧＢデータを表示するディスプレイであ
る。１０７から１１１は各装置間を接続するデータ、制
御信号用のバスである。
【０００５】
【発明が解決しようとする課題】従来の表示装置を持つ
情報処理装置によれば、表示装置上に任意のデータを表
示することができる。近年、ＰＣで扱う情報量の増加に
伴い、表示装置が大型、高精細化し、これによって表示
装置上の表示データ量が増大しつつある。表示データ量
の増大により、表示データ転送速度が上昇し、表示の更
なる高解像度化は困難となりつつある。
情報処理装置によれば、表示装置上に任意のデータを表
示することができる。近年、ＰＣで扱う情報量の増加に
伴い、表示装置が大型、高精細化し、これによって表示
装置上の表示データ量が増大しつつある。表示データ量
の増大により、表示データ転送速度が上昇し、表示の更
なる高解像度化は困難となりつつある。
【０００６】本発明の課題は、表示データを表示装置に
転送する際に圧縮したデータを用いることで、データ量
を低減し、データ転送速度を低減する表示装置を提供す
ることにある。
転送する際に圧縮したデータを用いることで、データ量
を低減し、データ転送速度を低減する表示装置を提供す
ることにある。
【０００７】又、表示データの増大により、表示装置が
必要とする表示データ格納用のビデオメモリの容量も増
大しており、表示データを圧縮することでデータの格納
に必要なビデオメモリの容量を低減する表示装置を提供
することにある。
必要とする表示データ格納用のビデオメモリの容量も増
大しており、表示データを圧縮することでデータの格納
に必要なビデオメモリの容量を低減する表示装置を提供
することにある。
【０００８】
【課題を解決するための手段】上記目的の達成のため
に、本発明の情報処理装置は、演算処理等を行う中央演
算装置と、演算データ、演算結果や制御プログラムを記
憶するメモリと、演算データや制御プログラムを記憶す
る不揮発性メモリと、情報記憶媒体及びその情報記憶媒
体の駆動装置と情報記憶媒体の制御装置を有する制御装
置と、外部からの特定の入力を行うための情報入力装置
と情報入力制御装置と、表示データの再生処理を行う表
示装置と、データの圧縮、復元装置を備え、表示データ
を表示装置に転送する際に圧縮したデータを用いる。
に、本発明の情報処理装置は、演算処理等を行う中央演
算装置と、演算データ、演算結果や制御プログラムを記
憶するメモリと、演算データや制御プログラムを記憶す
る不揮発性メモリと、情報記憶媒体及びその情報記憶媒
体の駆動装置と情報記憶媒体の制御装置を有する制御装
置と、外部からの特定の入力を行うための情報入力装置
と情報入力制御装置と、表示データの再生処理を行う表
示装置と、データの圧縮、復元装置を備え、表示データ
を表示装置に転送する際に圧縮したデータを用いる。
【０００９】
【発明の実施の形態】以下、本発明のデータの圧縮、復
元装置を有し、表示データを圧縮して用いる情報処理装
置の実施例を説明する。
元装置を有し、表示データを圧縮して用いる情報処理装
置の実施例を説明する。
【００１０】本発明のデータの圧縮、復元装置を有し、
表示データを表示装置に転送する際に圧縮したデータを
用いる情報処理装置の第１の実施例について、図２及び
図５を用いて説明する。
表示データを表示装置に転送する際に圧縮したデータを
用いる情報処理装置の第１の実施例について、図２及び
図５を用いて説明する。
【００１１】図２は本実施例の情報処理装置のハードウ
ェア構成の簡単なブロック図である。
ェア構成の簡単なブロック図である。
【００１２】図５は本実施例の情報処理装置の簡単な説
明図である。
明図である。
【００１３】図２を用いて本実施例のハードウェア構成
を簡単に説明する。
を簡単に説明する。
【００１４】図中、１０１から１１１は、従来例に示し
たものと同様である。
たものと同様である。
【００１５】２０１は、グラフィクス制御チップ１０３
からの表示データを圧縮するデータエンコーダ、２０２
は、エンコーダ２０１がデータを圧縮する際に用いるワ
ークメモリ、２０３は、エンコーダ２０１によって圧縮
されたデータから、元の表示データを復元するデータデ
コーダ、２０４は、デコーダ２０２がデータを復元する
際に用いるワークメモリ、２０５から２０８は、各装置
間を接続するデータ、制御信号用のバスである。
からの表示データを圧縮するデータエンコーダ、２０２
は、エンコーダ２０１がデータを圧縮する際に用いるワ
ークメモリ、２０３は、エンコーダ２０１によって圧縮
されたデータから、元の表示データを復元するデータデ
コーダ、２０４は、デコーダ２０２がデータを復元する
際に用いるワークメモリ、２０５から２０８は、各装置
間を接続するデータ、制御信号用のバスである。
【００１６】本構成の表示装置は、デコーダ２０３、ワ
ークメモリ２０４、ディスプレイ１０６によって構成さ
れる。
ークメモリ２０４、ディスプレイ１０６によって構成さ
れる。
【００１７】ここで、例として、本構成による情報処理
装置の表示解像度を１０２４×７６８ドット、表示色数
を４０９６色中同時２５６色とすると、ビデオメモリ１
０４内の表示データは１ドット当り８ビット(２＾８＝
２５６)のデータで表現されており、ビデオメモリ１０
４は、表示１フレーム分、すなわち１０２４×７６８ド
ット分のデータを格納する。
装置の表示解像度を１０２４×７６８ドット、表示色数
を４０９６色中同時２５６色とすると、ビデオメモリ１
０４内の表示データは１ドット当り８ビット(２＾８＝
２５６)のデータで表現されており、ビデオメモリ１０
４は、表示１フレーム分、すなわち１０２４×７６８ド
ット分のデータを格納する。
【００１８】パレット１０５は、１ドット当り８ビット
のデータからＲＧＢ各４ビット、計１２ビット(２＾１
２＝４０９６)の色データに変換する。
のデータからＲＧＢ各４ビット、計１２ビット(２＾１
２＝４０９６)の色データに変換する。
【００１９】エンコーダ２０１は、この表示データを、
１ライン分、１０２４ドット(１０２４×１２ビット)毎
に読み出し、可逆圧縮処理を行う。データの圧縮アルゴ
リズムについては、多くの方式が発表されておりここで
は問題としない。このデータをデータ転送路２０７を介
して、デコーダ２０３に送る。
１ライン分、１０２４ドット(１０２４×１２ビット)毎
に読み出し、可逆圧縮処理を行う。データの圧縮アルゴ
リズムについては、多くの方式が発表されておりここで
は問題としない。このデータをデータ転送路２０７を介
して、デコーダ２０３に送る。
【００２０】デコーダ２０３は、この圧縮データを復元
する。ワークメモリ２０２、２０４は、おのおのエンコ
ーダ２０１、デコーダ２０３が、１ライン分の表示デー
タの圧縮、復元を行うのに必要なメモリ容量を持つ。
する。ワークメモリ２０２、２０４は、おのおのエンコ
ーダ２０１、デコーダ２０３が、１ライン分の表示デー
タの圧縮、復元を行うのに必要なメモリ容量を持つ。
【００２１】復元された表示データがディスプレイ１０
６に送られ表示が行われる。
６に送られ表示が行われる。
【００２２】従来の構成では、データ伝送路１１１を、
ＰＣ本体と表示装置間の、表示データ転送路として用い
ているが、本構成で、データ転送路２０７を、図５に示
す様に、ＰＣ本体と表示装置間の、表示データ転送路と
することで、表示データ量が、１ドット当り１２ビット
から、１２−αビットとなり、転送量が低下するので、
データ転送速度を低減することが可能である。
ＰＣ本体と表示装置間の、表示データ転送路として用い
ているが、本構成で、データ転送路２０７を、図５に示
す様に、ＰＣ本体と表示装置間の、表示データ転送路と
することで、表示データ量が、１ドット当り１２ビット
から、１２−αビットとなり、転送量が低下するので、
データ転送速度を低減することが可能である。
【００２３】本発明のデータの圧縮、復元装置を有し、
表示データを表示装置に転送する際に圧縮したデータを
用いる情報処理装置の第２の実施例について、図３及び
図６を用いて説明する。
表示データを表示装置に転送する際に圧縮したデータを
用いる情報処理装置の第２の実施例について、図３及び
図６を用いて説明する。
【００２４】図３は本実施例の情報処理装置のハードウ
ェアのブロック図である。
ェアのブロック図である。
【００２５】図６は本実施例の情報処理装置の表示デー
タ転送時のタイミングチャートである。
タ転送時のタイミングチャートである。
【００２６】図３を用いて本実施例のハードウェア構成
を簡単に説明する。
を簡単に説明する。
【００２７】図中、１０１から１１１は、従来例に示し
たものと同様である。２０３から２０８は、第１実施例
に示したものと同様である。
たものと同様である。２０３から２０８は、第１実施例
に示したものと同様である。
【００２８】本構成の表示装置は、デコーダ２０３、ワ
ークメモリ２０４、パレット１０５、ディスプレイ１０
６によって構成される。
ークメモリ２０４、パレット１０５、ディスプレイ１０
６によって構成される。
【００２９】３０１は、グラフィクス制御チップ１０３
からの表示データを圧縮し、ビデオメモリ１０４に書き
込む、又、ビデオメモリ１０４上の圧縮データを復元す
るデータエンコーダ/デコーダ、３０２は、データエン
コーダ/デコーダ３０１ががデータを圧縮、復元する際
に用いるワークメモリ、３０３から３０７は、各装置間
を接続するデータ、制御信号用のバスである。
からの表示データを圧縮し、ビデオメモリ１０４に書き
込む、又、ビデオメモリ１０４上の圧縮データを復元す
るデータエンコーダ/デコーダ、３０２は、データエン
コーダ/デコーダ３０１ががデータを圧縮、復元する際
に用いるワークメモリ、３０３から３０７は、各装置間
を接続するデータ、制御信号用のバスである。
【００３０】ここで、例として、第１実施例と同様に、
本構成による情報処理装置の表示解像度を１０２４×７
６８ドット、表示色数を４０９６色中同時２５６色とす
る。
本構成による情報処理装置の表示解像度を１０２４×７
６８ドット、表示色数を４０９６色中同時２５６色とす
る。
【００３１】本構成において、グラフィクス制御チップ
１０３によって生成された表示データは、エンコーダ３
０１によって、１ライン毎に可逆圧縮され、ビデオメモ
リ１０４に格納される。
１０３によって生成された表示データは、エンコーダ３
０１によって、１ライン毎に可逆圧縮され、ビデオメモ
リ１０４に格納される。
【００３２】圧縮されたことにより１ドット当りのデー
タ量は、（８−α）ビットとなり、必要なビデオメモリ
１０４の容量を低減することが可能である。
タ量は、（８−α）ビットとなり、必要なビデオメモリ
１０４の容量を低減することが可能である。
【００３３】ディスプレイ１０６への表示時には、圧縮
データは、エンコーダ３０１をスルーしてグラフィクス
制御チップ１０３によりデータ転送路２０７を介して転
送される。
データは、エンコーダ３０１をスルーしてグラフィクス
制御チップ１０３によりデータ転送路２０７を介して転
送される。
【００３４】従来の構成では、データ伝送路１１１を、
ＰＣ本体と表示装置間の、表示データ転送路として用い
ているが、本構成で、データ転送路２０７を、ＰＣ本体
と表示装置間の、表示データ転送路とし、更にパレット
１０５を表示装置に持つことで、表示データ量が、１ド
ット当り１２ビットから（８−α）ビットになり転送量
が低下するので、データ転送速度を低減することが可能
である。
ＰＣ本体と表示装置間の、表示データ転送路として用い
ているが、本構成で、データ転送路２０７を、ＰＣ本体
と表示装置間の、表示データ転送路とし、更にパレット
１０５を表示装置に持つことで、表示データ量が、１ド
ット当り１２ビットから（８−α）ビットになり転送量
が低下するので、データ転送速度を低減することが可能
である。
【００３５】圧縮された表示データは、デコーダ２０３
に入力する。デコーダ２０３は、第１実施例と同様にし
て、圧縮データから表示データを復元する。
に入力する。デコーダ２０３は、第１実施例と同様にし
て、圧縮データから表示データを復元する。
【００３６】図６を用いて、パレット１０５での色デー
タへの変換処理について説明する。
タへの変換処理について説明する。
【００３７】グラフィクス制御チップ１０３は、表示デ
ータを出力する際に、まずパレットデータを出力し、そ
の後に表示データを順次出力する。信号線３０６、３０
７は、このパレットデータ、表示データの出力切り替え
をパレット１０５に知らせる制御信号を転送する。パレ
ットデータ転送時には、デコーダ２０３はスルー出力と
し、グラフィクス制御チップ１０３からパレットデータ
が転送される。
ータを出力する際に、まずパレットデータを出力し、そ
の後に表示データを順次出力する。信号線３０６、３０
７は、このパレットデータ、表示データの出力切り替え
をパレット１０５に知らせる制御信号を転送する。パレ
ットデータ転送時には、デコーダ２０３はスルー出力と
し、グラフィクス制御チップ１０３からパレットデータ
が転送される。
【００３８】以上により、表示装置にパレット１０５を
持つ構成で、パレットの制御が可能である。
持つ構成で、パレットの制御が可能である。
【００３９】尚、ＣＰＵ１０１が、ビデオメモリ１０４
上の表示データを必要とした時には、デコーダ３０１
が、圧縮データから表示データを復元し、グラフィクス
制御チップ１０３を介して、システムバス１０２にデー
タを転送することで、ビデオメモリ１０４内の表示デー
タが圧縮されていても従来と同様に、表示データにアク
セス可能である。
上の表示データを必要とした時には、デコーダ３０１
が、圧縮データから表示データを復元し、グラフィクス
制御チップ１０３を介して、システムバス１０２にデー
タを転送することで、ビデオメモリ１０４内の表示デー
タが圧縮されていても従来と同様に、表示データにアク
セス可能である。
【００４０】本発明のデータの圧縮、復元装置を有し、
表示データを表示装置に転送する際に圧縮したデータを
用いる情報処理装置の第３の実施例について、図４を用
いて説明する。
表示データを表示装置に転送する際に圧縮したデータを
用いる情報処理装置の第３の実施例について、図４を用
いて説明する。
【００４１】図４は本実施例の情報処理装置のハードウ
ェア構成の簡単なブロック図である。
ェア構成の簡単なブロック図である。
【００４２】図４を用いて本実施例のハードウェア構成
を簡単に説明する。
を簡単に説明する。
【００４３】図中、１０１から１１１は、従来例に示し
たものと同様である。
たものと同様である。
【００４４】４０１は、表示データを圧縮するデータエ
ンコーダ、４０２は、データエンコーダ４０１がデータ
を圧縮する際に用いるワークメモリ、４０３は、圧縮さ
れた表示データを転送する送信部、４０４は、送信部４
０３によって転送された圧縮データを受け取る受信部、
４０５は、受信部４０４によって受信された圧縮データ
を復元するデータデコーダ、４０６は、デコーダ４０５
がデータを復元する際に用いるワークメモリ、４０７
は、デコーダ４０５のデータから表示データを生成する
グラフィクス制御チップ、４０８は、グラフィクス制御
チップ４０７から送られた表示データを保管するビデオ
メモリ、４０９は、ディスプレイである。４１０から４
１７は各装置間を接続するデータ、制御信号用のバスで
ある。
ンコーダ、４０２は、データエンコーダ４０１がデータ
を圧縮する際に用いるワークメモリ、４０３は、圧縮さ
れた表示データを転送する送信部、４０４は、送信部４
０３によって転送された圧縮データを受け取る受信部、
４０５は、受信部４０４によって受信された圧縮データ
を復元するデータデコーダ、４０６は、デコーダ４０５
がデータを復元する際に用いるワークメモリ、４０７
は、デコーダ４０５のデータから表示データを生成する
グラフィクス制御チップ、４０８は、グラフィクス制御
チップ４０７から送られた表示データを保管するビデオ
メモリ、４０９は、ディスプレイである。４１０から４
１７は各装置間を接続するデータ、制御信号用のバスで
ある。
【００４５】本構成では、従来と同様の表示装置に加
え、本体とは分離した表示装置を有する。
え、本体とは分離した表示装置を有する。
【００４６】分離表示装置用の表示データは、エンコー
ダ４０１によって、１ライン毎に圧縮された後、電波、
赤外線などの手段により送信部４０３によって転送され
る。
ダ４０１によって、１ライン毎に圧縮された後、電波、
赤外線などの手段により送信部４０３によって転送され
る。
【００４７】分離表示装置では、受信部４０４が圧縮デ
ータを受け取り、デコーダ４０５によって復元され、グ
ラフィクス制御チップ４０７を介して、ディスプレイ４
０９に表示される。グラフィクス制御チップ以降の制御
方法は従来例と同様である。
ータを受け取り、デコーダ４０５によって復元され、グ
ラフィクス制御チップ４０７を介して、ディスプレイ４
０９に表示される。グラフィクス制御チップ以降の制御
方法は従来例と同様である。
【００４８】本構成により、一般的に低速なデータ転送
手段である電波、赤外線を用いて、分離した表示装置に
表示データを転送する際に、圧縮データを用いること
で、データ量を低減し、転送速度を向上することが可能
である。
手段である電波、赤外線を用いて、分離した表示装置に
表示データを転送する際に、圧縮データを用いること
で、データ量を低減し、転送速度を向上することが可能
である。
【００４９】第２実施例において、ビデオメモリ内の表
示データを圧縮する構成においてパレットを表示装置に
持つとしたが、必ずしも、この構成に限ることはなく、
第１実施例、第３実施例の構成においても、パレットを
表示装置に持つとすることが可能である。このことによ
り、更に、データ転送量を低減することが可能である。
示データを圧縮する構成においてパレットを表示装置に
持つとしたが、必ずしも、この構成に限ることはなく、
第１実施例、第３実施例の構成においても、パレットを
表示装置に持つとすることが可能である。このことによ
り、更に、データ転送量を低減することが可能である。
【００５０】第１実施例から、第３実施例を通じ、デー
タエンコーダ、データデコーダは、１ライン分の表示デ
ータを圧縮、復元するとしたが、必ずしも１ラインに限
る必要はなく、２ライン、１フレームなどの圧縮、復元
単位を用いてもよい。
タエンコーダ、データデコーダは、１ライン分の表示デ
ータを圧縮、復元するとしたが、必ずしも１ラインに限
る必要はなく、２ライン、１フレームなどの圧縮、復元
単位を用いてもよい。
【図１】従来の表示装置を有する情報処理装置のブロッ
ク図。
ク図。
【図２】本発明の第１実施例の情報処理装置のブロック
図。
図。
【図３】本発明の第２実施例の情報処理装置のブロック
図。
図。
【図４】本発明の第３実施例の情報処理装置のブロック
図。
図。
【図５】本発明の第１実施例の情報処理装置の説明図。
【図６】本発明の第２実施例の情報処理装置の表示デー
タ転送時の簡単なタイミングチャート。
タ転送時の簡単なタイミングチャート。
１０１…ＣＰＵ、 １０２…システムバス、 １０３…グラフィクス制御チップ、 １０４…ビデオメモリ、 １０５…パレット、 １０６…ディスプレイ、 １０７〜１１１，２０５〜２０８…データバス、 ２０１…エンコーダ、 ２０２…ワークメモリ、 ２０３…デコーダ。
Claims (5)
- 【請求項１】演算処理等を行う中央演算装置と、演算デ
ータ、演算結果や制御プログラムを記憶するメモリと、
上記演算データや制御プログラムを記憶する不揮発性メ
モリと、情報記憶媒体及び上記情報記憶媒体の駆動装置
と、外部からの特定の入力を行うための情報入力装置
と、表示データの再生処理を行う表示装置と、データの
圧縮、復元装置を備える情報処理装置において、上記表
示データを上記表示装置に転送する際に圧縮したデータ
を用いることを特徴とする情報処理装置。 - 【請求項２】請求項１において、上記表示データを圧縮
するデータ圧縮装置を本体に持ち、圧縮されたデータか
ら表示データを復元するデータ復元装置を表示装置に持
つ情報処理装置。 - 【請求項３】請求項１または２において、上記表示デー
タを表示用メモリ領域に格納する際に圧縮したデータを
用いる情報処理装置。 - 【請求項４】演算処理等を行う中央演算装置と、演算デ
ータ、演算結果や制御プログラムを記憶するメモリと、
演算データや制御プログラムを記憶する不揮発性メモリ
と、情報記憶媒体及びその情報記憶媒体の駆動装置と、
外部からの特定の入力を行うための情報入力装置と、表
示データの再生処理を行う表示装置と、上記表示データ
の無線送信装置と、本体と分離した表示装置と、データ
の圧縮、復元装置を備える情報処理装置において、上記
表示データを本体と分離した表示装置に転送する際に圧
縮したデータを用いることを特徴とする情報処理装置。 - 【請求項５】請求項１、２、３または４において、上記
表示データをＲＧＢデータに変換するパレットを表示装
置に持つ情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8148911A JPH09330194A (ja) | 1996-06-11 | 1996-06-11 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8148911A JPH09330194A (ja) | 1996-06-11 | 1996-06-11 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09330194A true JPH09330194A (ja) | 1997-12-22 |
Family
ID=15463423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8148911A Pending JPH09330194A (ja) | 1996-06-11 | 1996-06-11 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09330194A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007181052A (ja) * | 2005-12-28 | 2007-07-12 | Seiko Epson Corp | 画像出力システム |
| JP2007184977A (ja) * | 2007-03-19 | 2007-07-19 | Seiko Epson Corp | 画像出力システム |
| WO2018130921A1 (ja) * | 2017-01-16 | 2018-07-19 | 株式会社半導体エネルギー研究所 | 受像装置、およびそれを含めた受像システム |
-
1996
- 1996-06-11 JP JP8148911A patent/JPH09330194A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007181052A (ja) * | 2005-12-28 | 2007-07-12 | Seiko Epson Corp | 画像出力システム |
| JP2007184977A (ja) * | 2007-03-19 | 2007-07-19 | Seiko Epson Corp | 画像出力システム |
| WO2018130921A1 (ja) * | 2017-01-16 | 2018-07-19 | 株式会社半導体エネルギー研究所 | 受像装置、およびそれを含めた受像システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0574748B1 (en) | Scalable multimedia platform architecture | |
| US5450130A (en) | Method and system for cell based image data compression | |
| KR20010112667A (ko) | 멀티쓰레드 스케일링을 사용하는 디지털 비디오 신호의압축/다중 화면 처리 방법 및 그 장치 | |
| CN112887608A (zh) | 图像处理方法、装置、图像处理芯片和电子设备 | |
| US6047340A (en) | Method for transmitting data, and apparatus for transmitting data and medium | |
| JP2611637B2 (ja) | 画像圧縮伸長装置 | |
| US20100020247A1 (en) | Method for assisting video compression in a computer system | |
| JPH09330194A (ja) | 情報処理装置 | |
| US5995751A (en) | Information processing apparatus | |
| JP3508630B2 (ja) | デジタル画像入出力を備えるフレームバッファ装置および画像表示装置 | |
| KR20040006965A (ko) | 재생 영상 선택 장치 및 그 방법 | |
| JPH10210501A (ja) | デジタルスチルカメラのメモリ制御回路 | |
| KR100306371B1 (ko) | 두개의메모리제어기를가지는엠펙(mpeg)복원장치및복원방법 | |
| US7280162B2 (en) | Apparatus for assisting video compression in a computer system | |
| JP2546574B2 (ja) | グラフィック情報処理システム | |
| US5805826A (en) | Method for transmitting compressed video data and apparatus for performing the same | |
| US20040051714A1 (en) | Graphics display module and method | |
| US6895596B1 (en) | Circuit and method for interleaving a data stream | |
| JPH08129475A (ja) | 画像表示システム及び画像表示システムにおける画像データ転送方法 | |
| US7822315B2 (en) | Editing device, editing apparatus, and editing method for HDTV signal | |
| KR950004105B1 (ko) | 멀티메디아 시스템의 화상압축 및 복원회로 | |
| JPH10149149A (ja) | 画像処理装置 | |
| JPS62243075A (ja) | 画像デ−タ転送装置 | |
| JPH0664600B2 (ja) | 画像表示装置 | |
| JPH07121726A (ja) | 画像処理回路 |