KR100306371B1 - 두개의메모리제어기를가지는엠펙(mpeg)복원장치및복원방법 - Google Patents

두개의메모리제어기를가지는엠펙(mpeg)복원장치및복원방법 Download PDF

Info

Publication number
KR100306371B1
KR100306371B1 KR1019970077861A KR19970077861A KR100306371B1 KR 100306371 B1 KR100306371 B1 KR 100306371B1 KR 1019970077861 A KR1019970077861 A KR 1019970077861A KR 19970077861 A KR19970077861 A KR 19970077861A KR 100306371 B1 KR100306371 B1 KR 100306371B1
Authority
KR
South Korea
Prior art keywords
data
memory
compressed
compressed data
data memory
Prior art date
Application number
KR1019970077861A
Other languages
English (en)
Other versions
KR19990057782A (ko
Inventor
강회식
고동범
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019970077861A priority Critical patent/KR100306371B1/ko
Priority to GB9828834A priority patent/GB2333202B/en
Priority to US09/222,792 priority patent/US6346947B1/en
Publication of KR19990057782A publication Critical patent/KR19990057782A/ko
Application granted granted Critical
Publication of KR100306371B1 publication Critical patent/KR100306371B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

본 발명은 압축 데이터와 복원 데이터를 저장하는 외부 메모리를 압축 데이터용 메모리와 복원 데이터용 메모리로 분리함으로 엠펙 복원 장치의 메모리 전송능력을 증가시키고, 메모리 제어기의 구현을 쉽게 하는 두 개의 메모리 제어기를 가지는 엠펙(MPEG) 복원 장치 및 복원 방법을 제공하기 위한 것으로, 이를 위해 본 발명은 엠펙 포맷으로 압축된 입력 데이터를 복원하는 복원 장치에 있어서, 중앙 처리 장치로부터 제어 신호에 응답하여 상기 압축된 입력 데이터를 복원하는 디코딩 수단; 상기 디코딩 수단으로부터 압축된 데이터 읽기, 쓰기 요구 신호를 입력받아 제1 데이터 메모리에 압축된 데이터를 쓰고, 상기 제1 데이터 메모리로부터 압축된 데이터를 읽는 제1 데이터 메모리 제어기; 및 상기 디코딩 수단으로부터 복원된 데이터 읽기, 쓰기 요구 신호를 입력받아 제2 데이터 메모리에 복원된 데이터를 쓰고, 상기 제2 데이터 메모리로부터 복원된 데이터를 읽는 제2 데이터 메모리 제어기를 포함한다.

Description

두 개의 메모리 제어기를 가지는 엠펙 복원 장치 및 복원 방법{MPEG DECODER HAVING TWO MEMORY CONTROLLER AND DECODING METHOD THEREOF}
본 발명은 엠펙(MPEG : Moving Picture Expert Group) 복원 장치에 관한 것으로, 특히 압축 데이터와 복원 데이터를 분리하여 관리하도록 하는 두 개의 메모리 제어기를 가지는 엠펙(MPEG) 복원 장치 및 복원 방법에 관한 것이다.
도 1 은 종래의 메모리 제어기를 가지는 엠펙 복원 장치의 구성을 나타낸 구성도이다.
도면에 도시된 바와 같이, 메모리 제어기를 가지는 엠펙 복원 장치는 중앙 처리 장치와 디코더(110) 사이에 인터페이스 역할을 담당하는 중앙 처리 장치 인터페이스(130)와, 압축된 데이터를 복원하는 디코더(110)와, 압축된 데이터와 복원된 데이터를 받아 외부 메모리에 저장하고, 저장된 데이터를 외부 메모리로부터 읽어 디코더(110)에 전달하는 로컬 메모리 제어기(120)와, 로컬 메모리 제어기(120)와 외부 메모리 사이에서 인터페이스 역할을 하는 로컬 메모리 인터페이스(140), 및 디코더(110)와 표시 장치 사이에서 인터페이스 역할을 담당하는 표시 장치 인터페이스(150)를 구비하고 있다.
종래의 일반적인 메모리 제어기를 가지는 엠펙 복원 장치의 동작을 상세히 살펴보면 다음과 같다.
중앙 처리 장치의 제어 신호에 따라, 중앙 처리 장치 인터페이스(130)를 통해 중앙 처리 장치(CPU)로부터 압축된 데이터를 입력받은 디코더(110)는, 로컬 메모리 제어기(120)에 압축된 데이터 쓰기 요구 신호와 압축된 데이터를 출력한다. 한편, 로컬 메모리 제어기(120)는 디코더(110)로부터 압축된 데이터 쓰기 요구 신호가 입력되면, 로컬 메모리 인터페이스(140)에 메모리 제어 신호와, 메모리 주소, 및 메모리 데이터를 출력하여 압축된 데이터를 외부 메모리에 저장한다.
중앙 처리 장치로부터 복원 제어 신호를 입력받은 디코더(110)는, 로컬 메모리 제어기(120)에 압축된 데이터 읽기 요구 신호를 전송하여 외부 메모리에 저장된 압축된 데이터를 읽어낸다. 한편, 로컬 메모리 제어기(120)는 디코더(110)로부터 압축된 데이터 읽기 요구 신호가 입력되면, 로컬 메모리 인터페이스(140)에 메모리 제어 신호와, 메모리 주소, 및 메모리 데이터를 전송하여 압축된 데이터를 외부 메모리에서 읽어내어 디코더(110)에 전달한다.
중앙처리장치 인터페이스(130)로부터 압축된 데이터를 수신한 디코더(110)는, 로컬 메모리 제어기(120)에 복원된 데이터 읽기 요구 신호를 출력하여 외부 메모리로부터 복원된 데이터를 읽어낸다. 한편, 로컬 메모리 제어기(120)는 디코더(110)로부터 복원된 데이터 읽기 요구 신호가 입력되면 로컬 메모리 인터페이스(140)에 메모리 제어 신호와, 메모리 주소, 및 메모리 데이터를 전송하여 복원된 데이터를 외부 메모리에서 읽어 디코더(110)에 전달한다.
또한, 로컬 메모리 제어기(120)로부터 복원된 데이터를 수신한 디코더(110)는, 복원동작을 수행하여 압축된 데이터를 복원한 후에 복원된 데이터 쓰기 요구신호와 복원된 데이터를 로컬 메모리 제어기(120)에 전달하여 외부 메모리에 저장한다. 한편, 로컬 메모리 제어기(120)는 디코더(110)로부터 복원된 데이터 쓰기 요구 신호가 입력되면 로컬 메모리 인터페이스(140)에 메모리 제어 신호와, 메모리 주소, 및 메모리 데이터를 전송하여 복원된 데이터를 외부 메모리에 저장한다.
중앙 처리 장치로부터 제어 신호를 수신한 디코더(110)는, 로컬 메모리 제어기(120)에 표시 데이터 읽기 요구 신호를 입력하여 복원된 데이터를 외부 메모리로부터 읽어 표시 장치 인터페이스(150)를 통해 표시 장치에 전달하여 외부에 표시한다. 한편, 로컬 메모리 제어기(120)는 디코더(110)로부터 표시 데이터 읽기 요구 신호가 입력되면 로컬 메모리 인터페이스(140)에 메모리 제어 신호와, 메모리 주소, 및 메모리 데이터를 전송하여 복원된 데이터를 외부 메모리에서 읽어 디코더(110)에 전달한다.
이때, 외부 메모리가 디램(DRAM : Dynamic RAM)으로 구현될 경우, 디코더(110)에는 리프레쉬(refresh) 기능이 필요하며, 디코더(110)는 일정한 경우에 리프레쉬 요구 신호를 로컬 메모리 제어기(120)에 발생하여 외부 메모리에 리프레쉬 동작이 수행되도록 한다.
상기와 같은 기능들은 특정한 우선 순위를 가지고 있어 외부 메모리를 순위에 따라 사용해 가면서 수행하게 된다.
도 2 는 도 1 의 장치를 이용한 엠펙 복원 방법의 흐름도이다.
도면에 도시된 바와 같이, 메모리 제어기를 가지는 엠펙 복원 장치를 이용한 엠펙 복원 방법은, 먼저 대기 상태(201)에서 외부로부터 신호가 입력되면, 리셋 신호가 입력되는지를 판단한다(202).
상기 판단 결과, 리셋 신호가 입력되었으면 대기 상태(201)로 복귀하고, 리셋 신호가 입력되지 않았으면 리프레쉬 동작이 필요한지를 판단하여(203), 판단 결과, 리프레쉬 동작이 필요하면 외부 메모리 리프레쉬 동작을 수행한 후에(204) 대기 상태(201)로 복귀하고, 리프레쉬 동작이 필요하지 않으면 프레임 읽기가 필요한지를 판단한다(205).
그 결과, 프레임 읽기가 필요하면 표시 데이터 읽기 동작을 수행한 후에(206) 대기 상태(201)로 복귀하고, 프레임 읽기가 필요하지 않으면 압축된 데이터 쓰기가 필요한지를 판단한다(207). 압축된 데이터 쓰기가 필요하면 압축된 데이터 쓰기 동작을 수행한 후에(208) 대기 상태(201)로 복귀하고, 압축된 데이터 쓰기가 필요하지 않으면 압축된 데이터 읽기가 필요한지를 판단한다(209).
계속하여, 압축된 데이터 읽기가 필요하면 압축된 데이터 읽기 동작을 수행한 후에(210) 대기 상태(201)로 복귀하고, 압축된 데이터 읽기가 필요하지 않으면 복원된 데이터 읽기가 필요한지를 판단한다(211). 복원된 데이터 읽기가 필요하면 복원된 데이터 읽기 동작을 수행한 후에(212) 대기 상태(201)로 복귀하고, 복원된 데이터 읽기가 필요하지 않으면 복원된 데이터 쓰기 동작이 요구되는지를 판단한다(213).
한편, 복원된 데이터 쓰기가 필요하면 복원된 데이터 쓰기 동작을 수행한 후에(214) 대기 상태(201)로 복귀하고, 복원된 데이터 쓰기가 필요하지 않으면 대기 상태(201)로 복귀한다.
상기와 같이 특정 우선순위를 가지고 로컬 메모리를 번갈아 사용하는 종래의 HDTV나 화상에 많은 화소가 필요한 응용 분야에서는 외부 메모리의 사용 요구가 급격히 많아지므로 메모리 제어기의 구현이 복잡하고, 외부 메모리 엑세스(local-memory access) 동작 수행이 시스템의 병목 현상을 일으키는 문제점이 있었다.
따라서, 본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 안출된 것으로서, 압축 데이터와 복원 데이터를 저장하는 외부 메모리를 압축 데이터용 메모리와 복원 데이터용 메모리로 분리함으로 엠펙 복원 장치의 메모리 전송능력을 증가시키고, 메모리 제어기의 구현을 쉽게 하는 두 개의 메모리 제어기를 가지는 엠펙(MPEG) 복원 장치 및 복원 방법을 제공하는데 그 목적이 있다.
도 1 은 종래의 메모리 제어기를 가지는 엠펙 복원 장치의 구성을 나타낸 구성도.
도 2 는 상기 도 1 의 장치를 이용한 엠펙 복원 방법의 흐름도.
도 3 은 본 발명의 일실시예에 따른 두 개의 메모리 제어기를 가지는 엠펙 복원 장치의 구성을 나타낸 구성도.
도 4 은 상기 도 3 의 압축 데이터 메모리 제어 과정의 흐름도.
도 5 는 상기 도 3 의 복원 데이터 메모리 제어 과정의 흐름도.
도 6 은 본 발명의 다른 실시예에 따른 두 개의 메모리 제어기를 가지는 엠펙 복원 장치의 구성을 나타낸 구성도.
* 도면의 주요 부분에 대한 부호의 설명
210 : 디코더 220 : 압축된 데이터 메모리 제어기
230 : 복원된 데이터 메모리 제어기 240 : 압축된 데이터 메모리 인터페이스
250 : 복원된 데이터 메모리 인터페이스
260 : 중앙 처리 장치 인터페이스 270 : 표시 장치 인터페이스
600 : 압축된 데이터 메모리
상기 목적을 달성하기 위한 본 발명은, 엠펙(MPEG) 포맷으로 압축된 입력 데이터를 복원하는 복원 장치에 있어서, 중앙 처리 장치로부터 제어 신호에 응답하여 상기 압축된 입력 데이터를 복원하는 디코딩 수단; 상기 디코딩 수단으로부터 압축된 데이터 읽기, 쓰기 요구 신호를 입력받아 제1 데이터 메모리에 압축된 데이터를 쓰고, 상기 제1 데이터 메모리로부터 압축된 데이터를 읽는 제1 데이터 메모리 제어기; 및 상기 디코딩 수단으로부터 복원된 데이터 읽기, 쓰기 요구 신호를 입력받아 제2 데이터 메모리에 복원된 데이터를 쓰고, 상기 제2 데이터 메모리로부터 복원된 데이터를 읽는 제2 데이터 메모리 제어기를 포함하여 이루어진다.
또한, 본 발명은 엠펙(MPEG) 포맷으로 압축된 입력 데이터를 복원하기 위한 복원 방법에 있어서, 대기 상태에서 외부로부터 신호가 입력되면 리셋 신호가 입력되는지를 판단하여, 리셋 신호가 입력되었으면 대기 상태로 복귀하고, 리셋 신호가 입력되지 않았으면 리프레쉬가 필요한가를 판단하는 제 1 단계; 상기 제 1 단계의 판단결과, 리프레쉬가 필요하면 압축된 데이터 메모리의 리프레쉬 동작을 수행한 후에 상기 대기 상태로 복귀하고, 리프레쉬가 필요하지 않으면 프레임 읽기가 요구되는가를 판단하는 제 2 단계; 상기 제 2 단계의 판단결과, 프레임 읽기가 요구되면 표시 데이터 읽기를 수행한 후에 상기 대기 상태로 복귀하고, 프레임 읽기가 요구되지 않으면 복원된 데이터 읽기가 필요한지를 판단하는 제 3 단계; 상기 제 3 단계의 판단결과, 복원된 데이터 읽기 동작이 필요하면 복원된 데이터 읽기 동작을 수행한 후에 상기 대기 상태로 복귀하고, 복원된 데이터 읽기 동작이 필요하지 않으면 복원된 데이터 쓰기 동작이 필요한지를 판단하는 제 4 단계; 및 상기 제 4 단계의 판단결과, 복원된 데이터 쓰기 동작이 요구되면 복원된 데이터 쓰기를 수행한 후에 상기 대기 상태로 복귀하고, 복원된 데이터 쓰기 동작이 요구되지 않으면 대기 상태로 복귀하는 제 5 단계를 포함하여 이루어진다.
이하, 첨부된 도 3 내지 도 6 을 참조하여 본 발명에 따른 일실시예를 상세히 설명한다.
도 3 은 본 발명의 일실시예에 따른 두 개의 메모리 제어기를 가지는 엠펙 복원 장치의 구성을 나타낸 구성도이다.
도면에 도시된 바와 같이, 두 개의 메모리 제어기를 가지는 엠펙 복원 장치는, 중앙 처리 장치로부터 제어 신호와 압축된 데이터를 입력받아 전달하는 중앙 처리 장치 인터페이스(260)와, 중앙 처리 장치로부터 전달되는 제어 신호에 따라 엠펙 복원 기능을 수행하는 디코더(210)와, 디코더로부터 압축된 데이터 읽기, 쓰기 요구 신호를 입력받아 외부 메모리에 압축된 데이터를 쓰고, 외부 메모리로부터 압축된 데이터를 읽는 압축된 데이터 메모리 제어기(220)와, 압축된 메모리 제어기(220)와 압축된 데이터 메모리 사이에서 인터페이스 역할을 담당하는 압축된 데이터 메모리 인터페이스(240)와, 디코더(210)로부터 복원된 데이터 읽기, 쓰기 요구 신호를 입력받아 복원된 데이터 메모리에 복원된 데이터를 쓰고, 복원된 데이터 메모리로부터 복원된 데이터를 읽는 복원된 데이터 메모리 제어기(230)와, 복원된 데이터 메모리 제어기(230)와 복원된 데이터 메모리 사이에 인터페이스 역할을 담당하는 복원된 데이터 메모리 인터페이스(250), 및 표시 장치와 디코더(210) 사이에 인터페이스 역할을 담당하는 표시 장치 인터페이스(270)를 구비하고 있다.
이제, 본 발명의 일실시예에 따른 두 개의 메모리 제어기를 가지는 엠펙 복원 장치의 동작을 상세히 살펴보면, 다음과 같다.
디코더(210)는 종래와 같이 중앙 처리 장치 인터페이스(CPU-Interface) 기능, 압축 데이터 복원 기능, 표시 장치 인터페이스(Display Interface) 기능을 수행하는데, 중앙 처리 장치 인터페이스 기능과 표시 장치 인터페이스 기능은 기존의 방식과 동일하게 구현되고, 압축 데이터 복원 기능 구현에 있어 외부 메모리는 압축된 데이터 메모리(Compressed Data Memory)와 복원된 데이터 메모리(DecodedData Memory)로 분리되어 지원하는 구조를 가진다.
디코더(210)는 중앙 처리 장치 인터페이스(260)로부터 제어 신호와 데이터 복원에 필요한 정보를 받아들여 저장한다.
중앙 처리 장치 인터페이스(260)로부터 압축된 데이터(Compressed data)를 수신한 디코더(210)는, 압축된 데이터 메모리 제어기(220)에 압축된 데이터와 압축된 데이터 쓰기 요구(Compressed data write Request) 신호를 출력한다. 한편, 압축된 메모리 제어기(220)는, 디코더(210)로부터 압축된 데이터 쓰기 요구 신호가 입력되면 압축된 데이터 메모리 인터페이스(240)에 메모리 제어 신호와, 메모리 주소, 및 메모리 데이터를 전송하여 압축된 데이터를 압축된 데이터 메모리에 저장한다.
압축된 데이터 메모리(Compressed data memory)로부터 압축된 데이터를 읽어내기 위해, 상기 디코더(210)는 압축된 데이터 읽기 요구(Compressed data Read Request) 신호를 압축된 데이터 메모리 제어기(Compressed Data Memory Control)(220)에 출력한다. 한편, 디코더(210)로부터 압축된 데이터 읽기요구 신호를 수신한 압축된 메모리 제어기(220)는, 압축된 데이터 메모리 인터페이스(240)에 메모리 제어 신호와, 메모리 주소, 및 메모리 데이터를 전송하여 압축된 데이터를 압축된 데이터 메모리에서 읽어 디코더(210)에 제공한다.
더욱이, 상기 디코더(210)는 압축 데이터 메모리로부터 읽은 압축 데이터를 분석하여 영상 층(Picture-layer) 이상의 헤더(header)는 중앙 처리 장치로 전달하는 한편, 중앙 처리 장치는 디코더(210)로부터 전달받은 정보를 기초로복원(Decoding)에 필요한 제어 신호를 생성하여 디코더(210)로 출력한다. 상기 디코더(210)는 중앙 처리 장치로 보내고 남은 압축 데이터를 복원하는데, 이 복원 과정에서 움직임 보상 등에 필요한 이미 복원된 데이터가 필요하다. 따라서, 디코더(210)는 복원된 데이터 메모리 제어기(230)에 복원된 데이터 읽기 요구(Decoded data read Request) 신호를 출력한다.
복원된 데이터 메모리 제어기(230)는 디코더(210)로부터 복원된 데이터 읽기요구 신호를 수신하여, 복원된 데이터 메모리 인터페이스(250)에 메모리 제어 신호와, 메모리 주소, 및 메모리 데이터를 전송하고 복원된 데이터를 복원된 데이터 메모리에서 읽어 디코더(210)에 제공한다.
디코더(210)는 압축된 데이터와 복원된 데이터를 이용하여 엠펙 신호를 복원한 후에, 복원된 데이터와 복원 데이터 쓰기 요구 신호를 복원된 데이터 메모리 제어기(230)에 출력한다. 한편, 복원된 메모리 제어기(230)는, 디코더(210)로부터 복원된 데이터 쓰기요구 신호가 입력되면 복원된 데이터 메모리 인터페이스(250)에 메모리 제어 신호와, 메모리 주소, 및 메모리 데이터를 전송하여 복원된 데이터를 복원된 데이터 메모리에 저장한다.
복원된 데이터는 다음 화면의 보상 화면으로 사용되고, 이후 표시 시간(display time)이 되어 표시 장치 인터페이스(Display interface)(270)에 읽혀져 표시(display)되기 전까지 복원된 데이터 메모리(Decoded Data Memory)에 저장된다.
디코더(210)는 복원된 데이터 메모리 제어기(230)에 표시 데이터 읽기요구(Display data Read Request) 신호를 출력하여 표시 데이터(Display data)를 전달 받아서 중앙 처리 장치로부터 전달받은 영상기기의 데이터 형식과 표시 타이밍(Display timing)에 동기하여 데이터를 변환함으로써, 표시 장치 인터페이스(270)에 전달한다.
표시 장치 인터페이스(270)는 표시 장치로 출력하여 외부에 표시한다.
한편, 압축된 데이터 메모리가 디램(DRAM)으로 구현되었을 경우, 시스템 셋업(System Set-up) 과정에서 중앙 처리 장치는 리프레쉬(Refresh) 주기를 알려 주게 되며, 압축된 데이터 메모리 리프레쉬(Compressed Data Memory Refresh) 기능은 디램 리프레쉬 사이클(DRAM Refresh cycle)을 수행하며, 에스램(SRAM : static RAM)인 경우 이 기능은 수행되지 않을 것이다.
압축된 데이터 메모리 제어기(220)는 리프레쉬 요구(Refresh Request) 가 있는 경우, 이들의 우선 순위는 리프레쉬 요구(Refresh Request), 압축된 데이터 쓰기 요구(Compressed data Write Request), 압축된 데이터 읽기 요구(Compressed data Read Request) 순으로 수행된다.
마찬가지로, 복원된 데이터 메모리가 디렘(DRAM)으로 구현되었을 경우에도, 시스템 셋업(System Set-up) 과정에서 중앙 처리 장치는 리프레쉬(Refresh) 주기를 알려 주게 되며, 복원된 데이터 메모리 리프레쉬(Compressed Data Memory Refresh) 기능은 디렘 리프레쉬 사이클(DRAM Refresh cycle)을 수행하며, 에스램(SRAM)인 경우 이 기능은 수행되지 않을 것이다. 또한, 압축된 데이터 메모리 제어기(230)에서 리프레쉬 요구(Refresh Request)가 있는 경우, 리프레쉬 요구(RefreshRequest), 압축된 데이터 쓰기 요구(Compressed data Write Request), 압축된 데이터 읽기 요구(Compressed data Read Request)가 차례로 수행된다.
압축된 데이터 메모리 제어기(220)와 압축된 데이터 메모리를 엠펙 복원 장치의 초대 규모 집적 회로에 단일 칩 메모리(one-chip Memory)로 구현 가능하며, 복원된 데이터 메모리 제어기(230)와 복원된 데이터 메모리도 엠펙 복원 장치의 초대 규모 집접 회로에 단일 칩 메모리(one-chip Memory)로 구현 가능하다.
도 4 은 도 3 의 압축 데이터 메모리 제어 방법의 흐름도이다.
도면에 도시된 바와 같이 압축 데이터 메모리 제어 방법은, 먼저 대기 상태(401)에서 외부로부터 신호가 입력되면 리셋 신호가 입력되는지를 판단하여(402), 리셋 신호가 입력되었으면 대기 상태(401)로 복귀하고, 리셋 신호가 입력되지 않았으면 리프레쉬가 필요한가를 판단한다(403).
상기 판단 결과, 리프레쉬가 필요하면 압축된 데이터 메모리의 리프레쉬 동작을 수행한 후에(404) 대기 상태(401)로 복귀하고, 리프레쉬가 필요하지 않으면 압축된 데이터 쓰기가 필요한지를 판단하며(405), 압축된 데이터 쓰기 동작이 필요하면 압축된 데이터 쓰기 동작을 수행한 후에(406) 대기 상태(401)로 복귀하고, 압축된 데이터 쓰기 동작이 필요하지 않으면 압축된 데이터 읽기 동작이 필요한지를 판단한다(407).
또한, 압축된 데이터 읽기 동작이 요구되면 압축된 데이터 읽기를 수행한 후에(408) 대기 상태(401)로 복귀하고, 압축된 데이터 읽기 동작이 요구되지 않으면 대기 상태(401)로 복귀한다.
도 5 는 도 3 의 복원 데이터 메모리 제어 방법의 흐름도이다.
도면에 도시된 바와 같이, 복원 데이터 메모리 제어 방법은, 먼저 대기 상태(501)에서 외부로부터 신호가 입력되면 리셋 신호가 입력되는지를 판단하여(502), 리셋 신호가 입력되었으면 대기 상태(501)로 복귀하고, 리셋 신호가 입력되지 않았으면 리프레쉬가 필요한가를 판단한다(503).
상기 판단 결과, 리프레쉬가 필요하면 압축된 데이터 메모리의 리프레쉬 동작을 수행한 후에(504) 대기 상태(501)로 복귀하고, 리프레쉬가 필요하지 않으면 프레임 읽기가 요구되는가를 판단하고(505), 프레임 읽기가 요구되면 표시 데이터 읽기를 수행한 후에(506) 대기 상태(501)로 복귀하고, 프레임 읽기가 요구되지 않으면 복원된 데이터 읽기가 필요한지를 판단한다(507).
그리고, 복원된 데이터 읽기 동작이 필요하면 복원된 데이터 읽기 동작을 수행한 후에(508) 대기 상태(501)로 복귀하고, 복원된 데이터 읽기 동작이 필요하지 않으면 복원된 데이터 쓰기 동작이 필요한지를 판단하고(509), 복원된 데이터 쓰기 동작이 요구되면 복원된 데이터 쓰기를 수행한 후에(510) 대기 상태(501)로 복귀하고, 복원된 데이터 쓰기 동작이 요구되지 않으면 대기 상태(501)로 복귀한다.
도 6 은 본 발명의 다른 실시예에 따른 두 개의 메모리 제어기를 가지는 엠펙 복원 장치의 구성을 나타낸 구성도이다.
엠펙 응용 시스템에서 압축 데이터는, 복원 데이터 크기 보다 적다. 따라서 압축 데이터와 복원 데이터의 흐름을 분리하고 압축 데이터 저장 장소를 엠펙 복원 장치 칩(MPEG-Decoder Chip)내에 둘 수 있다. 이는 기존의 엠펙 복원 장치칩(MPEG-Decoder Chip)과 핀(pin)수를 같게 하여 호환성을 갖게 하며, 압축 데이터의 입출력을 빠르게 하여 엠펙 복원 시스템에게 좋은 성능을 갖게 한다.
도면에 도시된 바와 같이, 두 개의 메모리 제어기를 가지는 엠펙 복원 장치의 다른 실시예는 도 3 의 장치의 칩내에 압축된 데이터 메모리(600)를 구비한다.
압축된 데이터 메모리(600)는 압축된 데이터 메모리 제어기(220)로부터 압축된 데이터와, 압축된 데이터 쓰기 제어 신호, 및 메모리 주소를 입력받아 압축된 데이터를 저장하고, 압축된 데이터 메모리 제어기(220)로부터 압축된 데이터 읽기 제어 신호와 메모리 주소를 입력받아 저장하고 있는 압축된 데이터를 압축된 데이터 메모리 제어기(220)로 출력한다.
본 발명에서 구현되는 엠펙 복원 과정은 다음과 같다.
A. 중앙 처리 장치로부터 압축 데이터를 받아서 압축된 데이터 메모리에 순차적으로 저장한다.
B. 압축된 데이터 메모리에서 순차적으로 압축 데이터를 읽어낸다.
C. 읽어낸 압축 데이터를 복원하기 위해 복원된 데이터 메모리에서 이미 복원된 데이터를 읽어 내고 이를 이용하여 압축 데이터를 복원한다.
D. 복원된 데이터를 다음 화면 움직임 보상 및 표시 데이터(Display Data)로 사용하기 위해 복원된 데이터 메모리에 저장한다.
E. 영상기기의 디스플레이 시간(time)에 의해 복원된 데이터를 복원된 데이터 메모리로부터 읽어 낸다.
F. 리프레쉬(Refresh) 기능 : 압축된 데이터 메모리(Compressed DataMemory), 복원된 데이터 메모리(Decoded Data Memory)가 디렘(DRAM)으로 구현될 경우 디렘 리프레쉬 사이클(DRAM Refresh cycle)을 수행한다.
이와 같은 동작들의 A 와 B는 압축된 데이터 메모리 제어기를 이용하여 수행하고, C와, D, 및 E는 복원된 데이터 메모리 제어기를 이용하여 수행한다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니다.
상기와 같은 본 발명은, 압축 데이터의 흐름과 복원된 데이터의 흐름을 분리하여 메모리의 전송능력(Memory Transfer Rate)을 증가시키고, 압축 데이터의 흐름과 복원된 데이터의 흐름을 분리하여 메모리의 제어(Memory Control)를 쉽게 하며, 압축 데이터의 저장을 엠펙 복원 장치(MPEG-Decoder) 내부에 구현 가능하게 하고, 압축 데이터의 입출력과 데이터 복원 과정을 병행하게 하여 데이터 복원을 쉽게 하므로 고 성능(high-performance) 혹은 고 화질(High Quality)의 화상 처리를 용이하게 하는 효과가 있다.

Claims (8)

  1. 엠펙(MPEG) 포맷으로 압축된 입력 데이터를 복원하는 복원 장치에 있어서,
    중앙 처리 장치로부터 제어 신호에 응답하여 상기 압축된 입력 데이터를 복원하는 디코딩 수단;
    상기 디코딩 수단으로부터 압축된 데이터 읽기, 쓰기 요구 신호를 입력받아 제1 데이터 메모리에 압축된 데이터를 쓰고, 상기 제1 데이터 메모리로부터 압축된 데이터를 읽는 제1 데이터 메모리 제어기; 및
    상기 디코딩 수단으로부터 복원된 데이터 읽기, 쓰기 요구 신호를 입력받아 제2 데이터 메모리에 복원된 데이터를 쓰고, 상기 제2 데이터 메모리로부터 복원된 데이터를 읽는 제2 데이터 메모리 제어기
    를 포함하여 이루어지는 복원 장치.
  2. 제 1 항에 있어서, 상기 제1 데이터 메모리 제어기는,
    상기 제1 데이터 메모리에 메모리 제어신호 및 메모리 주소를 제공하며, 복원된 데이터가 다음 화상의 보상과 영상 기기로 전달되도록 상기 디코딩 수단과 상기 제1 데이터 메모리의 버스로 연결되는 것을 특징으로 하는 복원 장치.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 디코딩 수단은,
    상기 중앙 처리 장치로부터 제어 신호와 압축된 데이터를 입력받는 중앙 처리 장치 인터페이스 기능부;
    상기 제1 데이터 메모리 제어기와 상기 제1 데이터 메모리 사이에서 인터페이스 역할을 담당하는 제1 데이터 메모리 인터페이스 기능부;
    상기 제2 데이터 메모리 제어기와 상기 제2 데이터 메모리 사이에서 인터페이스 역할을 담당하는 제2 데이터 메모리 인터페이스 기능부; 및
    표시 장치와의 인터페이스 역할을 담당하는 표시 장치 인터페이스 기능부
    를 포함하여 이루어지는 것을 특징으로 하는 복원 장치.
  4. 제 3 항에 있어서, 상기 중앙 처리 장치 인터페이스 기능부는,
    상기 중앙 처리 장치로부터 제어신호를 입력받아 데이터 복원에 필요한 정보를 받아들여 저장하고, 입력되는 압축 데이터가 있을 때 상기 제1 데이터 메모리 제어기가 압축 데이터를 저장하도록 상기 제1 데이터 메모리 제어기로 데이터 쓰기 요구를 액티브하여 출력하는 것을 특징으로 하는 복원 장치.
  5. 제 3 항에 있어서,
    상기 제1 데이터 메모리 인터페이스 기능부는,
    압축 데이터를 읽어내기 위해 상기 제1 데이터 메모리 제어기로 압축 데이터 읽기 요구신호를 액티브하여 출력하여 복원에 필요한 압축데이터를 얻도록 하고,
    상기 제2 데이터 메모리 인터페이스 기능부는,
    복원된 데이터를 저장하기 위해 상기 제2 데이터 메모리 제어기로 복원 데이터 읽기 요구신호, 및 복원 데이터 쓰기 요구신호를 액티브하여 출력하는 것을 특징으로 하는 복원 장치.
  6. 제 3 항에 있어서, 상기 표시 장치 인터페이스 기능부는,
    상기 제2 데이터 메모리 제어기로 엑티브된 표시 데이터 읽기 요구신호를 출력하여 표시 데이터를 얻고, 상기 중앙 처리 장치에서 전달된 영상기기 데이터 포맷으로 변환한 다음 상기 중앙처리장치에서 전달되는 시간에 동기하여 데이터를 내보내는 것을 특징으로 하는 복원 장치.
  7. 엠펙(MPEG) 포맷으로 압축된 입력 데이터를 복원하는 복원 장치의 압축 데이터 메모리 제어 방법에 있어서,
    대기 상태에서 외부로부터 신호가 입력되면 리셋 신호가 입력되는지를 판단하여, 리셋 신호가 입력되었으면 상기 대기 상태로 복귀하고, 리셋 신호가 입력되지 않았으면 리프레쉬가 필요한가를 판단하는 제 1 단계;
    상기 제 1 단계의 판단 결과, 리프레쉬가 필요하면 압축된 데이터 메모리의 리프레쉬 동작을 수행한 후에 상기 대기 상태로 복귀하고, 리프레쉬가 필요하지 않으면 압축된 데이터 쓰기가 필요한지를 판단하는 제 2 단계;
    상기 제 2 단계의 판단 결과, 압축된 데이터 쓰기 동작이 필요하면 압축된 데이터 쓰기 동작을 수행한 후에 상기 대기 상태로 복귀하고, 압축된 데이터 쓰기 동작이 필요하지 않으면 압축된 데이터 읽기 동작이 필요한지를 판단하는 제 3 단계; 및
    상기 제 3 단계의 판단 결과, 압축된 데이터 읽기 동작이 요구되면 압축된 데이터 읽기를 수행한 후에 상기 대기 상태로 복귀하고, 압축된 데이터 읽기 동작이 요구되지 않으면 대기 상태(401)로 복귀하는 제 4 단계
    를 포함하여 이루어지는 것을 특징으로 하는 압축 데이터 메모리 제어 방법.
  8. 엠펙(MPEG) 포맷으로 압축된 입력 데이터를 복원하는 복원 장치의 복원 방법에 있어서,
    대기 상태에서 외부로부터 신호가 입력되면 리셋 신호가 입력되는지를 판단하여, 리셋 신호가 입력되었으면 대기 상태로 복귀하고, 리셋 신호가 입력되지 않았으면 리프레쉬가 필요한가를 판단하는 제 1 단계;
    상기 제 1 단계의 판단결과, 리프레쉬가 필요하면 압축된 데이터 메모리의 리프레쉬 동작을 수행한 후에 상기 대기 상태로 복귀하고, 리프레쉬가 필요하지 않으면 프레임 읽기가 요구되는가를 판단하는 제 2 단계;
    상기 제 2 단계의 판단결과, 프레임 읽기가 요구되면 표시 데이터 읽기를 수행한 후에 상기 대기 상태로 복귀하고, 프레임 읽기가 요구되지 않으면 복원된 데이터 읽기가 필요한지를 판단하는 제 3 단계;
    상기 제 3 단계의 판단결과, 복원된 데이터 읽기 동작이 필요하면 복원된 데이터 읽기 동작을 수행한 후에 상기 대기 상태로 복귀하고, 복원된 데이터 읽기 동작이 필요하지 않으면 복원된 데이터 쓰기 동작이 필요한지를 판단하는 제 4 단계; 및
    상기 제 4 단계의 판단결과, 복원된 데이터 쓰기 동작이 요구되면 복원된 데이터 쓰기를 수행한 후에 상기 대기 상태로 복귀하고, 복원된 데이터 쓰기 동작이 요구되지 않으면 대기 상태로 복귀하는 제 5 단계
    를 포함하여 이루어지는 복원 방법.
KR1019970077861A 1997-12-30 1997-12-30 두개의메모리제어기를가지는엠펙(mpeg)복원장치및복원방법 KR100306371B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970077861A KR100306371B1 (ko) 1997-12-30 1997-12-30 두개의메모리제어기를가지는엠펙(mpeg)복원장치및복원방법
GB9828834A GB2333202B (en) 1997-12-30 1998-12-30 MPEG-decoder and MPEG decoding method with two memory controllers
US09/222,792 US6346947B1 (en) 1997-12-30 1998-12-30 MPEG-decoder and MPEG decoding method with two memory controllers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970077861A KR100306371B1 (ko) 1997-12-30 1997-12-30 두개의메모리제어기를가지는엠펙(mpeg)복원장치및복원방법

Publications (2)

Publication Number Publication Date
KR19990057782A KR19990057782A (ko) 1999-07-15
KR100306371B1 true KR100306371B1 (ko) 2001-10-19

Family

ID=19529678

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970077861A KR100306371B1 (ko) 1997-12-30 1997-12-30 두개의메모리제어기를가지는엠펙(mpeg)복원장치및복원방법

Country Status (3)

Country Link
US (1) US6346947B1 (ko)
KR (1) KR100306371B1 (ko)
GB (1) GB2333202B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1315372B1 (en) * 2000-08-25 2010-05-05 Panasonic Corporation Decoding device
US7074344B2 (en) * 2001-10-03 2006-07-11 Jsr Corporation Liquid crystal aligning agent and liquid crystal display element
KR100863038B1 (ko) * 2002-04-04 2008-10-13 엘지전자 주식회사 디지털 티브이의 데이터 전송 장치
US7262719B2 (en) * 2006-01-30 2007-08-28 International Business Machines Corporation Fast data stream decoding using apriori information

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950020055A (ko) * 1993-12-16 1995-07-24 배순훈 복호화기의 실시간 처리장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100363588B1 (ko) * 1993-03-25 2003-02-17 세이코 엡슨 가부시키가이샤 화상처리장치
JP2611637B2 (ja) * 1993-11-22 1997-05-21 日本電気株式会社 画像圧縮伸長装置
TW316302B (ko) 1995-05-02 1997-09-21 Nippon Steel Corp
KR100215824B1 (ko) 1996-04-09 1999-08-16 구자홍 엠펙 디코더의 프레임 메모리 및 영상 데이타 디코딩방법
US5903282A (en) * 1997-07-28 1999-05-11 Lsi Logic Corporation Video decoder dynamic memory allocation system and method with an efficient freeze mode
US6167475A (en) * 1998-07-06 2000-12-26 International Business Machines Corporation Data transfer method/engine for pipelining shared memory bus accesses

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950020055A (ko) * 1993-12-16 1995-07-24 배순훈 복호화기의 실시간 처리장치

Also Published As

Publication number Publication date
GB2333202A (en) 1999-07-14
KR19990057782A (ko) 1999-07-15
GB2333202B (en) 2002-09-11
GB9828834D0 (en) 1999-02-17
US6346947B1 (en) 2002-02-12

Similar Documents

Publication Publication Date Title
US20060212612A1 (en) I/O controller, signal processing system, and method of transferring data
CN114023270B (zh) 一种电子墨水屏驱动方法、装置、设备及存储介质
CN107249107B (zh) 视频控制器和图像处理方法及装置
JP2611637B2 (ja) 画像圧縮伸長装置
JP3020528B2 (ja) 画像処理装置
KR100941029B1 (ko) 그래픽 가속기 및 그래픽 가속 방법
KR100306371B1 (ko) 두개의메모리제어기를가지는엠펙(mpeg)복원장치및복원방법
US10349073B2 (en) Decoding device, image transmission system, and decoding method
US20060294324A1 (en) Modularly configurable memory system for LCD TV system
US20020154889A1 (en) Video pre-processing/post-processing method for processing video efficiently and pre-processing/post-processing apparatus using the same
US6205251B1 (en) Device and method for decompressing compressed video image
CN101166244B (zh) 屏幕显示装置及其显示方法
KR970004881A (ko) 동영상 압축 전송장치 및 그 방법과 압축 영상 복원장치 및 그 방법
US5774589A (en) Image processing system
US5805826A (en) Method for transmitting compressed video data and apparatus for performing the same
JPH08147251A (ja) 並列計算機
US20060274034A1 (en) Apparatus and method accommodating to operating system for processing screen data
JPH11103429A (ja) 画像データ復号化装置及びオン・スクリーン・ディスプレイ・データ更新方法
JPH09330194A (ja) 情報処理装置
KR20010011490A (ko) Ｍｐｅｇ복원 시스템
JPH06223170A (ja) 画像圧縮・伸長装置
JPH07141500A (ja) 画像処理装置
JP3142708B2 (ja) 画像表示装置
KR950004105B1 (ko) 멀티메디아 시스템의 화상압축 및 복원회로
KR100273330B1 (ko) 멀티메디아 시스템의 동화상 복원처리장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130730

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160718

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee