KR20010011490A - Ｍｐｅｇ복원 시스템 - Google Patents

Ｍｐｅｇ복원 시스템 Download PDF

Info

Publication number
KR20010011490A
KR20010011490A KR1019990030884A KR19990030884A KR20010011490A KR 20010011490 A KR20010011490 A KR 20010011490A KR 1019990030884 A KR1019990030884 A KR 1019990030884A KR 19990030884 A KR19990030884 A KR 19990030884A KR 20010011490 A KR20010011490 A KR 20010011490A
Authority
KR
South Korea
Prior art keywords
data
header
controller
isr
compressed data
Prior art date
Application number
KR1019990030884A
Other languages
English (en)
Inventor
강회식
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019990030884A priority Critical patent/KR20010011490A/ko
Publication of KR20010011490A publication Critical patent/KR20010011490A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/455—Demodulation-circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

본 발명에 따른 MPEG 복원 시스템은 헤더-제어 MPEG 디코더, CPU 블록 및 데이터 메모리를 포함한다. 헤더-제어 MPEG 디코더는 자체적인 헤더 제어 및 ISR의 실행에 따라 입력된 압축 데이터를 복원하여 출력시킨다. CPU 블록은 MPEG 규격에 의해 압축된 데이터를 입력받아 헤더-제어 MPEG 디코더에 전송한다. 데이터 메모리는 헤더-제어 MPEG 디코더에 의하여 복원된 압축 데이터를 일시 저장하기 위하여 마련된다.

Description

ＭＰＥＧ복원 시스템 {MPEG DECODER}
본 발명은 엠팩(Moving Picture Expert Group, 이하 MPEG라 부른다) 복원 시스템에 관한 것으로서, 보다 상세하게는 압축 데이터의 헤더 처리 과정이 개선된 MPEG 복원 시스템에 관한 것이다.
도 1은 종래의 MPEG 복원 시스템을 개략적으로 보여준다. 도 2는 도 1의 시스템의 MPEG-디코더의 내부 구성을 보여준다. 도 1 및 2를 참조하여 종래의 MPEG 복원 시스템의 동작 원리를 살펴 본다.
MPEG 압축 시스템에서 규정된 형식으로 압축된 압축 데이터는 CPU 블록(11)에 입력된다. CPU 블록(11) 내의 CPU(111)는 입력 압축 데이터를 MPEG 디코더(12)로 전송한다. 이에 따라, MPEG 디코더(12)는 입력된 압축 데이터를 데이터 메모리(13)에 저장한다. 또한, MPEG 디코더(12)는 저장되었던 압축 데이터를 판독하여 분석한다. 이와 같은 분석 과정에서, 압축 데이터의 구조(structure)에 해당되는 헤더(Header) 부분이 발견되면, MPEG 디코더(12)는 헤더의 종류와 상응하는 인터럽트 신호를 생성하여 CPU(111)에 전송한다. CPU(111)는 수신된 인터럽트 신호를 인식한 후, CPU(111)의 제어 시퀀스가 허락될 때 CPU 제어 ROM(Read Only Memory, 112)에 ISR(Interrupt Service Routine) 호출 신호를 입력시킨다. 이에 따라 CPU 제어 ROM(112)은 해당되는 ISR에 따른 ISR 제어 신호를 CPU(111)에 전송한다. CPU 제어 ROM(112)에 저장된 각각의 ISR은, 해당된 인터럽트의 제어 시퀀스를 포함하고 있다.
CPU(111)는 입력되는 ISR 제어 신호에 따라 MPEG 디코더(12)의 동작을 제어한다. 즉, MPEG 디코더(12)로부터 헤더를 판독하여 분석하고, 압축 데이터에 대한 정보를 얻으며, 관련된 압축 데이터를 분석하는데 필요한 기능들을 준비하게 한다. ISR에 의해서 헤더가 분석되어 압축 데이터 분석에 필요한 환경이 마련되면, MPEG 디코더(12)는 데이터 메모리(13)로부터 헤더 이후의 압축 데이터를 읽어서 분석한다. 이러한 분석 과정에 있어서, 움직임 보상 등에 필요한 정보를 복원된 화상 데이터에 의하여 얻는다. 이 복원된 화상 데이터가 저장되어 있는 데이터 메모리(13)는 복원 판독 데이터를 MPEG 디코더(12)에 전송한다. 압축 데이터의 복원이 끝나면, MPEG 디코더(12)는 복원된 데이터를 데이터 메모리(13)에 저장한다. 또한, 데이터 메모리(13)에 저장된 복원된 데이터는 MPEG 디코더(12)에 의하여 비디오-인터페이스로 출력된다.
CPU(111)는 CPU 블록(11) 내의 CPU 인터페이스를 통하여 MPEG 디코더(12) 내의 CPU 인터페이스(121)와 통신을 수행한다. 즉, CPU 블록(11) 내의 CPU 인터페이스로부터 압축 데이터 및 ISR 기록 제어 신호가 MPEG 디코더(12) 내의 CPU 인터페이스(121)로 전송된다. 또한, MPEG 디코더(12) 내의 CPU 인터페이스(121)로부터 인터럽트 및 헤더 데이터가 CPU 블록(11) 내의 CPU 인터페이스로 전송된다. MPEG 디코더(12) 내의 신호 흐름 관계는 다음과 같다.
인터럽터(122)는 인터럽트 신호를 CPU 인터페이스(121)로 전송한다. 이 인터럽트 신호는 헤더가 검출됨을 알리는 신호이다. CPU 인터페이스(121)는 CD-FIFO(Compressed Data First-In First-Out) 메모리(124)에 입력된 압축 데이터를 전송한다. 이에 따라 CD-FIFO 메모리(124)는 압축 기록 데이터를 메모리 제어기(128)로 전송한다. 한편, 메모리 제어기(128)로부터의 압축 판독 데이터는 헤더 처리기(125)로 입력된다. 헤더 처리기(125)는 입력된 압축 판독 데이터를 헤더 데이터와 압축 비디오 데이터로 분류한다. 헤더 데이터는 CPU 인터페이스(121)로 전송되고, 압축 비디오 데이터는 데이터 디코더(126)로 전송된다. CPU 인터페이스(121)로부터의 ISR 기록 제어 신호는 제어기(123) 및 데이터 디코더(126)로 전송된다. 데이터 디코더(126)는 ISR 기록 제어 신호 및 복원 판독 데이터에 따라 압축 비디오 데이터를 복원 기록 데이터로 변환시킨다. 이 복원 기록 데이터는 메모리 제어기(128) 및 메모리-인터페이스를 통하여 데이터 메모리(13)에 저장한다. 또한, 데이터 메모리(13)로부터의 표시 판독 데이터는 메모리-인터페이스 및 메모리 제어기(128)를 통하여 표시 제어기(127)에 입력된다. 표시 제어기(127)는 제어기(123)로부터의 제어 신호에 따라 표시 출력 데이터를 비디오-인터페이스로 전송한다.
상기와 같은 종래의 MPEG 복원 시스템에서는, 헤더 검출에 따른 ISR의 수행이 CPU 블록(11)에 의하여 제어되므로, 다음과 같은 문제점들을 가진다.
첫째, CPU(111)의 시스템 제어 기능이 복잡하며, 그 인터페이스가 복잡하다.
둘째, 압축 데이터의 흐름이 중복성을 가진다. 한 압축 데이터의 흐름을 예를 들어 설명한다. 먼저, MPEG 디코더(12)가 압축 데이터를 데이터 메모리(13)에 저장한다. 다음에 MPEG 디코더(12)가 압축 데이터를 판독한다. 여기서 헤더 부분은 CPU(111)로 전송되어 분석되고, 그 분석 정보는 MPEG 디코더(12)에 기록된다.
셋째, CPU(111)가 헤더 부분을 분석하는 데 소요되는 시간이 길어진다. 그 분석 과정을 살펴본다. MPEG 디코더(12)가 압축 데이터를 데이터 메모리(13)에 저장한 후, 복원 가능한 시점이 되면 데이터 메모리(13)에 저장된 압축 데이터를 다시 판독한다. 다음에 MPEG 디코더(12)가 CPU(111)에 인터럽트를 걸면, CPU(111)는 ISR을 수행하여 MPEG 디코더(12)로부터 헤더 데이터를 판독하고 분석한다.
넷째, CD-FIFO 메모리(124)가 필수적이다.
다섯째, MPEG 디코더(12)의 데이터 메모리(13) 제어 과정이 복잡하다. 즉, 압축 데이터의 기록, 판독, 복원 데이터의 기록, 판독 및 표시 데이터의 출력을 동시에 제어할 수 있어야 한다.
여섯째, 데이터 메모리(13)의 판독시 병목(Bottleneck) 현상이 초래될 수 있다. 이 현상을 방지하려면 데이터 메모리(13)의 주파수 대역폭(band width)이 커야 한다.
본 발명의 목적은 헤더 검출에 따른 ISR이 효율적으로 수행될 수 있는 MPEG 복원 시스템을 제공하는 데 있다.
도 1은 종래의 MPEG 복원 시스템의 개략적 블록도.
도 2는 도 1의 시스템의 MPEG-디코더의 내부 블록도.
도 3은 본 발명에 따른 MPEG 복원 시스템의 개략적 블록도.
도 4는 도 3의 시스템의 일 실시예에 따른 헤더-제어 MPEG-디코더의 내부 블록도.
도 5는 도 3의 데이터 메모리에 대한 제어 흐름도.
도 6은 도 3의 시스템의 또다른 실시예에 따른 헤더-제어 MPEG-디코더의 내부 블록도.
〈도면의 주요 부분에 대한 부호의 설명〉
31 : CPU 블록 311, 613 : CPU
32 : 헤더-제어 MPEG 디코더 33 : 데이터 메모리
321 : CPU 인터페이스 322 : 인터럽터
323 : 제어기 324 : 인터럽트 제어 ROM
325 : 압축 데이터 제어기 326 : 압축 데이터-버퍼
327 : 데이터 디코더 328 : 메모리 제어기
329 : 표시 제어기
상기 목적을 이루기 위한 본 발명의 MPEG 복원 시스템은 헤더-제어 MPEG 디코더, CPU 블록 및 데이터 메모리를 포함한다. 상기 헤더-제어 MPEG 디코더는, 자체적인 헤더 제어 및 ISR의 실행에 따라 입력된 압축 데이터를 복원하여 출력시킨다. 상기 CPU 블록은, MPEG 규격에 의해 압축된 데이터를 입력받아 상기 헤더-제어 MPEG 디코더에 전송한다. 상기 데이터 메모리는 상기 헤더-제어 MPEG 디코더에 의하여 복원된 압축 데이터를 일시 저장하기 위하여 마련된다.
이하 본 발명에 따른 바람직한 실시예를 상세히 설명한다.
도 3은 본 발명에 따른 MPEG 복원 시스템을 개략적으로 보여준다. 도 4는 도 3의 시스템의 일 실시예에 따른 헤더-제어 MPEG-디코더의 내부 구성을 보여 준다. 도 3 및 4를 참조하여, 본 실시예의 MPEG 복원 시스템이 설명된다.
헤더-제어 MPEG 디코더(32) 내의 CPU 인터페이스(321)는, CPU 블록(31) 내의 CPU(311)로부터 압축 데이터를 전달받아서, 내부 버스를 통해 압축 데이터 제어기(325)로 전송한다. 또한, 인터럽터(322)로부터의 버퍼-풀 신호를 CPU 블록(31)에 전송한다. CPU 블록(31) 내의 CPU(311)는, 입력된 버퍼-풀 신호가 활성(active) 상태이면 압축 데이터의 전송을 중단하고, 그렇지 않으면 압축 데이터의 전송을 계속 진행한다.
헤더-제어 MPEG 디코더(32) 내의 압축 데이터 제어기(325)는, 입력된 압축 데이터 스트림의 분석, 헤더 데이터의 저장, 인터럽트 신청, 압축 데이터-버퍼(326)의 제어, 헤더 데이터의 전송 등의 기능을 한다. 압축 데이터 제어기(325)는, 입력된 압축 데이터 스트림을 분석할 때, 헤더의 존재 유무를 확인하고, 헤더가 검출되면 그 헤더의 길이를 판단한다. 여기서, 분석된 압축 데이터 스트림은 압축 데이터-버퍼(326)에 저장된다. 검출된 헤더 데이터가 압축 데이터-버퍼(326)에 저장되면, 저장된 헤더의 종류에 해당하는 인터럽트 신청 신호를 인터럽터(322)로 전송한다. 또한, 압축 데이터-버퍼(326)의 저장 여유가 없을 경우, 버퍼-풀 인터럽트 신청 신호를 인터럽터(322)로 전송한다. 한편, 제어기(323)가 ISR을 수행하는 동안, 제어기(323)로부터의 제어 신호에 따라, 압축 데이터-버퍼(326)에 저장된 압축 데이터를 순서대로 판독하여 내부 버스로 전송한다.
헤더-제어 MPEG 디코더(32) 내의 인터럽터(322)는, 인터럽트 신청 신호의 인식, ISR 시작 어드레스의 생성 등의 기능들을 수행한다. 인터럽터(322)는, 압축 데이터 제어기(325)로부터의 인터럽트 신청 신호를 인식하여, 버퍼-풀 신호 또는 ISR 호출 신호를 발생시킨다. 버퍼-풀 신호는 CPU 인터페이스(321)를 통하여 CPU 블록(31)으로 전송된다. 또한, ISR 호출 신호는 ISR 시작 어드레스와 함께 인터럽트 제어 ROM(324)에 전송된다.
헤더-제어 MPEG 디코더(32) 내의 인터럽트 제어 ROM(324)은, ISR 저장 및 시퀀스 유지 기능을 가진다. ISR 시퀀스 유지 기능에 있어서, 인터럽터(322)로부터의 인터럽트-인에이블 신호가 활성 상태인 동안, ISR 시퀀스 필드를 분석하여 판독될 워드(word)의 어드레스를 생성한다.
헤더-제어 MPEG 디코더(32) 내의 압축 데이터-버퍼(326)는, 압축 데이터의 기록 및 판독 등의 기능을 가진다.
헤더-제어 MPEG 디코더(32) 내의 데이터 디코더(327)는, 압축 데이터-버퍼(326)에 저장된 압축 데이터를 판독하여 복원시킨다. 여기서, VLCD(Variable Length Code Decoder), IQ(Inverse Quantizer) 등의 알고리듬이 적용된다.
헤더-제어 MPEG 디코더(32) 내의 표시 제어기(329)는, 표시 데이터 판독의 신청, 표시 데이터 형식의 변환, 표시 시간의 제어 등의 기능들을 가진다. 표시 데이터 판독의 신청 기능에 있어서, 다음에 디스플레이될 데이터의 어드레스를 유지하고, 메모리 제어기(328)에 디스플레이 데이터를 신청한다. 표시 데이터 형식의 변환 기능에 있어서, 제어기(323)로부터의 표시 제어 신호에 따라, 입력된 표시 판독 데이터의 형식을 변환시켜서 출력한다. 표시 시간의 제어 기능에 있어서, 제어기(323)는 표시 시간 정보에 따라 표시 데이터의 출력 시간을 제어한다.
헤더-제어 MPEG 디코더(32) 내의 메모리 제어기(328)는 리프레시(Refresh), 복원 데이터의 판독, 복원 데이터의 기록, 및 표시 데이터의 판독 등의 기능을 수행한다. 리프레시의 기능은, 데이터 메모리(33)가 DRAM(Dynamic Random Access Memory)으로 되어 있는 경우에 해당된다. 이러한 경우, 시스템 셋업 과정에서 제어기(323)가 리프레시 주기를 알려주게 된다. 복원 데이터를 판독하는 경우, 데이터 메모리(33)에 저장된 복원 데이터를 판독하여 데이터 디코더(327)로 전송한다. 여기서 판독 어드레스는, 데이터 디코더(327)의 움직임 보상에 필요한 화상의 특정 위치를 지정하게 된다. 복원 데이터를 기록하는 경우, 데이터 디코더(327)로부터의 복원 데이터를 데이터 메모리(33)에 저장한다. 여기서 기록 어드레스는, 표시되어 사용되지 않을 영역에 대하여 순차적으로 할당된다. 표시 데이터의 판독 기능에 있어서, 표시 제어기(329)로부터의 제어 신호에 따라 데이터 메모리(33)에 저장된 복원 데이터를 판독하여 표시 제어기(329)로 전송한다. 여기서 판독 어드레스는, 표시 화면을 지정하는 메모리 영역상에서 순차적으로 할당된다.
헤더-제어 MPEG 디코더(32) 내의 제어기(323)는 데이터 디코더(327)의 제어, ISR의 분석 및 헤더의 분석 등의 기능을 수행한다. ISR의 분석에 있어서, 인터럽터(322)로부터 전달되는 인터럽트-인에이블 신호가 활성화되면, 인터럽트 제어 ROM(324)에서 전달되는 ISR 워드(word)를 분석하여, 이에 따른 동작을 수행한다. 이 기능에는, 압축 데이터 제어기(325)를 통하여 압축 데이터-버퍼(326)에 저장된 헤더 데이터를 읽어오는 기능도 포함한다. 헤더의 분석 기능에 있어서, 분석된 ISR의 정보에 따라 헤더가 분석된다.
상기 각 부의 기능들에 따른 신호 처리 흐름을 정리하면 다음과 같다.
MPEG 압축 시스템에서 규정된 형식으로 압축된 압축 데이터는 CPU 블록(31)에 입력된다. CPU 블록(31) 내의 CPU(311)는 입력 압축 데이터를 헤더-제어 MPEG 디코더(32)로 전송한다. 헤더-제어 MPEG 디코더(32)에 입력된 압축 데이터는, CPU 인터페이스(321)를 통하여 압축 데이터 제어기(325)로 전송된다. 압축 데이터 제어기(325)는, 입력된 압축 데이터를 압축 데이터-버퍼(326)에 저장하고 분석한다. 따라서, 압축 데이터 제어기(325)는 압축 기록 데이터 및 버퍼 제어 신호를 압축 데이터-버퍼(326)에 입력시킨다. 압축 데이터 제어기(325)는 입력된 압축 데이터 중에서 헤더가 검출되면, 그 헤더의 종류를 구분한 후, 이에 따른 인터럽트 신청 신호를 인터럽터(322)로 전송한다.
인터럽터(322)는, 압축 데이터 제어기(325)로부터의 인터럽트 신청 신호에 해당되는 ISR 호출 신호를 인터럽트 제어 ROM(324)에 전송한다. 이와 동시에, 인터럽터(322)는, 인터럽트-인에이블(Interrupt-Enable) 신호를 인터럽트 제어 ROM(324) 및 제어기(323)로 전송한다. 인터럽트 제어 ROM(324)은 해당되는 ISR 제어 신호를 제어기(323)에 전송하고, 제어기(323)는 입력되는 ISR 제어 신호에 따라 ISR을 수행한다. 압축 데이터 제어기(325)는, 내부 버스를 통하여 제어기(323)로부터 입력되는 제어 신호에 따라, 관련된 헤더의 데이터를 분석하여 압축 데이터 분석을 위한 조건들을 설정한다.
데이터 디코더(327)는, 압축 데이터 제어기(325) 및 제어기(323)로부터의 제어 신호에 따라, 압축 데이터-버퍼(326)에 저장된 압축 데이터를 판독하여 복원시킨다. 이 과정에서 움직임 보상 등에 필요한 정보는, 데이터 메모리(33)로부터 메모리-인터페이스 및 메모리 제어기(328)를 통하여 입력되는 복원 판독 데이터에서 추출된다. 이와 같은 과정을 통하여 복원된 데이터는, 메모리 제어기(328) 및 메모리-인터페이스를 통하여 데이터 메모리(33)에 저장된다.
제어기(323)는 표시 시간 및 방식의 정보가 담긴 표시 제어 신호를 표시 제어기(329)로 전송한다. 이에 따라 표시 제어기(329)는, 메모리-인터페이스 및 메모리 제어기(328)를 통하여 데이터 메모리(33)에 저장된 복원 데이터를 판독하여 처리한 후, 비디오-인터페이스로 출력한다.
도 5에는 도 3의 데이터 메모리(33)에 대한 제어 흐름이 도시되어 있다. 대기 상태(단계 51)에서 리셋 시점이 아니면(단계 52), 리프레시 시점인지를 확인한다(단계 53). 리프레시 시점이면, 데이터 메모리(33)를 리프레시시킨다(단계 54). 다음에 표시 데이터의 판독 시점인지를 확인하여(단계 55), 판독 시점이면 데이터 메모리(33)에 저장된 표시 데이터를 판독한다(단계 56). 다음에, 복원 데이터의 판독 시점인지를 확인하여(단계 57), 판독 시점이면 데이터 메모리(33)에 저장된 복원 데이터를 판독한다(단계 58). 그리고 복원 데이터의 기록 시점인지를 확인하여(단계 59), 기록 시점이면 데이터 디코더(327)로부터의 복원 데이터를 데이터 메모리(33)에 저장시킨다(단계 60).
도 6에는 도 3의 시스템의 또다른 실시예에 따른 헤더-제어 MPEG-디코더(32)의 내부 블록도이다. 도 6에서 도 3과 동일한 참조 부호는 유사한 기능을 수행하는 부재들을 가리킨다. 도 3의 헤더-제어 MPEG-디코더(32)와 도 6의 헤더-제어 MPEG-디코더(32)와의 차이점은 제어기(323) 대신에 별도의 CPU(613)를 사용했음에 있다. 이에 따라, 시스템 인터페이스로부터 압축 데이터, 클럭 및 입출력 신호가 CPU(613)에 직접 입력된다.
이상 설명된 바와 같이, 본 발명에 따른 MPEG 복원 시스템에 의하면, 헤더 검출에 따른 ISR이 효율적으로 수행될 수 있으므로 다음과 같은 효과들을 얻을 수 있다. 첫째, CPU의 시스템 제어 기능 및 그 인터페이스가 단순해진다. 둘째, 압축 데이터의 흐름에 중복성이 없다. 셋째, CPU가 헤더 부분을 분석하는 데 소요되는 시간이 짧아진다. 넷째, CD-FIFO 메모리가 필요 없다. 다섯째, MPEG 디코더의 데이터 메모리 제어 과정이 단순해진다. 여섯째, 데이터 메모리의 판독시 병목 현상을 방지할 수 있다.

Claims (19)

  1. 자체적인 헤더 제어 및 ISR의 실행에 따라 입력된 압축 데이터를 복원하여 출력시키는 헤더-제어 MPEG 디코더;
    MPEG 규격에 의해 압축된 데이터를 입력받아 상기 헤더-제어 MPEG 디코더에 전송하는 CPU 블록; 및
    상기 헤더-제어 MPEG 디코더에 의하여 복원된 압축 데이터를 일시 저장하기 위한 데이터 메모리를 포함하여 이루어진 것을 특징으로 하는 MPEG 복원 시스템.
  2. 제1항에 있어서, 상기 헤더-제어 MPEG 디코더는
    상기 CPU 블록으로부터 압축 데이터를 중계하는 CPU 인터페이스;
    입력된 압축 데이터 스트림의 분석, 헤더 데이터의 저장, 인터럽트 신청, 압축 데이터-버퍼의 제어 및 헤더 데이터의 전송 기능들을 수행하는 압축 데이터 제어기;
    인터럽트 신청 신호의 인식, 상기 ISR의 시작 어드레스의 생성 기능들을 수행하는 인터럽터;
    상기 ISR의 저장 및 시퀀스 유지 기능들을 수행하는 인터럽트 제어 ROM;
    압축 데이터의 기록 및 판독의 기능들을 수행하는 압축 데이터-버퍼;
    상기 압축 데이터-버퍼에 저장된 압축 데이터를 판독하여 복원시키는 데이터 디코더;
    표시 데이터 판독의 신청, 표시 데이터 형식의 변환, 표시 시간의 제어의 기능들을 수행하는 표시 제어기;
    리프레시, 복원 데이터의 판독, 복원 데이터의 기록 및 표시 데이터의 판독 등의 기능을 수행하는 메모리 제어기; 및
    상기 데이터 디코더의 제어, 상기 ISR의 분석 및 헤더의 분석의 기능들을 수행하는 제어기를 포함하여 이루어진 것을 특징으로 하는 MPEG 복원 시스템.
  3. 제2항에 있어서, 상기 CPU 인터페이스는
    상기 인터럽터로부터의 버퍼-풀 신호를 상기 CPU 블록에 전송하는 것을 특징으로 하는 MPEG 복원 시스템.
  4. 제3항에 있어서, 상기 CPU 블록은
    상기 버퍼-풀 신호가 활성 상태이면 압축 데이터의 전송을 중단하고 그렇지 않으면 압축 데이터의 전송을 계속 진행하는 것을 특징으로 하는 MPEG 복원 시스템.
  5. 제2항에 있어서, 상기 압축 데이터 제어기는
    입력된 압축 데이터 스트림을 분석할 때 헤더의 존재 유무를 확인하고 헤더가 검출되면 그 헤더의 길이를 판단하는 것을 특징으로 하는 MPEG 복원 시스템.
  6. 제5항에 있어서, 상기 분석된 압축 데이터 스트림은
    상기 압축 데이터-버퍼에 저장되는 것을 특징으로 하는 MPEG 복원 시스템.
  7. 제6항에 있어서,
    상기 검출된 헤더 데이터가 상기 압축 데이터-버퍼에 저장되면 저장된 헤더의 종류에 해당하는 인터럽트 신청 신호를 상기 인터럽터로 전송하는 것을 특징으로 하는 MPEG 복원 시스템.
  8. 제6항에 있어서,
    상기 압축 데이터-버퍼의 저장 여유가 없을 경우 버퍼-풀 인터럽트 신청 신호를 상기 인터럽터로 전송하는 것을 특징으로 하는 MPEG 복원 시스템.
  9. 제8항에 있어서,
    상기 제어기가 상기 ISR을 수행하는 동안 상기 제어기로부터의 제어 신호에 따라 상기 압축 데이터-버퍼에 저장된 압축 데이터를 순서대로 판독하여 내부 버스로 전송하는 것을 특징으로 하는 MPEG 복원 시스템.
  10. 제2항에 있어서, 상기 인터럽터는
    상기 압축 데이터 제어기로부터의 인터럽트 신청 신호를 인식하여 버퍼-풀 신호 또는 ISR 호출 신호를 발생시키는 것을 특징으로 하는 MPEG 복원 시스템.
  11. 제10항에 있어서, 상기 버퍼-풀 신호는
    상기 CPU 인터페이스를 통하여 상기 CPU 블록으로 전송되는 것을 특징으로 하는 MPEG 복원 시스템.
  12. 제10항에 있어서, 상기 ISR 호출 신호는
    ISR 시작 어드레스와 함께 상기 인터럽트 제어 ROM에 전송되는 것을 특징으로 하는 MPEG 복원 시스템.
  13. 제2항에 있어서, 상기 인터럽트 제어 ROM은
    상기 인터럽터로부터의 인터럽트-인에이블 신호가 활성 상태인 동안 ISR 시퀀스 필드를 분석하여 판독될 워드의 어드레스를 생성하는 것을 특징으로 하는 MPEG 복원 시스템.
  14. 제2항에 있어서, 상기 표시 제어기는
    디스플레이될 데이터의 어드레스를 유지하고, 상기 메모리 제어기에 디스플레이 데이터를 신청하는 것을 특징으로 하는 MPEG 복원 시스템.
  15. 제14항에 있어서, 표시 제어기는
    상기 제어기로부터의 표시 제어 신호에 따라 입력된 표시 판독 데이터의 형식을 변환시켜서 출력하는 것을 특징으로 하는 MPEG 복원 시스템.
  16. 제2항에 있어서, 상기 메모리 제어기는
    복원 데이터를 판독하는 경우 상기 데이터 메모리에 저장된 복원 데이터를 판독하여 상기 데이터 디코더로 전송하는 것을 특징으로 하는 MPEG 복원 시스템.
  17. 제2항에 있어서, 상기 메모리 제어기는
    복원 데이터를 기록하는 경우 상기 데이터 디코더로부터의 복원 데이터를 상기 데이터 메모리에 저장하는 것을 특징으로 하는 MPEG 복원 시스템.
  18. 제2항에 있어서, 상기 메모리 제어기는
    표시 데이터를 판독하는 경우 상기 표시 제어기로부터의 제어 신호에 따라 상기 데이터 메모리에 저장된 복원 데이터를 판독하여 상기 표시 제어기로 전송하는 것을 특징으로 하는 MPEG 복원 시스템.
  19. 제2항에 있어서, 상기 제어기는
    상기 인터럽터로부터 전달되는 인터럽트-인에이블 신호가 활성화되면 상기 인터럽트 제어 ROM에서 전달되는 ISR 워드를 분석하여 이에 따른 동작을 수행하는 것을 특징으로 하는 MPEG 복원 시스템.
KR1019990030884A 1999-07-28 1999-07-28 Ｍｐｅｇ복원 시스템 KR20010011490A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990030884A KR20010011490A (ko) 1999-07-28 1999-07-28 Ｍｐｅｇ복원 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990030884A KR20010011490A (ko) 1999-07-28 1999-07-28 Ｍｐｅｇ복원 시스템

Publications (1)

Publication Number Publication Date
KR20010011490A true KR20010011490A (ko) 2001-02-15

Family

ID=19605425

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990030884A KR20010011490A (ko) 1999-07-28 1999-07-28 Ｍｐｅｇ복원 시스템

Country Status (1)

Country Link
KR (1) KR20010011490A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100817248B1 (ko) * 2000-07-17 2008-03-27 톰슨 라이센싱 Ｉｅｅｅ 1394 버스로 전송되는 ｍｐｅｇ 기록된 데이터를판독하는 방법 및 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100817248B1 (ko) * 2000-07-17 2008-03-27 톰슨 라이센싱 Ｉｅｅｅ 1394 버스로 전송되는 ｍｐｅｇ 기록된 데이터를판독하는 방법 및 장치

Similar Documents

Publication Publication Date Title
KR100562116B1 (ko) 처리 효율을 높인 영상음성 처리장치
US20100232513A1 (en) Video compression circuit and method thereof
US5513301A (en) Image compression and decompression apparatus with reduced frame memory
JP3020528B2 (ja) 画像処理装置
US7433411B2 (en) Receiver, CPU and decoder with improved signal decoding
KR20010011490A (ko) Ｍｐｅｇ복원 시스템
KR20000017360A (ko) 압축데이터 입출력기능을 갖는 메모리ｌｓｉ
KR100306371B1 (ko) 두개의메모리제어기를가지는엠펙(mpeg)복원장치및복원방법
JPH088647B2 (ja) ランレングス符号化法および装置
KR20020095126A (ko) 특수 메모리 장치
KR100257615B1 (ko) 동화상 부호화 방법, 동화상 부호화 장치, 및 동화상 부호화 프로그램 기록 매체
US5805826A (en) Method for transmitting compressed video data and apparatus for performing the same
JP2000092469A (ja) デジタル受信端末
KR970004881A (ko) 동영상 압축 전송장치 및 그 방법과 압축 영상 복원장치 및 그 방법
CN111080728A (zh) 一种贴图处理方法、装置、设备及存储介质
JPH09330194A (ja) 情報処理装置
US20060274034A1 (en) Apparatus and method accommodating to operating system for processing screen data
EP2897052B1 (en) Address compression and decompression method, compressor and decompressor
JPH11103429A (ja) 画像データ復号化装置及びオン・スクリーン・ディスプレイ・データ更新方法
KR950004105B1 (ko) 멀티메디아 시스템의 화상압축 및 복원회로
JPH05110829A (ja) 画像データ処理装置
JPH0816168A (ja) 圧縮波形データの復調装置
KR100469436B1 (ko) 멀티미디어 기기의 데이터 액세스 회로
JPH0661949A (ja) 画像音声データ圧縮伸長処理装置
JPH03242774A (ja) 図形表示方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination