JPH06223170A

JPH06223170A - 画像圧縮・伸長装置

Info

Publication number: JPH06223170A
Application number: JP1078293A
Authority: JP
Inventors: Makoto Hattori; 誠服部; Takehiro Kurono; 剛弘黒野
Original assignee: Hamamatsu Photonics KK
Current assignee: Hamamatsu Photonics KK
Priority date: 1993-01-26
Filing date: 1993-01-26
Publication date: 1994-08-12
Anticipated expiration: 2017-07-24
Also published as: JP3307703B2

Abstract

(57)【要約】【目的】少ないハードウエア資源の投入で高速なアク
セス速度を実現する。【構成】画像データ収集部１００を介して入力した画
像データをデータ圧縮・伸長部３００でデータ圧縮を行
い、圧縮データを蓄積部５００に格納する動作におい
て、データ圧縮・伸長部３００で圧縮データ出力準備が
整わない場合、および蓄積部５００に格納された圧縮デ
ータをデータ圧縮・伸長部３００でデータ伸長し、画像
表示部２００に表示する動作において、データ圧縮・伸
長部３００の圧縮データ入力準備が整わない場合には、
インターフェース回路６１０を介してデータ処理部４０
０に通知し、読み込み命令中に待機サイクルを挿入して
同期化を行うとともに、１フレーム分の画像データ処理
の終了をデータ圧縮・伸長部３００が割り込みとしてデ
ータ処理部４００に通知する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像データを圧縮して
蓄積し、蓄積した画像データを伸長して表示する画像圧
縮・伸長装置に関するものである。

【０００２】

【従来の技術】視覚による画像の認識は、形状と色彩と
を情報として行われる。これらの形状および色彩は本来
アナログ量であるが、計算機技術の発展に伴い、これら
の情報をデジタル化して処理を行う技術が注目され進展
してきた。画像のデジタル処理を実施するに当たって、
まず問題となるのはそのデータ量の多さである。例え
ば、一画面分のデータは数１００ｋバイト〜数Ｍバイト
に及び、計算機システムは画像データの入力、格納、お
よび出力といった基本的な動作を行うにあたり、多大な
計算機システムとしての資源を要している。一方、画像
データは情報の冗長度が高く、一般に適当なアルゴリズ
ムに従えば、データ量を圧縮しても、その圧縮データか
ら元の画像データを再現できることが知られている（例
えば、ファクシミリ通信で使用されるＭＨ方式、ＭＲ方
式等）。

【０００３】近年、マイクロプロセッサ技術を中心とし
たデジタル技術の発展を背景にした画像処理の需要の高
まりに応じて、デジタル化画像の生データを所定のアル
ゴリズムに従って圧縮して取扱いデータ量を小さくする
とともに、圧縮データを圧縮アルゴリズムの逆アルゴリ
ズムに従って伸長し元の画像生データを再現する機能を
有するＬＳＩ素子が登場してきた。これらのＬＳＩ素子
は、市販される様々なアーキテクチャにより構築された
マイクロプロセッサ（たとえば、インテル社製８０ＸＸ
Ｘシリーズ、モトローラ社製６８ＸＸＸシリーズ等）に
接続されることを意識して設計されたものであり、次の
２つの方法によって簡単に接続・制御でき、従来、いず
れかの方法を採用して装置を構成していた。

【０００４】プログラム制御方法マイクロプロセッサが実行するプログラムの制御によ
り、ＬＳＩ素子内のデータ・レジスタ、ステータス・レ
ジスタおよびコントロール・レジスタのアクセスが可能
であり、コントロール・レジスタへの動作条件設定後、
ステータス・レジスタからＬＳＩ素子の状態を読み込
み、その状態に応じてデータをアクセスする。この方法
によれば、接続のために要するハードウエア回路量は非
常に少ない。図４に、この方式による画像圧縮・伸長装
置の構成を示す。

【０００５】ＤＭＡ制御方法マイクロプロセッサは、コントロール・レジスタにブロ
ック転送アクセスのパラメータ（アクセスするメモリ・
アドレス、転送データ数、等）を初期設定する。その後
は、ＬＳＩ素子とメモリ装置との間で、マイクロプロセ
ッサを介在せずにデータ転送を直接に実行する。この方
法によれば、高速に大量のデータをアクセスすることが
できる。図５に、この方式による画像圧縮・伸長装置の
構成を示す。

【０００６】

【発明が解決しようとする課題】従来の画像圧縮・伸長
装置は、以上の２つの方法のいずれかを採用している。
従って、プログラム制御方法を採用の場合には、マイ
クロプロセッサの実行するプログラムにより、データ・
アクセスの都度、ＬＳＩ素子の状態をステータス・レジ
スタから読取り、そのステータスからＬＳＩ素子のデー
タ・アクセス可／不可を判断しデータ・アクセス可状態
の時にマイクロプロセッサがアクセスを実行するので、
１回のデータ・アクセスにあたって実行する命令ステッ
プ数が多く高速アクセスができない、という問題点があ
った。また、ＤＭＡ制御方法の場合には、１フレーム
分の画像データの圧縮によって生じる圧縮データ量が事
前に知り得ないので、ＤＭＡ動作の終了条件として通常
使用するカウント満了による終了が不可能であり、別途
に終了条件を生成する必要がある。このため、ＤＭＡ制
御方法の実現にあたっては、必要なハードウエア量が大
きくなる、という問題点があった。

【０００７】本発明は、このような状況を鑑みてなされ
たものであり、少ないハードウエア資源の投入で高速な
アクセス速度を実現する画像圧縮・伸長装置を提供する
ことを目的とする。

【０００８】

【課題を解決するための手段】本発明の画像圧縮・伸長
装置は、（ａ）画像データ収集部から画像データを入力
しデータ圧縮を行い圧縮データを出力する機能および圧
縮データを入力しデータ伸長を施して画像表示部へ画像
データを出力する機能を有し、データ圧縮動作時には圧
縮済データの有りあるいは無しをデータ伸長動作時には
圧縮データの受入れ可能あるいは不可能を、示す２値信
号を個別に出力する第１の信号端子と、１フレームの画
像データの圧縮・伸長の開始から前記１フレームの圧縮
・伸長データの出力完了までの期間を示す２値信号を出
力する第２の信号端子とを有するデータ圧縮・伸長部
と、（ｂ）データ圧縮・伸長部の動作を制御するととも
に、データ圧縮・伸長部から入力した圧縮データを蓄積
部に書き込む機能および蓄積部から読み出した圧縮デー
タをデータ圧縮・伸長回路部へ出力する機能を有し、命
令実行中の待機サイクル挿入を指示する信号を入力する
第３の信号端子と、割り込み信号を入力する第４の信号
端子とを備えデータ処理部と、（ｃ）第１の信号端子か
ら出力された信号と第２の信号端子とから出力された信
号を入力し、データ処理部によるデータ圧縮・伸長部へ
のアクセスにおいて、圧縮・蓄積動作時にはデータ圧縮
・伸長部で圧縮データの出力準備ができていない場合、
および伸長・表示動作時にはデータ圧縮・伸長部の圧縮
データの入力準備ができていない場合には、待機サイク
ル挿入を指示する信号を生成し第３の信号端子へ出力す
る第１のインタフェース回路と、（ｄ）第２の信号端子
から出力された信号を入力し、割り込み信号として第４
の信号端子へ出力する第２のインタフェース回路と、を
含んで構成されることを特徴とする。

【０００９】ここで、データ圧縮・伸長部は、画像デー
タ収集部からデータを受付けあるいは画像表示部へデー
タを送り出すピクセル・パイプライン・レジスタと、ピ
クセル・パイプライン・レジスタとデータ授受をするＦ
ＩＦＯレジスタと、ＦＩＦＯレジスタとデータ授受を
し、圧縮・伸長演算を実施する暗号化／暗号解読回路
と、を含んで構成されることを特徴としてもよい。ま
た、データ処理回路部は、画像圧縮・伸長装置全体の制
御を行うマイクロプロセッサ装置と、このマイクロプロ
セッサ装置に接続され、マイクロプロセッサ装置の実行
するプログラムを格納用および圧縮データのバッファ用
として使用されると主記憶装置と、マイクロプロセッサ
装置とデータ圧縮・伸長部とのデータ経路を接続するデ
ータ圧縮・伸長部インタフェースと、マイクロプロセッ
サ装置と蓄積部との接続用の蓄積部インタフェースと、
を含んで構成されることを特徴としてもよい。

【００１０】

【作用】本発明の構成によれば、画像データの収集・圧
縮・蓄積動作および圧縮データの伸長・表示動作におい
てデータ圧縮・伸長部とデータ処理部との間のデータ転
送をプログラムが関与しつつ、最小の命令数で実行す
る。

【００１１】すなわち、画像データの収集・圧縮・蓄積
動作時には、データ圧縮・伸長部は、画像データ収集部
が収集したデジタル化された画像データを一定の圧縮ア
ルゴリズムに従ってデータ圧縮し、圧縮データを出力す
る。データ処理部は、データ圧縮・伸長部の圧縮動作と
は非同期に圧縮データの読み込みを実行するが、この時
点で圧縮データが未準備であればデータ圧縮・伸長部か
らデータ処理部へその由が通知され、圧縮データ読み込
み命令は命令の実行中に待機サイクルが挿入される。そ
の後、圧縮データの出力準備が整うとその由が通知さ
れ、待機サイクルの挿入を中断して読み込み命令の実行
を継続する。こうして、データ処理部は、１つの実行命
令のみでデータ圧縮・伸長部と同期を図りつつデータ・
アクセスを実行する。データ処理部の読み出した圧縮デ
ータは、データ処理部の制御により蓄積部に格納され
る。

【００１２】また、圧縮データの伸長・表示動作時に
は、データ処理部が蓄積部から蓄積済の圧縮データを読
み出し、データ圧縮・伸長部へ圧縮データを転送するた
めに圧縮データ書き込み命令を実行する。この時点で圧
縮データの受入れ準備ができていなければデータ圧縮・
伸長部からデータ処理部へその由が通知され、圧縮デー
タ書き込み命令は命令の実行中に待機サイクルが挿入さ
れる。その後、圧縮データの受入れ準備が整うとその由
が通知され、待機サイクルの挿入を中断して書き込み命
令の実行を継続する。こうしてデータ処理部は、１つの
実行命令のみでデータ圧縮・伸長部と同期を図りつつデ
ータ・アクセスを実行する。データ圧縮・伸長部によっ
て伸長された画像データは画像表示部へ送られ表示がな
される。

【００１３】

【実施例】以下、添付図面を参照しながら本発明の実施
例を説明する。図１は実施例に係わる画像圧縮・伸長装
置の構成図である。この装置は、画像信号を入力しデジ
タル化する画像データ収集部１００と、デジタル化され
た画像データを入力し表示する画像表示部２００と、画
像データ収集部１００から入力した画像データを圧縮す
る動作、および圧縮データを伸長して画像表示部へ画像
データを送出する画像データ収集部１００の出力する動
作を実施するデータ圧縮・伸長回路部３００と、データ
圧縮・伸長回路部３００を入出力装置として回路接続し
圧縮データの転送を行うとともに、装置全体の制御・処
理を管理するデータ処理回路部４００と、圧縮データを
格納する読み出し・書き込み可能な蓄積部５００と、デ
ータ圧縮・伸長回路部の内部状態を示し外部に出力され
る１フレーム・データ圧縮・伸長中信号（ＦＲＭ＊端子
出力信号；図１参照）とデータ・アクセス可／不可信号
（ＲＤＹ／ＢＳＹ＊端子出力信号；図１参照）と、デー
タ処理回路部によるデータ圧縮・伸長回路部へのアクセ
ス指示信号と、を入力し、データ処理回路部４００の待
機サイクル挿入要求入力端子（ＷＡＩＴ＊端子；市販の
マイクロプロセッサ素子には、通常、この機能を果たす
端子が設けられている）へ信号を出力するインタフェー
ス回路６１０と、上記の１フレーム・データ圧縮・伸長
中信号の後端を検出してパルス状信号を生成してデータ
処理部の割り込み要求入力端子（ＩＮＴＲ＊端子）へ出
力するインタフェース回路６２０と、から構成される。

【００１４】ここで、データ圧縮・伸長部３００は、画
像データ収集部１００からデータを受付けあるいは画像
表示部２００へデータを送り出すピクセル・パイプライ
ン・レジスタ３１０と、ピクセル・パイプライン・レジ
スタ３１０とデータ授受をするＦＩＦＯレジスタ３２０
と、ＦＩＦＯレジスタ３２０とデータ授受をし、圧縮・
伸長演算を実施する暗号化／暗号解読回路３３０とを含
んで構成される。また、データ処理回路部４００は、マ
イクロプロセッサ装置４１０と、マイクロプロセッサ装
置に接続された主記憶装置４２０とデータ圧縮・伸長部
インタフェース４３１、４３２と蓄積部インタフェース
４４０と、を含んで構成される。

【００１５】図２は、この装置の画像データを収集・圧
縮・蓄積動作に関するタイミングチャートである。デー
タ処理部４００がデータ圧縮伸長部３００に対して画像
データ収集部１００を介して画像デ−タを入力し、デー
タ圧縮を施しこの圧縮データを報告する動作（圧縮動
作）を開始させる指示を発行する（圧縮開始フェー
ズ）。データ圧縮・伸長部は、この指示を受けるとＦＲ
Ｍ＊信号を「ＨＩＧＨ」から「ＬＯＷ」へ変化させる。

【００１６】この圧縮開始指示に従って、データ圧縮・
伸長部は圧縮動作を、データ処理部は圧縮動作の読み込
みを、それぞれ非同期で実行する。このとき、データ処
理部４００の圧縮データ読み込み命令実行を回路上で通
知するデータ圧縮・伸長部選択信号（ＣＳ＊信号；図２
参照）と圧縮動作中表示信号（ＦＲＭ＊信号）とデータ
・アクセス可／不可信号（ＲＤＹ／ＢＳＹ＊信号）との
全てが「ＬＯＷ」である時、すなわち、出力できる圧縮
データの準備が整っていないときには、インタフェース
回路６１０からデータ処理部４００へ待機サイクル挿入
要求信号（ＷＡＩＴ＊信号＝「ＬＯＷ」）が通知され
る。データ処理部は、この要求を入力すると圧縮データ
読み込み命令の実行を一時中断し、待機状態に移行す
る。データ圧縮・伸長部の圧縮動作が進行し、圧縮デー
タの出力準備が整うと、ＲＤＹ／ＢＳＹ＊信号が「ＨＩ
ＧＨ」となることにより、ＷＡＩＴ＊信号が「ＨＩＧ
Ｈ」となり、データ処理部４００への待機サイクル挿入
要求が解除される。データ処理部４００は、待機サイク
ル挿入要求が解除されると、待機状態から抜け出して圧
縮データ読み込み命令実行を再開し、圧縮データを取り
込んで次の圧縮データ読み込み命令の実行を開始する。
圧縮データ読み込み時に圧縮データ出力の準備が既に整
っていれば、待機状態を経由せずに圧縮データの取り込
みが実行される。こうして、データ処理部４００は、デ
ータ圧縮・伸長部から次々に圧縮データを取り込む。
（圧縮データ取り込みフェーズ）データ圧縮・伸長部３００は、１フレーム分全ての圧縮
データを出力すると、ＦＲＭ＊信号を「ＬＯＷ」から
「ＨＩＧＨ」へ変化させ、圧縮動作を終了する。インタ
フェース回路６２０は、この変化を検知するとパルス状
のＩＮＴＲ＊信号を生成して、データ処理部４００へ圧
縮動作の終了を通知する。この通知を受けると、データ
処理部４００は、データ圧縮・伸長部３００からの圧縮
データの取り込みを止め、取り込み済の１フレーム分の
圧縮データを蓄積部に格納する（格納フェーズ）。

【００１７】図３は、この装置の蓄積データの読み出し
・伸長・画像表示動作に関するタイミングチャートであ
る。まず、データ処理部４００は、蓄積部５００から１
フレーム分の圧縮データを読み出す（圧縮データ読み出
しフェーズ）。次に、データ処理部４００がデータ圧縮
伸長部３００に対してデータ処理部４００から転送され
る圧縮データを入力し、データ伸長を施して画像表示部
２００へ送出する動作（伸長動作）を開始させる指示を
発行する（伸長開始フェーズ）。データ圧縮・伸長部
は、この指示を受けるとＦＲＭ＊信号を「ＨＩＧＨ」か
ら「ＬＯＷ」へ変化させる。

【００１８】この伸長指示に従って、データ圧縮・伸長
部３００は伸長動作を、データ処理部４００は圧縮デー
タのデータ圧縮・伸長部３００への書き込み動作を、そ
れぞれ非同期で実行する。このとき、データ処理部４０
０の圧縮データ書き込み命令実行を回路上で通知するデ
ータ圧縮・伸長部選択信号（ＣＳ＊信号）と圧縮動作中
表示信号（ＦＲＭ＊信号）とデータ・アクセス可／不可
信号（ＲＤＹ／ＢＳＹ＊信号）との全てが「ＬＯＷ」で
ある時、すなわち、出力できる圧縮データの入力準備が
整っていないときには、インタフェース回路６１０から
データ処理部４００へ待機サイクル挿入要求信号（ＷＡ
ＩＴ＊信号＝「ＬＯＷ」）が通知される。データ処理部
４００は、この要求を入力すると圧縮データ読み込み命
令の実行を一時中断し、待機状態に移行する。データ圧
縮・伸長部の圧縮動作が進行し、圧縮データの入力準備
が整うと、ＲＤＹ／ＢＳＹ＊信号が「ＨＩＧＨ」となる
ことにより、ＷＡＩＴ＊信号が「ＨＩＧＨ」となり、デ
ータ処理部４００への待機サイクル挿入要求が解除され
る。データ処理部４００は、待機サイクル挿入要求が解
除されると、待機状態から抜け出して圧縮データ書き込
み命令実行を再開し、圧縮データを書き込んで次の圧縮
データ書き込み命令の実行を開始する。圧縮データ書き
込み時に圧縮データ入力の準備が既に整っていれば、待
機状態を経由せずに圧縮データの書き込みが実行され
る。こうして、データ処理部４００は、データ圧縮・伸
長部から次々に圧縮データを書き込む。（圧縮データ書
き込みフェーズ）データ圧縮・伸長部３００は、伸長データを画像表示部
へ転送し、１フレーム分全ての伸長データを出力する
と、ＦＲＭ＊信号を「ＬＯＷ」から「ＨＩＧＨ」へ変化
させ、伸長動作を終了する。インタフェース回路６２０
は、この変化を検知するとパルス状のＩＮＴＲ＊信号を
生成して、データ処理部４００へ伸長動作の終了を通知
する。この通知を受けると、データ処理部４００は、デ
ータ圧縮・伸長部３００への圧縮データの書き込みを止
める（伸長終了フェーズ）。

【００１９】こうして、データ処理部４００に命令実行
中に待機サイクルを挿入可能とすることで、データ処理
部４００とデータ圧縮・伸長部とのデータ転送動作の同
期化を行い、高速なデータ転送を小規模の回路（インタ
フェース回路６１０、６２０）を付加したのみの資源で
実現している。

【００２０】

【発明の効果】以上、詳細に説明した通り、本発明の画
像圧縮・伸長装置によれば、市販のマイクロプロセッサ
に通常設けられている命令の実行中に待機サイクルを挿
入するための入力端子に、画像圧縮・伸長回路部の出力
するアクセス可／不可状態を反映した信号を接続し、プ
ログラムによる同期ではなく、プログラムが実行するア
クセス命令に関する実行中に待機サイクルを挿入するこ
とによりマイクロプロセッサと圧縮・伸長回路部との同
期化を図ることにし、かつ、１フレームのデータ入力の
終了をマイクロプロッセサの割り込み入力で通知するこ
とにしたので、付加回路の量を少なくした上でＤＭＡ転
送とほぼ同様の性能で確実にデータ転送を実行できる。

【図面の簡単な説明】

【図１】本発明に係わる実施例の画像圧縮・伸長装置の
構成図である。

【図２】実施例の装置における圧縮動作のタイミングチ
ャートである。

【図３】実施例の装置における伸長動作のタイミングチ
ャートである。

【図４】従来のプログラム制御方法を用いた画像圧縮・
伸長装置の構成図である。

【図５】従来のＤＭＡ制御方法を用いた画像圧縮・伸長
装置の構成図である。

【符号の説明】

１００…画像データ収集部、２００…画像表示部、３０
０…データ圧縮・伸長部、４００…データ処理部、５０
０…蓄積部、６１０，６２０…インタフェース回路。

Claims

【特許請求の範囲】

【請求項１】画像データを収集しデータ圧縮して蓄積
するとともに、蓄積した圧縮データを伸長して画像表示
を行う画像圧縮伸長装置であって、画像データ収集部から画像データを入力しデータ圧縮を
行い圧縮データを出力する機能および圧縮データを入力
しデータ伸長を施して画像表示部へ画像データを出力す
る機能を有し、データ圧縮動作時には圧縮済データの有
りあるいは無しを、データ伸長動作時には圧縮データの
受入れ可能あるいは不可能を、示す２値信号を個別に出
力する第１の信号端子と、１フレームの画像データの圧
縮・伸長の開始から前記１フレームの圧縮・伸長データ
の出力完了までの期間を示す２値信号を出力する第２の
信号端子とを有するデータ圧縮・伸長部と、前記データ圧縮・伸長部の動作を制御するとともに、前
記データ圧縮・伸長部から入力した圧縮データを前記蓄
積部に書き込む機能および前記蓄積部から読み出した圧
縮データを前記データ圧縮・伸長回路部へ出力する機能
を有し、命令実行中の待機サイクル挿入を指示する信号
を入力する第３の信号端子と、割り込み信号を入力する
第４の信号端子とを備えたデータ処理部と、前記第１の信号端子から出力された信号と前記第２の信
号端子とから出力された信号を入力し、前記データ処理
部による前記データ圧縮・伸長部へのアクセスにおい
て、圧縮・蓄積動作時には前記データ圧縮・伸長部で圧
縮データの出力準備ができていない場合、および伸長・
表示動作時には前記データ圧縮・伸長部の圧縮データの
入力準備ができていない場合には、待機サイクル挿入を
指示する信号を生成し前記第３の信号端子へ出力する第
１のインタフェース回路と、前記第２の信号端子から出力された信号を入力し、割り
込み信号として第４の信号端子へ出力する第２のインタ
フェース回路と、を含んで構成されることを特徴とする画像圧縮・伸長装
置。
【請求項２】前記データ圧縮・伸長部は、画像データ収集部からデータを受付けあるいは画像表示
部へデータを送り出すピクセル・パイプライン・レジス
タと、前記ピクセル・パイプライン・レジスタとデータ授受を
するＦＩＦＯレジスタと、前記ＦＩＦＯレジスタとデータ授受をし、圧縮・伸長演
算を実施する暗号化／暗号解読回路と、を含んで構成されることを特徴とする請求項１記載の画
像圧縮・伸長装置。
【請求項３】前記データ処理回路部は、画像圧縮・伸長装置全体の制御を行うマイクロプロセッ
サ装置と、前記マイクロプロセッサ装置に接続され、前記マイクロ
プロセッサ装置の実行するプログラムを格納用および圧
縮データのバッファ用として使用されると主記憶装置
と、前記マイクロプロセッサ装置とデータ圧縮・伸長部との
データ経路を接続するデータ圧縮・伸長部インタフェー
スと、前記マイクロプロセッサ装置と蓄積部との接続用の蓄積
部インタフェースと、を含んで構成されることを特徴とする請求項１記載の画
像圧縮・伸長装置。