JPS61176286A - 画像通信装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、画像通信装置に関し、特に／＼−ドウエアと
ＣＰＵにより画像情報の符号化を行い、各種のデータ出
力（例えばＧｒｏｕｐ２やＧｒｏｕｐ　３　）を行うこ
とが可能なファクシミリ装置のような画像通信装置に関
するものである。

〔従来技術〕

従来、この種の装置にあっては、第５図に示す様に構成
されている。

すなわち、画像情報の出力を行う際には、まず、読み取
り系１からの画像データ（画像情報）をエンコーダ２で
中間符号化し、さらにその中間符号化されたデータをバ
ッファ３を介してＣＰＵ　４に供給し、ＣＰＵ　４によ
り符号化して伝送すべき出力としていた。その理由は、
画像データの符号化をハードウェア又はＣＰＵ　４だけ
により行うには、この符号化に要求される機能が高度で
あるとともにその処理時間が高速であるので、その実現
が困難なためであった。

ところで、従来の装置では、エンコーダ２から得られる
中間符号が１種類のみであった。従って、符号化された
画像データを２種類以上出力する装置、例えばＧ２／Ｇ
３機では、ＣＰＵ　４はエンコーダ２から得られる１つ
の中間符号から２種類の符号化を行う機能を有すること
が要求される。

さらにエンコーダ２から得られる中間符号は、ＣＰＵ　
４がどちらか一方の符号化を行うのに扱いやすい形態を
とっているので、ＣＰＵ　４による他方の符号化が困難
になるとともに、その符号化処理に要する時間が大きく
なるという欠点があった。

〔目　的〕

そこで、本発明の目的は、全体として符号化処理時間の
短縮を図ると同時に低機佳のＣＰＵであっても符号化を
実現することが可能である画像通信装置を提供すること
にある。

〔実施例〕

以下、図面を参照して本発明の詳細な説明する。

第１図は本発明の実施例を示す。

図において、５は原稿を読み取り、その読み取りデータ
を２値のシリアルデータに変換して出力する読み取り系
である。６は読み取り系５から供給されるシリアル形態
の２値画像データを、例えば２挿置−１−の中間符号に
符号化することが可能なエンコーダである。ここで、中
間符号に符号化するとは、読み取り系５から供給される
シリアル形態の２値画像データを、例えばパラレル符号
に変換したり、あるいはランレングス符号に符号化する
ことをいう。

７はエンコーダ６から得られる上述の中間符号を、一時
蓄えておくバッファメモリである。８はバッファメモリ
７から読み出された中間符号に対応してさらに所定の符
号化処理を行って、その処理された信号を出力するＣＰ
Ｕ　　（中央処理装置）である。ここで、ＣＰＵ　８に
より符号化処理されて出力されるものとしては、２値デ
ータ、Ｍｌ符号、ＭＲ符号などがある。

さらに、本実施例では、画像データの符号化を行って出
力する際に、ｃｐｕ　ｇは最終的に出力する画像データ
の形態により符号化に適する中間符号をバッファメモリ
７を介してエンコーダ６から受けつけるように構成する
。そのために、ＣＰＵ　８はエンコーダ６の動作モード
を決定するとともに、その動作モードを信号線８Ａを介
してエンコーダ６に指示すると、エンコーダ６からはこ
の指示に応じた中間符号が選択出力される。

これを詳述すると、例えばＣＰＵ　８がＭＨ符号を符号
化出力する際には、ＣＰＩＴ　８は後述のようにランレ
ングス符号モードを信号ｍ８Ａを介してエンコーダ６に
指示すると、エンコーダ６からはランレングス符号が選
択出力される。さらに例えばＣＰＵ　８が２値データを
符号化出力する際には、ＣＰＵ　８は後述のようにパラ
レル符号モードを信号線８Ａを介してエンコーダ８に指
示すると、エンコーダ６からは所定単位のパラレル符号
が選択出力される。

このように構成される本発明をＩＢｂｉｔ構成とし、Ｃ
ＰＵ　８　として例えばインテル社製の８０８Ｂ等の１
ｆｌｂｉｔマイクロプロツセサを用いた場合の本発明に
かかる画像データフォーマット例を第２図および第３図
に示す。

第２図は、ランレングス符号モードの場合の画像データ
フォーマットの一例を示す。

図において、ＲＬはランレングスを表わす信号であり、
１２ｂｉｔで構成されるのでランレングスのデータとし
て　０〜４０９５個を扱うことができる。

Ｂ／Ｗはランレングスの白または黒の状態を表わす信号
であり、“Ｈ”レベルのときに黒、“Ｌ”レベルのとき
に白を表わすものとする。ＲＬ／　ＲＡＷは画像データ
の種類を表わす信号であり、“Ｈ”レベルのときにラン
レングス符号を表わし、１１　Ｌ　ＩＩレベルのときに
パラレル符号の生データを表わすものとする。さらにＬ
は１ラインの最終データ信号を表わし、′Ｈ”レベルの
ときに最終データを表わすものとする。

第３図はパラレル符号モードの場合の画像データフォー
マ−／　トの一例を示す。

図において、Ｐはパラレルの生データを表わし、“Ｈ゛
レベルときに黒を表わし、“Ｌ”レベルのときに白を表
わすものとする。なお、図中のＲＬ／　ＲＡＷおよびＬ
は第２図と同様であるのでその説明は省略する。

次に、第２図および第３図で示した２種類の符号化を行
なうことが可能なエンコーダの構成の一例を＄４図に示
す。

ここで、第４図の概略構成の説明をすると、９は読み取
り系５からシリアル形態で入力される画像データｖＯを
１ビット遅らせるフリップフロップである。１３はフリ
ップフロップ９の出力からのシリアル形態の画像データ
ＶＤを受けつけて、そのデータをパラレル出力できるよ
うにシリパラ変換を行なうシフトレジスタである。１７
はピットクロックＣＬＫにより白または黒のランレング
スを計数するカウンタであり、ゲート１１から画像デー
タｖＩ］の白黒が反転した旨の出力が得られると、その
出力により初期化（クリア）される。さらに、１９は１
ライン分のビット数を計数するカウンタ、２１はバッフ
ァメモリ７のアドレスを計数するカウンタ、３３は画像
データＶＤの８ビー２ト毎にその旨の出力を行なうカウ
ンタである。

次に、第４図で示したエンコーダの動作例について説明
する。

まず、ランレングス符号モードの動作のときには、信号
線８Ａを介してＣＰＵ８から供給される信号ＲＬ／　Ｒ
ＡＷがＨ′”レベルとなる。この信号ＲＬ／ＲＡＷの変
化により、データセレクタ１５はランレングスを計数し
ているカウンタ１７の計数値を受けつけて出力するよう
になるので、データセレクタ１５の出力、すなわち下位
桁８ビツトにはカウンタ１７のランレングスの計数値が
出力される。

そして、フリップフロップ９とゲート１２とで構成され
る画像データの白／黒反転の検出回路が、その反転を検
出すると、ゲー）１１の出力が°“Ｈ′”レベルになる
。このゲート１１の出力の変化が、オアゲート３５、ア
ントゲ−）３１およびオアゲート２５を介してアンドゲ
ート２３に伝達されると、アンドゲート２３が開く。こ
れにより、書き込みクロック１１Ｃ：ＬＫによりバッフ
ァメモリ７が書き込み可能となるので、そのときのエン
コーダＣの各出力が第２図に示すように１６ビツト単位
でカウンタ２１の示すバッファメモリ７のアドレスに書
き込まれる。またこのとき、カウンタ１７のクリアとカ
ウンタ２１のカウントアツプがそれぞれ行なわれる。

これらの動作をくり返し、画像データが所定の１ライン
分のビット数に達すると、カウンタ１８の出力が“Ｈ”
レベルとなり、その出力がオアゲート３５、アントゲ−
）３１およびオアゲート２５を介してアンドゲート２３
に伝達されてアンドゲート２３が開くので、そのときの
ランレングスが上述のようにバッファメモリ７に書き込
まれる。

これに対して、パラレル符号モードの動作のときには、
信号線８Ａを介してＣＰＵ８から供給される信号ＲＬ／
ＲＡＷが“Ｌ”レベルとなる。この信号ＲＬ／ＲＡＷ’
の変化により、データセレクタ１５はシフトレジスタ１
３からの出力を受けつけて出力するようになる。従って
、データセレクタ１５の出力、すなわち、下位桁８ビツ
トにはシフトレジスタ１３により変換されたパラレル形
態の画像データが出力される。

そして、８進カウンタ３３の出力が８ビヤト毎に“Ｈ″
レベルなり、この出力の変化がアンドゲート２７および
オアゲート２５を介してアンドゲート２３に伝達される
と、アンドゲート２３が開かれる。このとき、書き込み
クロック曽帆Ｋによりバッファメモリ７の書き込みが可
能となるので、そのときのエンコーダ６の各出力が第３
図に示すように１６ビツト単位でカウンタ２１の示すバ
ッファメモリ７のアドレスに書き込まれる。このように
入力される画像データＶＤは、８ビツトごとにパラレル
形態でバッファメモリ７に書き込まれる。なお、図中の
２８はインバータである。

以上のように、実施例によれば、ハードウェア形態のエ
ンコーダは、２種の符号化を行わなければならないが、
中間符号化という形態をとっているので、符号化の処理
を簡単化でき、もって複雑かつ大規模な回路を必要とし
ないという効果が得られる。

さらに本実施例によれば、１８ｂｉ　を構成としたので
、８ｂｉｔでは不可能であった長ランレングス符号（４
０９５個のランレングスで１２ｂｉｔ　）が１単位の符
号で表わすことが可能となった。すなわち、長ランレン
グス符号のときには、８ｂｉｔのＣＰＵでは２回アクセ
スしなければならないが、本実施例のように１８ｂｉｔ
のＣＰＵにすれば１回のアクセスで画像処理が可能であ
る。

〔効　果〕

以上説明した様に本発明の画像通信装置によれば、読取
画像信号を複数のデータ形態に変換して出力する出力手
段とを有し、送出時の信号形態に応じて出力手段のデー
タ形態を選択して更に処理するものであるので、処理に
用いられる処理手段を低速度及び低機能のＣＰＵで構成
する事が可能となり、処理の高速化を促進できる。

【図面の簡単な説明】

第１図は本発明装置の構成の一例を示すブロー２り図、
第２図および第３図はそれぞれ本発明に適用される画像
データフォーマットの一例を示す線図、第４図は第１図
で示したエンコーダの構成の一例を示すブロック図、第
５図は従来装置の構成例を示すブロック図である。 ５・・・読み取り系、 ６・・・エンコーダ、 ７・・・バッファメモリ、 ８・・・ＣＰＵ、 ９・・・フリップフロップ、 １３・・・シフトレジスタ、 １５・・・データセレクタ、 １７．１９．２１・・・カウンタ、 ３３・・・８進カウンタ。

Claims (1)

1. 【特許請求の範囲】 画像情報を複数の相異なる信号形態で送出する画像通信
   装置において、 原稿画像を読取る読取手段と、 該読取手段の出力画像信号を複数のデータ形態に変換し
   て出力する出力手段と、 前記信号形態に応じて前記出力手段のひとつの出力デー
   タ形態を選択する選択手段と、 前記データ形態に応じて夫々の処理を行う処理手段とを
   具備したことを特徴とする画像通信装置。