JPS60205767A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS60205767A JPS60205767A JP6394884A JP6394884A JPS60205767A JP S60205767 A JPS60205767 A JP S60205767A JP 6394884 A JP6394884 A JP 6394884A JP 6394884 A JP6394884 A JP 6394884A JP S60205767 A JPS60205767 A JP S60205767A
- Authority
- JP
- Japan
- Prior art keywords
- line
- signal line
- data
- address
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）発明の技術分野
本発明はデータ処理装置、とくにダイレクトアドレスモ
ードによって両像データ等の処理を行うデータ処理装置
に関する。
ードによって両像データ等の処理を行うデータ処理装置
に関する。
（ｂ）技術の背景
計算機システムを利用した画像データ処理においては９
通常、被処理画像をマトリックス状（方眼状）に配列さ
れる画素に分割し１画素毎に各々の画像情報（たとえば
濃度）を多値データによって表しているため、処理の対
象となるデータの量が非富に多く、これに伴って処理に
長時間を必要としている。・ また画像処理の内容も、たとえば、パターンの認識・輪
郭の抽出・輪郭長の計算・面積の計算・濃度の変換・ノ
イズの除去など、目的に応じて多種多様である。
通常、被処理画像をマトリックス状（方眼状）に配列さ
れる画素に分割し１画素毎に各々の画像情報（たとえば
濃度）を多値データによって表しているため、処理の対
象となるデータの量が非富に多く、これに伴って処理に
長時間を必要としている。・ また画像処理の内容も、たとえば、パターンの認識・輪
郭の抽出・輪郭長の計算・面積の計算・濃度の変換・ノ
イズの除去など、目的に応じて多種多様である。
したがって、処理内容に応じた種々の画像処理専用のモ
ジュール化されたデータ処理装置（以下演算モジュール
と称する）が開発され、また処理速度を上げるためにダ
イレクトメモリアクセス（以下ＤＭＡと書く）方式によ
って、かつまた使用環境に応じた各種のインタフェース
接続条件で用いられることが多い。
ジュール化されたデータ処理装置（以下演算モジュール
と称する）が開発され、また処理速度を上げるためにダ
イレクトメモリアクセス（以下ＤＭＡと書く）方式によ
って、かつまた使用環境に応じた各種のインタフェース
接続条件で用いられることが多い。
（Ｃ）従来技術と問題点
第１図ないし第４図は画像処理において現在よく用いら
れている４種類のインタフェース条件による接続例を示
したものであり、第１図は制御バスＣとデータバスＤと
アドレスバスＡとからなる１組のシステムハスによって
ポスト計算機１と演算モジュール２と画像メモリ３とを
接続した例であり、演算モジュール２と画像メモリ３と
の間で口Ｈ＾モードによってデータ転送を行う間は、バ
スが演算モジュール２によって占有されるためにボスト
計算ｔａ ｔによる制御のできない画像処理システムで
ある。
れている４種類のインタフェース条件による接続例を示
したものであり、第１図は制御バスＣとデータバスＤと
アドレスバスＡとからなる１組のシステムハスによって
ポスト計算機１と演算モジュール２と画像メモリ３とを
接続した例であり、演算モジュール２と画像メモリ３と
の間で口Ｈ＾モードによってデータ転送を行う間は、バ
スが演算モジュール２によって占有されるためにボスト
計算ｔａ ｔによる制御のできない画像処理システムで
ある。
第２図はホスト計算機１と演算モジュール４との間を制
御バスＣＩとデータバスＤＩとアドレスバス＾１とから
なる１組のシステムバスによって接続し。
御バスＣＩとデータバスＤＩとアドレスバス＾１とから
なる１組のシステムバスによって接続し。
演算モジュール４と画像メモリ３との間を制御バスＣ２
とデータバスＤ２とアドレスバス八２とからなる１組の
画像バスによって接続した例であり、ｆ４算モジュール
４と画像メモリ３との間でデータ転送中でもポスト計算
機ｌから演算モジュール４に対する制御を行うことので
きる画像処理システムである。
とデータバスＤ２とアドレスバス八２とからなる１組の
画像バスによって接続した例であり、ｆ４算モジュール
４と画像メモリ３との間でデータ転送中でもポスト計算
機ｌから演算モジュール４に対する制御を行うことので
きる画像処理システムである。
第３図はポスト計算機ｌと演算モジュール５との間を制
御ハスｃｔとデータバスＤ２とアドレスバスＡｌとから
なる１組のシステムパスによって接続し。
御ハスｃｔとデータバスＤ２とアドレスバスＡｌとから
なる１組のシステムパスによって接続し。
演算モジュール５と画像メモリ３との間−を制御バスＣ
２とリードデータバスＲＤとアドレスバス＾２とからな
る１組の画像バスと、制御バスＣ３とライトデータバス
−〇とアドレスバス＾３とからなる１組の画像バスとに
よって接続した例であり、演算モジュール５は画像メモ
リ３との間でデータの書込みと読取りとを同時に行うこ
とのできる画像処理システムである。
２とリードデータバスＲＤとアドレスバス＾２とからな
る１組の画像バスと、制御バスＣ３とライトデータバス
−〇とアドレスバス＾３とからなる１組の画像バスとに
よって接続した例であり、演算モジュール５は画像メモ
リ３との間でデータの書込みと読取りとを同時に行うこ
とのできる画像処理システムである。
第４図はポスト計算ｔａｌと複数（４個）の演算モジュ
ール６との間を制御バスＣとデータバスＤとアドレスバ
スＡとからなる１組のシステムパスによって接続し１画
像メモリ３１と複数の演算モジュール６と画像メモリ３
２との間をそれぞれ画像ハスＬ１・Ｌ２・Ｌ３・Ｌ４お
よびＬ５によって接続した例であり、パイプライン処瑚
によって高速に画像処理を行うことのできる画像処理シ
ステムである。
ール６との間を制御バスＣとデータバスＤとアドレスバ
スＡとからなる１組のシステムパスによって接続し１画
像メモリ３１と複数の演算モジュール６と画像メモリ３
２との間をそれぞれ画像ハスＬ１・Ｌ２・Ｌ３・Ｌ４お
よびＬ５によって接続した例であり、パイプライン処瑚
によって高速に画像処理を行うことのできる画像処理シ
ステムである。
このように、従来の演算モジュール２・４・５および６
は、それぞれにおける処理内容が同じであっても、イン
タフェース接続条件が異なる場合には互換性が無いので
相互に流用できないという欠点があった。
は、それぞれにおける処理内容が同じであっても、イン
タフェース接続条件が異なる場合には互換性が無いので
相互に流用できないという欠点があった。
（ｄ）発明の目的
本発明の１−１的は、各種のインタフェース接続条件に
対して共用することのできる演算モジュールを提供する
ことにある。
対して共用することのできる演算モジュールを提供する
ことにある。
（ｅ）発明の構成
本発明になるデータ処理は、アドレス線とデータ線と告
込み許ｉ１１信号線と読取り許可信号線とメモリリクエ
スト信号線とを有する制御インタフェースと、アＩ゛レ
ス線とデータ線と読取り許可信号線とバスリフニス（・
信号線とを有する読取りインタフェースと、アドレス線
とデータ線と書込み許ｉｒＪ信号線とハスリクエスト信
号線とを有する書込みインタフェースとを備えることを
特徴とするものである。
込み許ｉ１１信号線と読取り許可信号線とメモリリクエ
スト信号線とを有する制御インタフェースと、アＩ゛レ
ス線とデータ線と読取り許可信号線とバスリフニス（・
信号線とを有する読取りインタフェースと、アドレス線
とデータ線と書込み許ｉｒＪ信号線とハスリクエスト信
号線とを有する書込みインタフェースとを備えることを
特徴とするものである。
（ｆ）発明の実施例
次に本発明の要旨を実施例によっ°（置体的に説明する
。
。
第５図は本発明による演算モジュールの一実施例の構成
図であり、■・■・■・■・■および■は制御インタフ
ェースを構成し、■は２４ビ・ノド幅のアドレス線、■
は後記モード選択信号線■によって８ビツトと１６ビツ
トと３２ビットとの何れかのビット幅を選択できるデー
タ線、■は１ビツト幅の書込み許可信号線、■はｌビッ
ト幅の読取り許可信号線、■はデータ線■によるデータ
送信モードを選択する２ビツト幅のモード選択信号線、
■は１ビツト幅のメモリリクエスト信号線、■・■・■
および［相］は読取りインタフェースを構成し。
図であり、■・■・■・■・■および■は制御インタフ
ェースを構成し、■は２４ビ・ノド幅のアドレス線、■
は後記モード選択信号線■によって８ビツトと１６ビツ
トと３２ビットとの何れかのビット幅を選択できるデー
タ線、■は１ビツト幅の書込み許可信号線、■はｌビッ
ト幅の読取り許可信号線、■はデータ線■によるデータ
送信モードを選択する２ビツト幅のモード選択信号線、
■は１ビツト幅のメモリリクエスト信号線、■・■・■
および［相］は読取りインタフェースを構成し。
■は２４ビツト幅のアドレス線、■は８ビツト・１６ビ
ツトまたは３２ビツトのビット幅のデータ線、■は１ビ
ツト幅の読取り許可信号線、［相］はｌビット幅のバス
リクエスト信号線、また、■・＠・＠および＠は書込み
インタフェースを構成し、■は２４ビツト幅のアドレス
線２．＠は８ビツト・１６ビノトまたは３２ビツトのビ
ット幅のデータ線、＠は１ビツト幅の書込み許可信号線
、０はｌビット幅のハスリクエスト信号線である。
ツトまたは３２ビツトのビット幅のデータ線、■は１ビ
ツト幅の読取り許可信号線、［相］はｌビット幅のバス
リクエスト信号線、また、■・＠・＠および＠は書込み
インタフェースを構成し、■は２４ビツト幅のアドレス
線２．＠は８ビツト・１６ビノトまたは３２ビツトのビ
ット幅のデータ線、＠は１ビツト幅の書込み許可信号線
、０はｌビット幅のハスリクエスト信号線である。
演算モジュール７の制御は、アドレス線■によって与え
られるアドレス空間に割り当てられる制御レジスタに対
し、ホスト［１１算機星からデータ線■を介して第６図
に示すようなコマンドを書き込むことによってｊｉわれ
る。
られるアドレス空間に割り当てられる制御レジスタに対
し、ホスト［１１算機星からデータ線■を介して第６図
に示すようなコマンドを書き込むことによってｊｉわれ
る。
また、演算モジュール７は、前記読取りインタフェース
および書込みインタフェースによって画像メモリ３のア
ドレスを指定し１画像メモリ３上の仕立の領域のデータ
に対してアクセスすることができる。
および書込みインタフェースによって画像メモリ３のア
ドレスを指定し１画像メモリ３上の仕立の領域のデータ
に対してアクセスすることができる。
第７図ないし第１０図は演算モジュール７による画像処
理の方式を例示したものであり、第７図は読取りインタ
フェースのみを用い画像メモリ３に格納されている画像
データから特徴抽出を行う場合の例、第８図は読取りイ
ンタフェースのみを用い、かつデータ線■を二つに分割
して使用することによって、２自の画像メモリ３１およ
び３２の各々に格納されている二つの画像データの間で
何等かの演算を行った結果から特徴を抽出する場合の例
。
理の方式を例示したものであり、第７図は読取りインタ
フェースのみを用い画像メモリ３に格納されている画像
データから特徴抽出を行う場合の例、第８図は読取りイ
ンタフェースのみを用い、かつデータ線■を二つに分割
して使用することによって、２自の画像メモリ３１およ
び３２の各々に格納されている二つの画像データの間で
何等かの演算を行った結果から特徴を抽出する場合の例
。
第９図は読取りインタフェースと書・込みインタフェー
スとを用い、一方の画像メモリ３１に格納されている画
像データに対し何等かの処理を施して処理結果を他の画
像メモリ３２に格納する場合の例。
スとを用い、一方の画像メモリ３１に格納されている画
像データに対し何等かの処理を施して処理結果を他の画
像メモリ３２に格納する場合の例。
第１０図は２台の画像メモリ３１および３２の各々に格
納されている二つの画像データの間で何等かの演算を行
った結果を他の画像メモリ３３に格納する場合の例であ
３゜ 第１１図ないし第１４図は２第１図ないし第４図によっ
て説明した４種類のインタフェース条件による接続例に
おける演算モジュール２・４・５および６を、それぞれ
本実施例による演算モジュール７に置き換えた接続例で
あり、第１１図は制御バスＣとデータバスＤとアドレス
バスＡとか−らなる１組のシステムハスによってホスト
計算機１と演算モジュール７と画像メモリ３とを接続し
た例、第１２図はホスト計算機１と演算モジュール７と
の間を制御バスＣ２とデータ／マスＤ１とアドレスバス
酊とからなる１組のシステムバスによって接続し、演算
モジュール７と画像メモリ３との間を制御バスＣ２とデ
ータ／マスＤ２とアドレスバス八２とからなる１組の画
像バスによって接続した例、第１３図はホストδ１算ｗ
Ｕｌと演算モジュール７との間を制御バスＣ１とデータ
バスＤとアドレスバス八１とからなる１組のシステムバ
スによって接続し、演算モジュール７と画像メモリ３と
の間を制御バスＣ２とリードデータバスＲＤとアドレス
バス牝とからなる１組の画像バスと、制御バスＣ３とラ
イトデータバスＷＤとアドレスバス紹とからなる１組の
画像バスとによっ′ζ接続した例、また第１４図はポス
ト計算機１と複数の演算モジュール７との間を制御バス
ＣとデータバスＤとアドレスバスＡとからなる１組のシ
ステムバスによって接続し２画像メモリ３１と複数の演
算モジュール７と画像メモリ３２との間をそれぞれ画像
バスＬ１・Ｌ２およびＬ３によって接続した例である。
納されている二つの画像データの間で何等かの演算を行
った結果を他の画像メモリ３３に格納する場合の例であ
３゜ 第１１図ないし第１４図は２第１図ないし第４図によっ
て説明した４種類のインタフェース条件による接続例に
おける演算モジュール２・４・５および６を、それぞれ
本実施例による演算モジュール７に置き換えた接続例で
あり、第１１図は制御バスＣとデータバスＤとアドレス
バスＡとか−らなる１組のシステムハスによってホスト
計算機１と演算モジュール７と画像メモリ３とを接続し
た例、第１２図はホスト計算機１と演算モジュール７と
の間を制御バスＣ２とデータ／マスＤ１とアドレスバス
酊とからなる１組のシステムバスによって接続し、演算
モジュール７と画像メモリ３との間を制御バスＣ２とデ
ータ／マスＤ２とアドレスバス八２とからなる１組の画
像バスによって接続した例、第１３図はホストδ１算ｗ
Ｕｌと演算モジュール７との間を制御バスＣ１とデータ
バスＤとアドレスバス八１とからなる１組のシステムバ
スによって接続し、演算モジュール７と画像メモリ３と
の間を制御バスＣ２とリードデータバスＲＤとアドレス
バス牝とからなる１組の画像バスと、制御バスＣ３とラ
イトデータバスＷＤとアドレスバス紹とからなる１組の
画像バスとによっ′ζ接続した例、また第１４図はポス
ト計算機１と複数の演算モジュール７との間を制御バス
ＣとデータバスＤとアドレスバスＡとからなる１組のシ
ステムバスによって接続し２画像メモリ３１と複数の演
算モジュール７と画像メモリ３２との間をそれぞれ画像
バスＬ１・Ｌ２およびＬ３によって接続した例である。
以上説明したように、上記実施例の演算モジュール７は
、第１１図ないし第１４図に例示したような各種の接続
が何れも可能であるので、同じ演算モジュール７を使用
することによって第７図ないし第１θ図に例示したよう
な各種の画像処理を行うことができる。
、第１１図ないし第１４図に例示したような各種の接続
が何れも可能であるので、同じ演算モジュール７を使用
することによって第７図ないし第１θ図に例示したよう
な各種の画像処理を行うことができる。
（ｇ）発明の詳細
な説明したように１本発明によれば同じ演算モジュール
（データ処理装置）を各種のインタフェース接続条件に
よって接続して使用することができる。
（データ処理装置）を各種のインタフェース接続条件に
よって接続して使用することができる。
第１図・第２図・第３図および第４図は従来例に関する
説明図、第５図は本発明一実施例の福成図、第６図は同
実施例の説明図、第７図・第８図・第９図および第１０
図は同実施例による画像処理方式の例、第１１図・第１
２図・第１３図および第１４図は同実施例による画像処
理システムの構成例を示す。 図中、ｌはホスト計算機、３は画像メモリ、７は演算モ
ジュール、■はアドレス線、■はデータ線、■は書込み
許可信号線、■は読取り許可信号線、■はモード選択信
号線、■はメモリリクエスト信号線、■はアドレス線、
■はデータ線、■は読取り許可信号線、［株］はバスリ
クエスト信号線。 ■はアドレス線、＠はデータ線、■は書込み許可信号線
、■はバスリクエスト信号線である。 隼 １ 目 簿 ２９ 豫 １ 縛４ 閉 ネ ５ 日 ■■■■ Ｑ岨璽υ（９） ネ ６ 図 簿 １１ 目 簿７２ ｆＩ 茸 ！３ 目
説明図、第５図は本発明一実施例の福成図、第６図は同
実施例の説明図、第７図・第８図・第９図および第１０
図は同実施例による画像処理方式の例、第１１図・第１
２図・第１３図および第１４図は同実施例による画像処
理システムの構成例を示す。 図中、ｌはホスト計算機、３は画像メモリ、７は演算モ
ジュール、■はアドレス線、■はデータ線、■は書込み
許可信号線、■は読取り許可信号線、■はモード選択信
号線、■はメモリリクエスト信号線、■はアドレス線、
■はデータ線、■は読取り許可信号線、［株］はバスリ
クエスト信号線。 ■はアドレス線、＠はデータ線、■は書込み許可信号線
、■はバスリクエスト信号線である。 隼 １ 目 簿 ２９ 豫 １ 縛４ 閉 ネ ５ 日 ■■■■ Ｑ岨璽υ（９） ネ ６ 図 簿 １１ 目 簿７２ ｆＩ 茸 ！３ 目
Claims (1)
- アドレス線とデータ線と書込み許ｉす１ａ号線と読取り
詐ＩＪＪ信ぢ線とメモリリクエスト信号線とを有する制
御インタフェースと、アドレス線とデータ線と読取り許
可信号線とバスリクエスト信号線とを有する読取りイン
タフェースと、アドレス線とデータ線と書込み許可信号
線とバスリクエスト信号線とを有する書込みインタフェ
ースとを備えることを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6394884A JPS60205767A (ja) | 1984-03-30 | 1984-03-30 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6394884A JPS60205767A (ja) | 1984-03-30 | 1984-03-30 | デ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60205767A true JPS60205767A (ja) | 1985-10-17 |
Family
ID=13244070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6394884A Pending JPS60205767A (ja) | 1984-03-30 | 1984-03-30 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60205767A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5427740A (en) * | 1977-08-03 | 1979-03-02 | Toshiba Corp | Information processing unit |
| JPS567160A (en) * | 1979-06-29 | 1981-01-24 | Toshiba Corp | System controller |
| JPS5710929A (en) * | 1980-06-24 | 1982-01-20 | Jeol Ltd | Exposing method by electron beam |
| JPS57101928A (en) * | 1980-12-17 | 1982-06-24 | Toshiba Corp | Interruption controlling system |
-
1984
- 1984-03-30 JP JP6394884A patent/JPS60205767A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5427740A (en) * | 1977-08-03 | 1979-03-02 | Toshiba Corp | Information processing unit |
| JPS567160A (en) * | 1979-06-29 | 1981-01-24 | Toshiba Corp | System controller |
| JPS5710929A (en) * | 1980-06-24 | 1982-01-20 | Jeol Ltd | Exposing method by electron beam |
| JPS57101928A (en) * | 1980-12-17 | 1982-06-24 | Toshiba Corp | Interruption controlling system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5765024A (en) | System for requesting access to DMA channel having address not in DMA registers by replacing address of DMA register with address of requested DMA channel | |
| US4561072A (en) | Memory system handling a plurality of bits as a unit to be processed | |
| US20200159681A1 (en) | Information processor with tightly coupled smart memory unit | |
| GB1353995A (en) | Data processing system | |
| CA2118995A1 (en) | Arbitration Logic for Multiple Bus Computer System | |
| US4764896A (en) | Microprocessor assisted memory to memory move apparatus | |
| JPS60205767A (ja) | デ−タ処理装置 | |
| CN112001836A (zh) | 一种图像处理装置 | |
| KR960001023B1 (ko) | 이기종 버스시스템에서의 버스 공유방법 및 버스 스와핑장치 | |
| JPH0584539B2 (ja) | ||
| JPS6122830B2 (ja) | ||
| JPH0646413B2 (ja) | デ−タ処理プロセッサ | |
| JP4612352B2 (ja) | ラベリング処理装置及びラベリング処理方法 | |
| JPS59183424A (ja) | 情報処理装置 | |
| JPS61233869A (ja) | 画像処理装置 | |
| JPS5856891B2 (ja) | 情報処理システム | |
| JPS6354646A (ja) | メモリ回路 | |
| JPS603673B2 (ja) | 文字読取装置 | |
| JPS61153770A (ja) | 画像処理装置 | |
| JPS642985B2 (ja) | ||
| JPH04291681A (ja) | 超高速画像処理システムのフィルタリング処理方式 | |
| JPH08227378A (ja) | 大容量メモリの高速データ処理方法 | |
| JPH01269141A (ja) | 拡張ポートを有するマイクロプロセッサ | |
| JPS6175483A (ja) | 文字読取装置 | |
| JPS62130438A (ja) | メモリアクセス方式 |