CN112001836A - 一种图像处理装置 - Google Patents

一种图像处理装置 Download PDF

Info

Publication number
CN112001836A
CN112001836A CN202010631900.1A CN202010631900A CN112001836A CN 112001836 A CN112001836 A CN 112001836A CN 202010631900 A CN202010631900 A CN 202010631900A CN 112001836 A CN112001836 A CN 112001836A
Authority
CN
China
Prior art keywords
image processing
data
image
module
image data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010631900.1A
Other languages
English (en)
Inventor
刘洋
高军军
文湘鄂
宋磊
贾惠柱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Boya Huishi Intelligent Technology Research Institute Co ltd
Original Assignee
Beijing Boya Huishi Intelligent Technology Research Institute Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Boya Huishi Intelligent Technology Research Institute Co ltd filed Critical Beijing Boya Huishi Intelligent Technology Research Institute Co ltd
Priority to CN202010631900.1A priority Critical patent/CN112001836A/zh
Publication of CN112001836A publication Critical patent/CN112001836A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00—Arrangements for image or video recognition or understanding
    • G06V10/40—Extraction of image or video features
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2200/00—Indexing scheme for image data processing or generation, in general
    • G06T2200/28—Indexing scheme for image data processing or generation, in general involving image processing hardware

Abstract

本申请提供一种图像处理装置，包括：图像数据写入模块，用于接收图像数据；数据处理控制模块，用于将图像数据输出至图像处理模块，并配置图像处理模块的图像处理参数；图像处理模块，包括并行运行的多个图像处理单元，每个图像处理单元，用于根据图像处理参数执行图像处理操作，获得图像处理结果数据。本申请图像处理单元为能实现图像处理功能的硬件实体(电路)，且多个图像处理单元能够并行运行。因此，图像处理装置能够根据图像处理任务的实际要求配置相应的图像处理单元，从而相较于采用软件程序实现图像处理的方式，能够同时处理海量的图像数据，且在图像处理的速度、效率以及稳定性上更加优越。

Description

一种图像处理装置
技术领域
本申请涉及图像处理技术领域，具体涉及一种图像处理装置。
背景技术
目前行业内的对图像数据的处理(如目标图形识别)多以人工智能及软件算法在固有平台上进行相应的图形识别算法来实现。然而，这些图像处理平台对图像数据的处理速率与该平台的中央处理器(CPU)的运算能力有关。因此，图像数据处理的速率不高，且无法处理海量的图像数据。
因此，需要提供一种处理速率高，且能处理海量图像数据的图像处理装置。
发明内容
本申请的目的是提供一种图像处理装置。
本申请提供一种图像处理装置，包括：
图像数据写入模块，用于接收图像数据；
数据处理控制模块，用于将所述图像数据输出至图像处理模块，并配置所述图像处理模块的图像处理参数；
图像处理模块，包括并行运行的多个图像处理单元，每个图像处理单元，用于根据所述图像处理参数执行图像处理操作，获得图像处理结果数据。
在本申请的一些实施方式中，所述图像处理装置包括N个图像处理单元，其中N不小于3。
在本申请的一些实施方式中，所述图像处理装置还包括共享内存，所述共享内存用于实现所述数据处理控制模块和所述图像处理模块的数据交互。
在本申请的一些实施方式中，所述图像数据写入模块包括PCI－E接口。
在本申请的一些实施方式中，所述图像数据写入模块还包括双倍速率同步动态随机存储器DDR，所述双倍速率同步动态随机存储器DDR用于缓存从所述图像数据写入模块写入的图像数据，并缓存所述图像处理模块输出的图像处理结果数据。
在本申请的一些实施方式中，所述图像处理装置还包括直接存储器访问模块DMA，所述直接存储器访问模块用于调取所述双倍速率同步动态随机存储器中缓存的数据。
在本申请的一些实施方式中，所述图像处理单元为CDVS单元、车辆检测单元、人体检测单元、人脸检测单元、车牌定位单元中的一个或多个，其中，
所述CDVS单元，用于根据所述图像数据进行特征值提取和压缩；
所述车辆监测模块，用于对所述图像数据进行缩放得到固定尺寸图片，检测车辆特征信息；
人体检测单元，用于根据所述图像数据提取人体属性特征数据，检测行人特征信息；
所述人脸检测单元，用于对所述图像数据进行处理，使所述图像数据满足预设的分辨率，监测人脸特征信息；
所述车牌定位单元，用于根据所述图像数据，检测车牌特征信息。
在本申请的一些实施方式中，所述图像数据写入模块、所述数据处理控制模块和所述图像处理模块中任意两个模块之间通过高速总线AHB和/或扩展总线AXI实现数据交互。
在本申请的一些实施方式中，所述数据处理控制模块包括哈佛结构的中央处理器。
在本申请的一些实施方式中，所述图像处理模块集成在FPGA芯片或者ASIC电路芯片上。
相较于现有技术，本申请实施例提供的图像处理装置，图像处理单元为能实现图像处理功能的硬件实体(电路)，且多个图像处理单元能够并行运行。因此，本申请的图像处理装置能够根据图像处理任务的实际要求配置相应的图像处理单元，从而相较于采用软件程序实现图像处理的方式，本申请的图像处理装置能够同时处理海量的图像数据，且在图像处理的速度、效率以及稳定性上更加优越。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本申请的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1示出了本申请的一些实施方式所提供的一种图像处理装置的控制图；
图2示出了本申请的一些实施方式所提供的一种图像处理装置的数据交互图；
其中，附图标记为：1、图像数据写入模块；11、PCI-E接口；12、双倍速率同步动态随机存储器；2、数据处理控制模块；21、程序指令存储；22、数据存储；3、图像处理模块；30、图像处理单元；41、高速总线AHB；42、扩展总线AXI；5、共享内存；6、直接存储访问模块；7、联合测试工作组模块。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
需要注意的是，除非另有说明，本申请使用的技术术语或者科学术语应当为本申请所属领域技术人员所理解的通常意义。
另外，术语“第一”和“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
本申请实施例提供一种图像处理装置，下面结合实施例及附图进行示例性说明。
如图1至2所示，本申请的图像处理装置，可以包括：
图像数据写入模块1，用于接收图像数据；
数据处理控制模块2，用于将图像数据输出至图像处理模块3，并配置图像处理模块3的图像处理参数；
图像处理模块3，包括并行运行的多个图像处理单元30，每个图像处理单元30，用于根据图像处理参数执行图像处理操作，获得图像处理结果数据。
其中，图像数据写入模块1从外界接收图像数据，该模块可以包括数据输入接口，例如，PCI接口、网口、USB接口等数据输入接口。
数据处理控制模块2可以是中央处理器(CPU)，该模块负责图像处理整个过程中的数据交互控制和数据处理控制，例如，控制当前运行那些图像处理单元30、这些图像处理单元30的运行参数，外设配置、任务调度等。
图像处理模块3的每个图像处理单元30(如紧凑视觉描述子CDVS单元)为能够运行图像处理任务的硬件结构(电路)，多个图像处理单元30并行运行，在进行图像处理时，可以是多个图像处理单元30全部运行，也可以是部分图像处理单元30运行。
本申请实施例提供的图像处理装置，图像处理单元30为能实现图像处理功能的硬件实体(电路)，且多个图像处理单元30能够并行运行。因此，本申请的图像处理装置能够根据图像处理任务的实际要求配置相应的图像处理单元30，从而相较于采用软件程序实现图像处理的方式，本申请的图像处理装置能够同时处理海量的图像数据，且在图像处理的速度、效率以及稳定性上更加优越。
进一步地，本实施例图像处理装置包括N个图像处理单元30，其中N不小于3。
一般情况下，依赖软件程序运行图像处理的方式，最多可以同时调用两套程序并行运行图像处理任务。
本实施例中，图像处理单元30可以根据图像数据处理任务的实际需求而设计，从而能够满足了对海量图像数据高速率处理的要求。
在本申请实施例的一些变更实施方式中，本实施例图像处理装置还包括共享内存(sharemem)4，共享内存4用于实现数据处理控制模块2和图像处理模块3的数据交互。
本实施例适用于多个图像处理单元30运算频繁调用的应用，数据处理控制模块2(如CPU)与图形运算单元之间使用共享内存(sharemem)4进行数据交换，共享内存4为可同时读写的存储即可。这样做有利于数据处理控制模块2分时复用以及多个图像处理单元30同时工作，提高工作效率。图像处理单元30与数据处理控制模块2可单独运行并且不用彼此进行等待只要共享内存(sharemem)4与他们进行交互即可。例如，数据处理控制模块2从图像数据写入模块1(如外围PCI-E接口11)读入多副图像信息到共享内存(sharemem)4中，待一个或多个图像处理单元30读取运算完成之后，数据处理控制模块2从共享内存4的输出口将结果读回通过外部存储以及接口返回到外部主机及相关设备，用于提高与主机软件灵活配置及调度。
在本申请实施例的一些变更实施方式中，图像数据写入模块1包括PCI-E接口11。
本实施例中，总线结构简单、成本低、设计简单，能够快速的传输海量的图像数据，且PCI－E接口与高速总线AHB41和扩展总线AXI42的连接结构较为简单。
进一步地，图像数据写入模块1还包括双倍速率同步动态随机存储器12，双倍速率同步动态随机存储器DDR用于缓存从图像数据写入模块1写入的图像数据，并缓存图像处理模块3输出的图像处理结果数据。
本实施例中，双倍速率同步动态随机存储器(Double DataRate，DDR)12在一个时钟周期内传输两次数据，它能够在时钟的上升期和下降期各传输一次数据，从而提高了图像数据写入模块1接收图像数据的速率。
更进一步地，本实施例图像处理装置还包括直接存储器访问(Direct MemoryAccess，DMA)模块6，直接存储器访问模块6用于调取双倍速率同步动态随机存储器中缓存的数据。
本实施例中，直接存储器访问模块6它允许不同速度的硬件图像处理装置来沟通，DMA传输将数据从一个地址空间复制到另外一个地址空间，而不需要依赖于CPU的大量中断负载。否则，CPU需要从来源把每一片段的资料复制到暂存器，然后把它们再次写回到新的地方。在这个时间中，CPU对于其他的工作来说就无法使用。因此，提高了图像处理装置以外的终端调用双倍速率同步存储中缓存的数据的灵活性。
更进一步地，本实施例图像处理装置还包括联合测试工作组(JointTestActionGroup，JTAG)模块7，用于测试集成图像处理装置的印刷电路板功能。
在本申请实施例的一些变更实施方式中，图像处理单元30为CDVS单元、车辆检测单元、人体检测单元、人脸检测单元、车牌定位单元中的一个或多个，其中，
CDVS单元，用于根据图像数据进行特征值提取和压缩；
车辆监测模块，用于对图像数据进行缩放得到固定尺寸图片，检测车辆特征信息；
人体检测单元，用于根据图像数据提取人体属性特征数据，检测行人特征信息；
人脸检测单元，用于对图像数据进行处理，使图像数据满足预设的分辨率，监测人脸特征信息；
车牌定位单元，用于根据图像数据，检测车牌特征信息。
当然，图像处理单元30不限于实现本实施例所记载的图像处理功能的图像处理单元30。
在本申请实施例的一些变更实施方式中，图像数据写入模块1、数据处理控制模块2和图像处理模块3中任意两个模块之间通过高速总线AHB41和/或扩展总线AXI42实现数据交互。
本实施例中，根据图像处理装置的不同模块之间的数据交互需求，单独采用高速总线AHB41或扩展总线AXI42进行数据交互或者两个模块中的一者连接高速总线AHB41，另一者连接扩展总线AXI42，高速总线AHB41和扩展总线AXI42之间通信连接的方式实现数据交互。从而简化了图像处理装置的不同模块之间进行数据交互的结构。
在本申请实施例的一些变更实施方式中，数据处理控制模块2包括哈佛结构的中央处理器。
其中，哈佛结构是一种将程序指令存储(icache)21和数据存储(dcache)22分开的存储器结构。哈佛结构是一种并行体系结构，它的主要特点是将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个独立的存储器，每个存储器独立编址、独立访问。
本实施例中，存储指令以及数据，挂载在各自总线上，这样就避免了数据处理控制模块2(CPU)与运算存储器的带宽的竞争，可降低整体设计中数据处理控制模块2(CPU)与图像处理模块3的设计耦合性。
在本申请实施例的一些变更实施方式中，图像处理模块3集成在FPGA芯片或者ASIC电路芯片上。
其中，高速总线AHB41和扩展总线AXI42也集成在FPGA芯片或者ASIC电路芯片上。
需要说明的是，附图中的流程图和框图显示了根据本申请的多个实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、图像处理装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的图像处理装置和方法，可以通过其它的方式实现。以上所描述的图像处理装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，图像处理装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围，其均应涵盖在本申请的权利要求和说明书的范围当中。

Claims (10)

1.一种图像处理装置，其特征在于，以硬件结构实现图像处理，所述装置包括：
图像数据写入模块，用于接收图像数据；
数据处理控制模块，用于将所述图像数据输出至图像处理模块，并配置所述图像处理模块的图像处理参数；
图像处理模块，包括并行运行的多个图像处理单元，每个图像处理单元，用于根据所述图像处理参数执行图像处理操作，获得图像处理结果数据。
2.根据权利要求1所述的图像处理装置，其特征在于，所述图像处理装置包括N个图像处理单元，其中N不小于3。
3.根据权利要求1所述的图像处理装置，其特征在于，所述图像处理装置还包括共享内存，所述共享内存用于实现所述数据处理控制模块和所述图像处理模块的数据交互。
4.根据权利要求1所述的图像处理装置，其特征在于，所述图像数据写入模块包括PCI－E接口。
5.根据权利要求4所述的图像处理装置，其特征在于，所述图像数据写入模块还包括双倍速率同步动态随机存储器DDR，所述双倍速率同步动态随机存储器DDR用于缓存从所述图像数据写入模块写入的图像数据，并缓存所述图像处理模块输出的图像处理结果数据。
6.根据权利要求4所述的图像处理装置，其特征在于，所述图像处理装置还包括直接存储器访问模块DMA，所述直接存储器访问模块用于调取所述双倍速率同步动态随机存储器中缓存的数据。
7.根据权利要求1所述的图像处理装置，其特征在于，所述图像处理单元为CDVS单元、车辆检测单元、人体检测单元、人脸检测单元、车牌定位单元中的一个或多个，其中，
所述CDVS单元，用于根据所述图像数据进行特征值提取和压缩；
所述车辆监测模块，用于对所述图像数据进行缩放得到固定尺寸图片，检测车辆特征信息；
人体检测单元，用于根据所述图像数据提取人体属性特征数据，检测行人特征信息；
所述人脸检测单元，用于对所述图像数据进行处理，使所述图像数据满足预设的分辨率，监测人脸特征信息；
所述车牌定位单元，用于根据所述图像数据，检测车牌特征信息。
8.根据权利要求1所述的图像处理装置，其特征在于，所述图像数据写入模块、所述数据处理控制模块和所述图像处理模块中任意两个模块之间通过高速总线AHB和/或扩展总线AXI实现数据交互。
9.根据权利要求1所述的图像处理装置，其特征在于，所述数据处理控制模块包括哈佛结构的中央处理器。
10.根据权利要求1所述的图像处理装置，其特征在于，所述图像处理模块集成在FPGA芯片或者ASIC电路芯片上。
CN202010631900.1A 2020-07-03 2020-07-03 一种图像处理装置 Pending CN112001836A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010631900.1A CN112001836A (zh) 2020-07-03 2020-07-03 一种图像处理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010631900.1A CN112001836A (zh) 2020-07-03 2020-07-03 一种图像处理装置

Publications (1)

Publication Number Publication Date
CN112001836A true CN112001836A (zh) 2020-11-27

Family

ID=73467430

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010631900.1A Pending CN112001836A (zh) 2020-07-03 2020-07-03 一种图像处理装置

Country Status (1)

Country Link
CN (1) CN112001836A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6384832B1 (en) * 1998-03-05 2002-05-07 Hitachi, Ltd. Image processing apparatus and image processing system using the apparatus
CN102306371A (zh) * 2011-07-14 2012-01-04 华中科技大学 一种分层并行的模块化序列图像实时处理装置
US20120147016A1 (en) * 2009-08-26 2012-06-14 The University Of Tokyo Image processing device and image processing method
CN103020890A (zh) * 2012-12-17 2013-04-03 中国科学院半导体研究所 基于多层次并行处理的视觉处理装置
CN104932994A (zh) * 2015-06-17 2015-09-23 青岛海信信芯科技有限公司 一种数据处理方法及装置
CN108881709A (zh) * 2017-12-18 2018-11-23 南通使爱智能科技有限公司 一种可扩展智能图像处理加速装置和加速方法
CN109741237A (zh) * 2018-12-28 2019-05-10 中国科学院半导体研究所 大规模图像数据处理系统及方法
CN110648273A (zh) * 2019-09-27 2020-01-03 中国科学院长春光学精密机械与物理研究所 实时图像处理装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6384832B1 (en) * 1998-03-05 2002-05-07 Hitachi, Ltd. Image processing apparatus and image processing system using the apparatus
US20120147016A1 (en) * 2009-08-26 2012-06-14 The University Of Tokyo Image processing device and image processing method
CN102306371A (zh) * 2011-07-14 2012-01-04 华中科技大学 一种分层并行的模块化序列图像实时处理装置
CN103020890A (zh) * 2012-12-17 2013-04-03 中国科学院半导体研究所 基于多层次并行处理的视觉处理装置
CN104932994A (zh) * 2015-06-17 2015-09-23 青岛海信信芯科技有限公司 一种数据处理方法及装置
CN108881709A (zh) * 2017-12-18 2018-11-23 南通使爱智能科技有限公司 一种可扩展智能图像处理加速装置和加速方法
CN109741237A (zh) * 2018-12-28 2019-05-10 中国科学院半导体研究所 大规模图像数据处理系统及方法
CN110648273A (zh) * 2019-09-27 2020-01-03 中国科学院长春光学精密机械与物理研究所 实时图像处理装置

Similar Documents

Publication Publication Date Title
JP4426099B2 (ja) 共有メモリを有するマルチプロセッサ装置
US5875351A (en) System for requesting access to DMA channel having address not in DMA registers by replacing address of DMA register with address of requested DMA channel
CN100565491C (zh) 开关矩阵系统和高性能总线仲裁的方法
US7934029B2 (en) Data transfer between devices within an integrated circuit
EP0817089A2 (en) Processor subsystem for use with a universal computer architecture
CN111274025B (zh) 用于在ssd中加速数据处理的系统和方法
JPH06208632A (ja) 図形／画像処理方法および装置
US6734862B1 (en) Memory controller hub
CN113495861A (zh) 用于计算的系统和方法
US11138106B1 (en) Target port with distributed transactions
CN105556503A (zh) 动态的存储器控制方法及其系统
US8397005B2 (en) Masked register write method and apparatus
EP0820020A2 (en) Signaling protocol conversion between a processor and a high performance system bus
CN112001836A (zh) 一种图像处理装置
CN111782563B (zh) 一种用于risc-v微控制器的dvp控制器系统
CN115344393A (zh) 业务处理方法及相关设备
CN115237349A (zh) 数据读写控制方法、控制装置、计算机存储介质和电子设备
WO2018139344A1 (ja) 情報処理システム、情報処理装置、周辺装置、データ転送方法、及びデータ転送プログラムが格納された非一時的な記憶媒体
CN116795442B (zh) 一种寄存器配置方法、dma控制器及图形处理系统
CN113781290B (zh) 一种用于fast角点检测的向量化硬件装置
KR101328944B1 (ko) 제어 정보 처리 장치 및 방법
CN116934568A (zh) 图形处理器核、系统、装置、设备及主核配置单元、方法
US20030172222A1 (en) Data-transmission control method
JP3039054B2 (ja) 画像処理装置
CN116774925A (zh) 磁盘存储系统、方法及服务器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20201127

RJ01 Rejection of invention patent application after publication