CN111782563B - 一种用于risc-v微控制器的dvp控制器系统 - Google Patents

一种用于risc-v微控制器的dvp控制器系统 Download PDF

Info

Publication number
CN111782563B
CN111782563B CN202010555126.0A CN202010555126A CN111782563B CN 111782563 B CN111782563 B CN 111782563B CN 202010555126 A CN202010555126 A CN 202010555126A CN 111782563 B CN111782563 B CN 111782563B
Authority
CN
China
Prior art keywords
module
data
buffer
bit
interrupt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010555126.0A
Other languages
English (en)
Other versions
CN111782563A (zh
Inventor
王涛
孙懿淳
徐实
张光达
戴华东
黄安文
张鸿云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Defense Technology Innovation Institute PLA Academy of Military Science
Original Assignee
National Defense Technology Innovation Institute PLA Academy of Military Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Defense Technology Innovation Institute PLA Academy of Military Science filed Critical National Defense Technology Innovation Institute PLA Academy of Military Science
Priority to CN202010555126.0A priority Critical patent/CN111782563B/zh
Publication of CN111782563A publication Critical patent/CN111782563A/zh
Application granted granted Critical
Publication of CN111782563B publication Critical patent/CN111782563B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/32—Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/366—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using a centralised polling arbiter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30047—Prefetch instructions; cache control instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30141—Implementation provisions of register files, e.g. ports
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • H04N5/77—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Studio Devices (AREA)
  • Image Input (AREA)

Abstract

本发明涉及一种用于RISC‑V微控制器的DVP控制器系统，包括：所述系统包括：视频数据采集模块、异步FIFO缓冲模块、视频数据缓存模块、总线接口模块及包含控制状态寄存器的控制模块；该方案精简、合理的设计了控制状态寄存器子系统，能够有效提高内核配置和使用DVP控制器的效率，有利于RISC‑V微控制器系统的面积、功耗和成本的控制。

Description

一种用于RISC-V微控制器的DVP控制器系统
技术领域
本发明涉及RISC-V微控制器外设控制器设计领域，具体涉及一种用于RISC-V微控制器的DVP控制器系统。
背景技术
DVP(Digital Video Port，数字视频接口)是一种并行总线接口，用于控制器或处理器与数字摄像模块或设备的通信。较之常见的MIPI(Mobile Industry ProcessorInterface)等高速串行总线接口，DVP具有简单、无须额外硬件(PHY)支持和低成本等特点，广泛用于性能要求不高、成本敏感的微控制器(Micro-Controller Unit，MCU)系统中。
微控制器中的DVP控制器用于对DVP接口的数据进行接收、缓冲和处理，搭配DVP接口的摄像头，能够实现对视频数据的采集、暂存和输出。DVP控制器通过系统总线与微控制器内核相连，根据内核对控制寄存器的配置进行工作，一般需要与I2C总线(Inter-Integrated Circuit Bus，集成电路总线)控制器和DMA(Direct Memory Access，直接存储访问)控制器配合使用，前者通过兼容I2C总线协议的SCCB(Serial Camera Control Bus，串行摄像头控制总线)协议对摄像头进行配置，后者能够支持低内核占用的快速数据移动。
RISC-V指令集架构具有开源、精简、模块化等特点，为微控制器设计和定制提供了良好的生态基础，具有十分广阔的市场前景。但是，现有的微控制器DVP控制器因历史兼容等问题，缺乏针对RISC-V指令集架构特点的系统设计，如控制状态寄存器数量多、配置繁杂、位宽利用率低等。
发明内容
针对现有技术的不足，本发明的目的是提供一种能够解决现有微控制器DVP控制器设计对RISC-V指令集架构特点支持不够的DVP控制器系统。
本发明的目的是采用下述技术方案实现的：
本发明提供了一种用于RISC-V微控制器的DVP控制器系统，其改进之处在于，所述系统包括：视频数据采集模块、异步FIFO缓冲模块、视频数据缓存模块、总线接口模块及包含控制状态寄存器单元的控制模块；
所述视频数据采集模块，用于通过DVP接口对摄像头数据进行采集，并将采集的摄像头数据输出至异步FIFO模块；
所述异步FIFO缓冲模块，用于对摄像头数据进行跨时钟域异步缓存后输出至控制模块；
所述控制模块，用于根据控制状态寄存器单元的配置对摄像头数据进行数据处理；
所述视频数据缓存模块，用于存储所述摄像头数据；
所述总线接口模块分别与控制模块和系统总线连接，用于支持对所述控制状态寄存器的读写以及内核或DMAC对摄像头数据的读取。
优选的，所述数据处理包括：帧起始检测、缓存溢出检测、像素计数、帧地址偏移计算、中断控制和/或视频缓存数据传输。
优选的，所述控制状态寄存器单元包括：面向RISC-V指令集架构的基本控制状态寄存器。
进一步的，所述控制状态寄存器单元还包括一个或多个面向RISC-V指令集架构的扩展控制状态寄存器。
进一步的，所述面向RISC-V指令集架构的基本控制状态寄存器的位域至少包括：模块复位标志位RT、帧起始标志位FS、缓冲区就绪标志位BR、缓冲区溢出标志位OF、帧起始中断使能位FE、缓冲区就绪中断使能位BE、缓冲区溢出中断使能位OE和数据偏移使能位DP；
其中，所述模块复位标志位RT，用于控制所述系统进行复位；
所述帧起始标志位FS，用于标识所述系统复位后是否已检测到DVP输入的帧起始信号；
所述缓冲区就绪标志位BR，用于标识视频缓冲区数据是否就绪可读；
所述缓冲区溢出标志位OF，用于标识视频缓冲区数据是否溢出；
所述帧起始中断使能位FE，用于控制是否使能控制模块的帧起始中断；
所述缓冲区就绪中断使能位BE，用于控制是否使能控制模块的缓冲区就绪中断；
所述缓冲区溢出中断使能位OE，用于控制是否使能控制模块的缓冲区溢出中断；
所述数据偏移使能位DP，用于标识当前视频数据缓冲区内首数据对应的像素帧内偏移量；
进一步的，所述面向RISC-V指令集架构的基本控制状态寄存器的位域还包括：模块使能位EN和全局中断使能位IE；
其中，所述模块使能位EN，用于对所述系统进行门控；
所述全局中断使能位IE，用于对模块所有中断类型的全局开关。
优选的，所述视频数据缓存模块至少包括两个随机读写存储单元，用于采用乒乓操作法存储所述摄像头数据。
优选的，所述总线接口模块为支持连续地址空间访问的数据接口。
与最接近的现有技术相比，本发明具有的有益效果：
本发明提供的一种用于RISC-V微控制器的DVP控制器系统，包括：所述系统包括：视频数据采集模块、异步FIFO缓冲模块、视频数据缓存模块、总线接口模块及包含控制状态寄存器的控制模块；本发明提供的技术方案针对RISC-V指令集架构系统的特点，将RISC-V平台下的DVP控制器优化设计为仅需一个基本控制状态寄存器即可保证基本DVP功能，并通过实现扩展控制状态寄存器来模块化支持更丰富的DVP相关功能，该方案精简、合理简化DVP控制器系统设计，在支持状态轮询和中断方式配置，支持DMA的前提下，能够有效提高内核配置和使用DVP控制器的效率，有利于RISC-V微控制器系统的面积、功耗和成本的控制。
附图说明
图1是本发明实施例中用于RISC-V微控制器的DVP控制器系统的应用场景结构示意图；
图2是本发明实施例中基本控制状态寄存器的位域划分示意图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的详细说明。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
为了解决现有微控制器DVP控制器设计对RISC-V指令集架构特点支持不够的问题，本发明提供了一种用于RISC-V微控制器的DVP控制器系统，包括：视频数据采集模块、异步FIFO缓冲模块、视频数据缓存模块、总线接口模块及包含控制状态寄存器单元的控制模块；
本发明提供的最优实施例中，在如图1所示的应用场景中，各模块间的数据处理过程如下：
所述视频数据采集模块，用于通过DVP接口对摄像头数据进行采集，并将采集的摄像头数据输出至异步FIFO模块；
所述异步FIFO缓冲模块，用于对摄像头数据进行跨时钟域异步缓存后输出至控制模块；
所述控制模块，用于根据控制状态寄存器单元的配置对摄像头数据进行数据处理；
所述视频数据缓存模块，用于存储所述摄像头数据；
其中，本发明提供的最优实施例中所述视频数据缓存模块可由控制模块经总线接口模块和系统总线，支持内核或DMAC的读取，该部件包含至少两个随机读写存储(RAM)单元，通过数据RAM的乒乓操作实现数据读写，具体根据数据访问情况对当前RAM已读出的数据量进行计数，当已读出数据量等于内部标记的写入量时，自动进行RAM的乒乓操作，切换至另一个可用RAM。
所述总线接口模块分别与控制模块和系统总线连接，用于支持对所述控制状态寄存器的读写以及内核或DMAC对摄像头数据的读取。
其中，该总线接口模块设计为支持连续地址空间访问的数据接口，以支持DMAC对视频数据的连续操作，即支持由内核对DMAC进行配置后，由DMAC实现对DVP控制器视频数据的高速读取，并适时与内核通信，实现低内核占用的视频数据传输。
具体的，所述数据处理包括：帧起始检测、缓存溢出检测、像素计数、帧地址偏移计算、中断控制和/或视频缓存数据传输。
本发明提供的实施例中，所述控制状态寄存器单元仅需一个基本控制状态寄存器即可保证DVP模块的基本功能实现，配合扩展控制状态寄存器，可根据实际需要灵活定制DVP控制器支持更多功能，因此：
所述控制状态寄存器单元包括：面向RISC-V指令集架构的基本控制状态寄存器。
所述控制状态寄存器单元还可以包括一个或多个面向RISC-V指令集架构的扩展控制状态寄存器。
其中，所述基本控制状态寄存器(和扩展控制状态寄存器)均具有与微控制器实现的RISC-V基础指令集一致的位宽，即RV32I基础指令集下，基本控制状态寄存器(和扩展控制状态寄存器)为32位，RV64I基础指令集下，基本控制状态寄存器(和扩展控制状态寄存器)为64位。
进一步的，所述面向RISC-V指令集架构的基本控制状态寄存器的位域至少包括：模块复位标志位RT、帧起始标志位FS、缓冲区就绪标志位BR、缓冲区溢出标志位OF、帧起始中断使能位FE、缓冲区就绪中断使能位BE、缓冲区溢出中断使能位OE和数据偏移使能位DP；
其中，所述模块复位标志位RT，用于控制所述系统进行复位；
所述帧起始标志位FS，用于标识所述系统复位后是否已检测到DVP输入的帧起始信号；
所述缓冲区就绪标志位BR，用于标识视频缓冲区数据是否就绪可读；
所述缓冲区溢出标志位OF，用于标识视频缓冲区数据是否溢出；
所述帧起始中断使能位FE，用于控制是否使能控制模块的帧起始中断；
所述缓冲区就绪中断使能位BE，用于控制是否使能控制模块的缓冲区就绪中断；
所述缓冲区溢出中断使能位OE，用于控制是否使能控制模块的缓冲区溢出中断；
所述数据偏移使能位DP，用于标识当前视频数据缓冲区内首数据对应的像素帧内偏移量，因DVP支持的摄像头分辨率一般不超过500万像素，DP为23位，能够满足帧内偏移存储所需；
例如，实际应用中，将基本控制状态寄存器的位域划分为如图2所示的结构。
所述面向RISC-V指令集架构的基本控制状态寄存器的位域还包括：模块使能位EN和全局中断使能位IE；
其中，所述模块使能位EN，用于对所述系统进行门控，在不需要时可关闭整个DVP控制器，提升功耗表现；
所述全局中断使能位IE，用于对模块所有中断类型的全局开关。
与现有技术相比，上述方案具有以下4点效果：
a仅使用1个基本状态控制存器即可实现基本的DVP功能；
b支持通过实现扩展控制状态寄存器来模块化支持更丰富的DVP相关功能；
c实现连续的地址空间数据接口，能够支持DMA模式；
d实现至少“帧起始”、“缓存就绪”和“缓存溢出”三类状态指示和独立的中断使能控制。
本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求保护范围之内。

Claims (8)

1.一种用于RISC-V微控制器的DVP控制器系统，其特征在于，所述系统包括：视频数据采集模块、异步FIFO缓冲模块、视频数据缓存模块、总线接口模块及包含控制状态寄存器单元的控制模块；
所述视频数据采集模块，用于通过DVP接口对摄像头数据进行采集，并将采集的摄像头数据输出至异步FIFO模块；
所述异步FIFO缓冲模块，用于对摄像头数据进行跨时钟域异步缓存后输出至控制模块；
所述控制模块，用于根据控制状态寄存器单元的配置对摄像头数据进行数据处理；
所述视频数据缓存模块，用于存储所述摄像头数据；
所述总线接口模块分别与控制模块和系统总线连接，用于支持对所述控制状态寄存器的读写以及内核或DMAC对摄像头数据的读取。
2.如权利要求1所述的系统，其特征在于，所述数据处理包括：帧起始检测、缓存溢出检测、像素计数、帧地址偏移计算、中断控制和/或视频缓存数据传输。
3.如权利要求1所述的系统，其特征在于，所述控制状态寄存器单元包括：面向RISC-V指令集架构的基本控制状态寄存器。
4.如权利要求3所述的系统，其特征在于，所述控制状态寄存器单元还包括一个或多个面向RISC-V指令集架构的扩展控制状态寄存器。
5.如权利要求3所述的系统，其特征在于，所述面向RISC-V指令集架构的基本控制状态寄存器的位域至少包括：模块复位标志位RT、帧起始标志位FS、缓冲区就绪标志位BR、缓冲区溢出标志位OF、帧起始中断使能位FE、缓冲区就绪中断使能位BE、缓冲区溢出中断使能位OE和数据偏移使能位DP；
其中，所述模块复位标志位RT，用于控制所述系统进行复位；
所述帧起始标志位FS，用于标识所述系统复位后是否已检测到DVP输入的帧起始信号；
所述缓冲区就绪标志位BR，用于标识视频缓冲区数据是否就绪可读；
所述缓冲区溢出标志位OF，用于标识视频缓冲区数据是否溢出；
所述帧起始中断使能位FE，用于控制是否使能控制模块的帧起始中断；
所述缓冲区就绪中断使能位BE，用于控制是否使能控制模块的缓冲区就绪中断；
所述缓冲区溢出中断使能位OE，用于控制是否使能控制模块的缓冲区溢出中断；
所述数据偏移使能位DP，用于标识当前视频数据缓冲区内首数据对应的像素帧内偏移量。
6.如权利要求4所述的系统，其特征在于，所述面向RISC-V指令集架构的基本控制状态寄存器的位域还包括：模块使能位EN和全局中断使能位IE；
其中，所述模块使能位EN，用于对所述系统进行门控；
所述全局中断使能位IE，用于对模块所有中断类型的全局开关。
7.如权利要求1所述的系统，其特征在于，所述视频数据缓存模块至少包括两个随机读写存储单元，用于采用乒乓操作法存储所述摄像头数据。
8.如权利要求1所述的系统，其特征在于，所述总线接口模块为支持连续地址空间访问的数据接口。
CN202010555126.0A 2020-06-17 2020-06-17 一种用于risc-v微控制器的dvp控制器系统 Active CN111782563B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010555126.0A CN111782563B (zh) 2020-06-17 2020-06-17 一种用于risc-v微控制器的dvp控制器系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010555126.0A CN111782563B (zh) 2020-06-17 2020-06-17 一种用于risc-v微控制器的dvp控制器系统

Publications (2)

Publication Number Publication Date
CN111782563A CN111782563A (zh) 2020-10-16
CN111782563B true CN111782563B (zh) 2023-06-20

Family

ID=72756887

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010555126.0A Active CN111782563B (zh) 2020-06-17 2020-06-17 一种用于risc-v微控制器的dvp控制器系统

Country Status (1)

Country Link
CN (1) CN111782563B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113676656A (zh) * 2021-07-15 2021-11-19 深圳供电局有限公司 图像采集处理系统、装置及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101034384A (zh) * 2007-04-26 2007-09-12 北京中星微电子有限公司 一种能同时进行读写操作的dma控制器及传输方法
CN111240457A (zh) * 2020-01-17 2020-06-05 济南浪潮高新科技投资发展有限公司 一种基于risc-v的动态功耗管理方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101034384A (zh) * 2007-04-26 2007-09-12 北京中星微电子有限公司 一种能同时进行读写操作的dma控制器及传输方法
CN111240457A (zh) * 2020-01-17 2020-06-05 济南浪潮高新科技投资发展有限公司 一种基于risc-v的动态功耗管理方法

Also Published As

Publication number Publication date
CN111782563A (zh) 2020-10-16

Similar Documents

Publication Publication Date Title
US6941390B2 (en) DMA device configured to configure DMA resources as multiple virtual DMA channels for use by I/O resources
CN107527317B (zh) 基于图像处理的数据传输系统
US8195845B2 (en) Memory system having high data transfer efficiency and host controller
US11301029B2 (en) Method, apparatus, and system for allocating power to graphics processing unit
US20080177909A1 (en) Content Terminated DMA
CN111813713B (zh) 数据加速运算处理方法、装置及计算机可读存储介质
CN113468097B (zh) 基于片上系统的数据交换方法
CN101036125A (zh) 具有开发接口适用性的数据处理系统内的掩码
KR20130009926A (ko) 유연한 플래시 명령어
CN102855214B (zh) 实现数据一致性的方法和一种多核系统
US20230267079A1 (en) Processing apparatus, method and system for executing data processing on a plurality of channels
CN111782563B (zh) 一种用于risc-v微控制器的dvp控制器系统
US20090187747A1 (en) System and method for tracing instruction pointers and data access
CN113485672B (zh) 基于fifo存储器的信息生成方法、装置、设备及介质
US10705993B2 (en) Programming and controlling compute units in an integrated circuit
US9767054B2 (en) Data transfer control device and memory-containing device
CN106776393B (zh) 一种无中断的串口数据接收方法和装置
CN106776374A (zh) 一种基于fpga的高效数据缓冲方法
KR101574275B1 (ko) 그래픽 파이프라인을 위한 효율적인 상태 관리
CN116841458A (zh) 存储器读写控制方法、系统、终端及存储介质
CN115237349A (zh) 数据读写控制方法、控制装置、计算机存储介质和电子设备
CN112100098B (zh) Ddr控制系统及ddr存储系统
US11552892B2 (en) Dynamic control of latency tolerance reporting values
CN115543449B (zh) 处理器设置方法、装置、电子设备及存储介质
US20030126345A1 (en) Method and apparatus for converting an external memory access into a local memory access in a processor core

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant