CN115543449B - 处理器设置方法、装置、电子设备及存储介质 - Google Patents

处理器设置方法、装置、电子设备及存储介质 Download PDF

Info

Publication number
CN115543449B
CN115543449B CN202211498291.2A CN202211498291A CN115543449B CN 115543449 B CN115543449 B CN 115543449B CN 202211498291 A CN202211498291 A CN 202211498291A CN 115543449 B CN115543449 B CN 115543449B
Authority
CN
China
Prior art keywords
valid
instruction
instruction item
setting
field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211498291.2A
Other languages
English (en)
Other versions
CN115543449A (zh
Inventor
商家玮
李祖松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Micro Core Technology Co ltd
Original Assignee
Beijing Micro Core Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Micro Core Technology Co ltd filed Critical Beijing Micro Core Technology Co ltd
Priority to CN202211498291.2A priority Critical patent/CN115543449B/zh
Publication of CN115543449A publication Critical patent/CN115543449A/zh
Application granted granted Critical
Publication of CN115543449B publication Critical patent/CN115543449B/zh
Priority to PCT/CN2023/104067 priority patent/WO2024113838A1/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
    • G06F9/3858—Result writeback, i.e. updating the architectural state or memory
    • G06F9/38585—Result writeback, i.e. updating the architectural state or memory with result invalidation, e.g. nullification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G06F9/3013—Organisation of register space, e.g. banked or distributed register file according to data content, e.g. floating-point registers, address registers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

本公开提出一种处理器设置方法、装置、电子设备及存储介质。具体方案为：确定处理器中指令项对应的有效字段，其中，所述有效字段具有对应的位宽，并从目标寄存器中读取与所述指令项相应的有效标识值，再根据所述位宽，所述有效字段以及所述有效标识值，对所述指令项进行无效设置，由此，能够实现结合所述位宽，所述有效字段以及所述有效标识值，高效地对处理器中指令项进行无效设置，从而能够在有效地保障处理器设置效果的同时，有效地节约处理器的功能开销，进而有效地提升处理器的使用性能。

Description

处理器设置方法、装置、电子设备及存储介质
技术领域
本公开涉及计算机技术领域，尤其涉及一种处理器设置方法、装置、电子设备及存储介质。
背景技术
处理器（例如，高速缓冲存储器（Cache），寄存器）是在计算机存储系统的层次结构中的重要单元，在处理器的应用过程中，需要对处理器进行无效设置。
相关技术中，在对处理器进行无效设置时，需要进行较为繁琐的设置操作，且需要较大功能开销，从而会影响处理器的使用性能。
发明内容
本公开旨在至少在一定程度上解决相关技术中的技术问题之一。
为此，本公开的目的在于提出一种处理器设置方法、装置、电子设备及存储介质，能够实现结合无效设置信息和有效标识值，高效地对处理器中指令项进行无效设置，从而能够在有效地保障处理器设置效果的同时，有效地节约处理器的功能开销，进而有效地提升处理器的使用性能。
本公开第一方面实施例提出的处理器设置方法，包括：确定处理器中指令项对应的有效字段，其中，所述有效字段具有对应的位宽；从目标寄存器中读取与所述指令项相应的有效标识值；根据所述位宽，所述有效字段以及所述有效标识值，对所述指令项进行无效设置。
本公开第一方面实施例提出的处理器设置方法，通过确定处理器中指令项对应的有效字段，其中，所述有效字段具有对应的位宽，并从目标寄存器中读取与所述指令项相应的有效标识值，再根据所述位宽，所述有效字段以及所述有效标识值，对所述指令项进行无效设置，由此，能够实现结合所述位宽，所述有效字段以及所述有效标识值，高效地对处理器中指令项进行无效设置，从而能够在有效地保障处理器设置效果的同时，有效地节约处理器的功能开销，进而有效地提升处理器的使用性能。
本公开第二方面实施例提出的处理器设置装置，包括：确定模块，用于确定处理器中指令项对应的有效字段，其中，所述有效字段具有对应的位宽；读取模块，用于从目标寄存器中读取与所述指令项相应的有效标识值；设置模块，用于根据所述位宽，所述有效字段以及所述有效标识值，对所述指令项进行无效设置。
本公开第二方面实施例提出的处理器设置装置，通过确定处理器中指令项对应的有效字段，其中，所述有效字段具有对应的位宽，并从目标寄存器中读取与所述指令项相应的有效标识值，再根据所述位宽，所述有效字段以及所述有效标识值，对所述指令项进行无效设置，由此，能够实现结合所述位宽，所述有效字段以及所述有效标识值，高效地对处理器中指令项进行无效设置，从而能够在有效地保障处理器设置效果的同时，有效地节约处理器的功能开销，进而有效地提升处理器的使用性能。
本公开第三方面实施例提出了一种电子设备，包括存储器、存储器及存储在存储器上并可在存储器上运行的计算机程序，存储器执行程序时，实现如本公开第一方面实施例提出的处理器设置方法。
本公开第四方面实施例提出了一种非临时性计算机可读存储介质，其上存储有计算机程序，该程序被存储器执行时实现如本公开第一方面实施例提出的处理器设置方法。
本公开第五方面实施例提出了一种计算机程序产品，当计算机程序产品中的指令存储器执行时，执行如本公开第一方面实施例提出的处理器设置方法。
本公开附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本公开的实践了解到。
附图说明
本公开上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1是本公开一实施例提出的处理器设置方法的流程示意图；
图2是本公开另一实施例提出的处理器设置方法的流程示意图；
图3是本公开一实施例提出的处理器设置装置的结构示意图；
图4是本公开另一实施例提出的处理器设置装置的结构示意图；
图5示出了适于用来实现本公开实施方式的示例性电子设备的框图。
具体实施方式
下面详细描述本公开的实施例，实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本公开，而不能理解为对本公开的限制。相反，本公开的实施例包括落入所附加权利要求书的精神和内涵范围内的所有变化、修改和等同物。
图1是本公开一实施例提出的处理器设置方法的流程示意图。
其中，需要说明的是，本实施例的处理器设置方法的执行主体为处理器设置装置，该装置可以由软件和/或硬件的方式实现，该装置可以配置在电子设备中，电子设备可以包括但不限于终端、服务器端等。
如图1所示，该处理器设置方法，包括：
S101：确定处理器中指令项对应的有效字段，其中，有效字段具有对应的位宽。
其中，处理器可以具体例如为转译后备缓冲器（Translation Lookaside Buffer，TLB），高速缓冲存储器（Cache），寄存器堆等，对此不做限制。
本公开实施例将以处理器被配置为高速缓冲存储器（Cache）对处理器设置方法做具体的解释说明，对此不做限制。
其中，指令项可以具体例如是Cache中的指令存储器（icache），该指令项可以是一项，也可以是多项，对此不做限制。
其中，存储器中指令项可以具有对应的有效字段（valid字段），该字段可以具有对应的位宽（bit），当位宽（bit）为1时，有效字段的值为1代表相应指令项有效，值为0代表相应指令项无效，当位宽（bit）不为1时，可以是根据位宽，有效字段以及有效标识值，对指令项进行无效设置，具体可以参见后续实施例，在此不再赘述。
一些实施例中，确定存储器中指令项对应的有效字段，可以是确定处理器对应的使用状态，并根据前述确定的处理器对应的使用状态确定与确定存储器中指令项对应的有效字段，对此不做限制。
例如，可以确定处理器是否处于启动状态，若处理器处于启动状态，此时，处理器中的指令项是处于全部无效状态，相应的，可以确定存储器中指令项对应的有效字段值为0，对此不做限制。
另一些实施例中，确定处理器中指令项对应的有效字段，还可以是直接对处理器中的每一个指令项都可以具有对应的状态位（valid bit）的值进行识别，以得到与处理器中指令项对应的有效字段，对此不做限制。
S102：从目标寄存器中读取与指令项相应的有效标识值。
本公开实施例在确定处理器中指令项对应的有效字段，其中，有效字段具有对应的位宽后，可以从目标寄存器中读取与指令项相应的有效标识值。
其中，有效标识值是指指令项相应的有效字段中真实的标识值，该有效标识值可以存储在相应指令项对应的寄存器（该寄存器即可以被称为目标寄存器）中，对此不做限制。
本公开实施例中，从目标寄存器中读取与指令项相应的有效标识值，可以是在执行处理器设置方法之间，将处理器中指令项相应的有效标识值存储在相应目标寄存器中，而后，可以在执行处理器设置方法过程中，从目标寄存器中读取与指令项相应的有效标识值，而后，可以基于有效标识值，对处理器中的指令项进行无效设置。
S103：根据位宽，有效字段以及有效标识值，对指令项进行无效设置。
其中，处理器中指令项可以是指存储器中的指令存储器（icache），该指令项可以是一项，也可以是多项，对此不做限制。
也即是说，本公开实施例中，根据无效设置信息和有效标识值，对指令项进行设置，可以是根据无效设置信息和有效标识值，对存储器中的某一项指令存储器（icache）进行设置，还可以是对存储器中的多项指令存储器（icache）进行设置，对此不做限制。
一些实施例中，根据无效设置信息和有效标识值，对指令项进行设置，可以是结合无效设置信息和有效标识值对指令项进行无效设置，即可以在位宽，有效字段以及有效标识值满足设定条件时，对存储器中的某一项，或者多项指令存储器（icache）进行无效设置，对此不做限制。
举例而言，接收到无效设置指令（例如，fencei指令，对此不做限制）后，根据无效设置信息和有效标识值，对存储器中的某一项，或者多项指令存储器（icache）进行无效设置。
可选地，一些实施例中，根据位宽，有效字段以及有效标识值，对指令项进行无效设置，可以是在位宽为1时，将有效字段调整为0，以对指令项进行无效设置，在位宽大于1时，根据有效字段以及有效标识值，对指令项进行无效设置。
也即是说，本公开实施例中，可以是对处理器中指令项对应的有效字段的位宽进行判断，如果位宽为1，则将有效字段调整为0，以对指令项进行无效设置，如果位宽大于1，则根据有效字段以及有效标识值，对指令项进行无效设置，对此不做限制。
本公开实施例中，如果位宽大于1，且当指令项的有效字段为0时，即可以确定相应指令项无效，由此，根据有效字段以及有效标识值，对指令项进行无效设置，可以是将有效字段调整为0，以对指令项进行无效设置，对此不做限制。
本实施例中，通过确定处理器中指令项对应的有效字段，其中，有效字段具有对应的位宽，并从目标寄存器中读取与指令项相应的有效标识值，再根据位宽，有效字段以及有效标识值，对指令项进行无效设置，由此，能够实现结合位宽，有效字段以及有效标识值，高效地对处理器中指令项进行无效设置，从而能够在有效地保障处理器设置效果的同时，有效地节约处理器的功能开销，进而有效地提升处理器的使用性能。
图2是本公开另一实施例提出的处理器设置方法的流程示意图。
如图2所示，该处理器设置方法，包括：
S201：针对处理器中指令项配置相应的目标寄存器，目标寄存器用于存储指令项相应的有效标识值。
本公开实施例中，在处理器设置方法执行的初始阶段，可以针对处理器中指令项配置相应的寄存器，该寄存器即可以被称为目标寄存器，该目标寄存器可以用于存储指令项相应的有效标识值。
S202：确定处理器中指令项对应的有效字段，其中，有效字段具有对应的位宽。
S203：从目标寄存器中读取与指令项相应的有效标识值。
S202- S203的描述说明可以具体参见上述实施例，在此不再赘述。
S204：根据有效字段和有效标识值，对单一指令项进行无效设置，其中，单一指令项是多个指令项中待进行无效设置的指令项。
其中，单一指令项是多个指令项中待进行无效设置的指令项。
可选地，一些实施例中，根据有效字段和有效标识值，对单一指令项进行无效设置，可以是根据有效标识值从多个指令项中确定单一指令项，并将所述有效字段调整为目标字段值，以对所述单一指令项进行无效设置。
其中，在对单一指令项进行无效设置的过程中，针对有效字段预先确定的预设字段值即可以被称为目标字段值，该所述目标字段值和所述有效标识值不相同。
本公开实施例中，可以根据有效标识值从多个指令项中确定待进行无效设置的指令项作为单一指令项，即可以是从多个指令项中确定有效标识值不为目标字段值的指令项作为单一指令项，而后，可以对有效字段进行调整，以将有效字段调整为与有效标识值不相同的目标字段值，从而实现对单一指令项进行无效设置。
S205：根据有效字段和有效标识值，对全部指令项进行无效设置。
本公开实施例中，处理器指令项的数量可以是多项，由此，可以根据有效字段和有效标识值，对全部指令项进行无效设置。
可选地，一些实施例中，在根据有效字段和有效标识值，对全部指令项进行无效设置之前，可以根据位宽，确定无效标识条件，其中，无效标识条件用于对指令项进行无效设置。
本公开实施例中，在对全部指令项进行无效设置时，可以针对相应指令项的有效标识值设置相应的无效标识条件，而后可以结合无效标识条件，对指令项进行无效设置。
本公开实施例中，可以根据位宽，确定无效标识条件为2N-1，N为有效字段的位宽。
本公开实施例中，有效标识值和有效字段可以具有相应的复位值，具体地，有效标识值的复位值可以为1，有效字段的复位值可以为0。
可选地，一些实施例中，根据有效字段和有效标识值，对全部指令项进行无效设置，可以是判断有效标识值是否满足无效标识条件，并在有效标识值满足无效标识条件时，将有效标识值调整为第一预设标识值，且将每个指令项的有效字段调整为第一预设字段，以对指令项进行无效设置，再在有效标识值不满足无效标识条件时，对有效标识值加1，以对指令项进行无效设置。
其中，在有效标识值满足无效标识条件时，针对有效标识值预先设定的标识值，即可以被称为第一预设标识值（第一标识值可以具体例如为1），相应的，针对每个指令项的有效字段预先设定的字段，即可以被称为第一预设字段（第一预设字段可以具体例如为0），对此不做限制。
也即是说，本公开实施例中，可以是在有效标识值是否满足2N-1，并在有效标识值满足2N-1时，将有效标识值调整为1，且将每个指令项的有效字段调整为0，以对指令项进行无效设置。
其中，在有效标识值不满足无效标识条件时，针对有效标识值加1，且保持有效字段不变，以对指令项进行无效设置。
举例而言，当位宽N为2时，在对指令项进行无效设置时，有效标识值（vid）和有效字段（valid）的取值具体可以如表1所示：
表1
vid valid 含义
00 00 对应指令项无效
00 01 对应指令项无效
00 10 对应指令项无效
00 11 对应指令项无效
01 00 对应指令项无效
01 01 对应指令项有效
01 10 对应指令项无效
01 11 对应指令项无效
10 00 对应指令项无效
10 01 对应指令项无效
10 10 对应指令项有效
10 11 对应指令项无效
11 00 对应指令项无效
11 01 对应指令项无效
11 10 对应指令项无效
11 11 对应指令项有效
可以理解的是，上述表1中的每一个元素都是独立存在的，这些元素被示例性的列在同一张表格中，但是并不代表表格中的所有元素必须根据表格中所示的同时存在。其中每一个元素的值，是不依赖于表1中任何其他元素值。因此本领域内技术人员可以理解，该表1中的每一个元素的取值都是一个独立的实施例。
本公开实施例中，通过针对处理器中指令项配置相应的目标寄存器，目标寄存器用于存储指令项相应的有效标识值，并确定处理器中指令项对应的有效字段，其中，有效字段具有对应的位宽，再从目标寄存器中读取与指令项相应的有效标识值，并根据有效字段和有效标识值，对单一指令项进行无效设置，其中，单一指令项是多个指令项中待进行无效设置的指令项，再根据有效字段和有效标识值，对全部指令项进行无效设置，由此，能够实现结合位宽，有效字段以及有效标识值，高效地对处理器中指令项进行无效设置，从而能够在有效地保障处理器设置效果的同时，有效地节约处理器的功能开销，进而有效地提升处理器的使用性能。
图3是本公开一实施例提出的处理器设置装置的结构示意图。
如图3所示，该处理器设置装置30，包括：
确定模块301，用于确定处理器中指令项对应的有效字段，其中，有效字段具有对应的位宽；
读取模块302，用于从目标寄存器中读取与指令项相应的有效标识值；
设置模块303，用于根据位宽，有效字段以及有效标识值，对指令项进行无效设置。
在本公开的一些实施例中，如图4所示，图4是本公开另一实施例提出的处理器设置装置的结构示意图，其中，设置模块303，包括：
第一设置子模块3031，用于在位宽为1时，将有效字段调整为0，以对指令项进行无效设置；
第二设置子模块3032，用于在位宽大于1时，根据有效字段以及有效标识值，对指令项进行无效设置。
在本公开的一些实施例中，指令项的数量是多个；
其中，第二设置子模块3032，还用于：
根据有效字段以及有效标识值，对单一指令项进行无效设置，其中，单一指令项是多个指令项中待进行无效设置的指令项；和/或
根据有效字段以及有效标识值，对全部指令项进行无效设置。
在本公开的一些实施例中，第二设置子模块3032，还用于：
根据有效标识值从多个指令项中确定单一指令项；
对有效字段进行调整，使得调整后的有效字段和有效标识值不相同，以对单一指令项进行无效设置。
在本公开的一些实施例中，第二设置子模块3032，还用于：
在根据有效字段以及有效标识值，对全部指令项进行无效设置之前，根据位宽，确定无效标识条件，其中，无效标识条件用于对指令项进行无效设置；
判断有效字段是否满足无效标识条件；
如果有效字段满足无效标识条件，则将有效标识值调整为第一预设标识值，且将每个指令项的有效字段调整为第一预设字段，以对指令项进行无效设置；
如果有效字段不满足无效标识条件，则对有效标识值加1，以对指令项进行无效设置。
在本公开的一些实施例中，处理器设置装置30，还包括：
配置模块304，用于在确定处理器中指令项对应的有效字段之前，针对处理器中指令项配置相应的目标寄存器，目标寄存器用于存储指令项相应的有效标识值。
与上述图1至图2实施例提供的处理器设置方法相对应，本公开还提供一种处理器设置装置，由于本公开实施例提供的处理器设置装置与上述图1至图2实施例提供的处理器设置方法相对应，因此在处理器设置方法的实施方式也适用于本公开实施例提供的处理器设置装置，在本公开实施例中不再详细描述。
本实施例中，通过确定处理器中指令项对应的有效字段，其中，有效字段具有对应的位宽，并从目标寄存器中读取与指令项相应的有效标识值，再根据位宽，有效字段以及有效标识值，对指令项进行无效设置，由此，能够实现结合位宽，有效字段以及有效标识值，高效地对处理器中指令项进行无效设置，从而能够在有效地保障处理器设置效果的同时，有效地节约处理器的功能开销，进而有效地提升处理器的使用性能。
为了实现上述实施例，本公开还提出一种电子设备，包括：存储器、存储器及存储在存储器上并可在存储器上运行的计算机程序，存储器执行程序时，实现如本公开前述实施例提出的处理器设置方法。
为了实现上述实施例，本公开还提出一种非临时性计算机可读存储介质，其上存储有计算机程序，该程序被存储器执行时实现如本公开前述实施例提出的处理器设置方法。
为了实现上述实施例，本公开还提出一种计算机程序产品，当计算机程序产品中的指令存储器执行时，执行如本公开前述实施例提出的处理器设置方法。
图5示出了适于用来实现本公开实施方式的示例性电子设备的框图。图5显示的电子设备12仅仅是一个示例，不应对本公开实施例的功能和使用范围带来任何限制。
如图5所示，电子设备12以通用计算设备的形式表现。电子设备12的组件可以包括但不限于：一个或者多个存储器或者处理单元16，系统存储器28，连接不同系统组件（包括系统存储器28和处理单元16）的总线18。
总线18表示几类总线结构中的一种或多种，包括存储器总线或者存储器控制器，外围总线，图形加速端口，存储器或者使用多种总线结构中的任意总线结构的局域总线。举例来说，这些体系结构包括但不限于工业标准体系结构（Industry StandardArchitecture；以下简称：ISA）总线，微通道体系结构（Micro Channel Architecture；以下简称：MAC）总线，增强型ISA总线、视频电子标准协会（Video Electronics StandardsAssociation；以下简称：VESA）局域总线以及外围组件互连（Peripheral ComponentInterconnection；以下简称：PCI）总线。
电子设备12典型地包括多种计算机系统可读介质。这些介质可以是任何能够被电子设备12访问的可用介质，包括易失性和非易失性介质，可移动的和不可移动的介质。
存储器28可以包括易失性存储器形式的计算机系统可读介质，例如随机存取存储器（Random Access Memory；以下简称：RAM）30和/或高速缓存存储器32。电子设备12可以进一步包括其他可移动/不可移动的、易失性/非易失性计算机系统存储介质。仅作为举例，存储系统34可以用于读写不可移动的、非易失性磁介质（图5未显示，通常称为“硬盘驱动器”）。
尽管图5中未示出，可以提供用于对可移动非易失性磁盘（例如“软盘”）读写的磁盘驱动器，以及对可移动非易失性光盘（例如：光盘只读存储器（Compact Disc Read OnlyMemory；以下简称：CD-ROM）、数字多功能只读光盘（Digital Video Disc Read OnlyMemory；以下简称：DVD-ROM）或者其他光介质）读写的光盘驱动器。在这些情况下，每个驱动器可以通过一个或者多个数据介质接口与总线18相连。存储器28可以包括至少一个程序产品，该程序产品具有一组（例如至少一个）程序模块，这些程序模块被配置以执行本公开各实施例的功能。
具有一组（至少一个）程序模块42的程序/实用工具40，可以存储在例如存储器28中，这样的程序模块42包括但不限于操作系统、一个或者多个应用程序、其他程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。程序模块42通常执行本公开所描述的实施例中的功能和/或方法。
电子设备12也可以与一个或多个外部设备14（例如键盘、指向设备、显示器24等）通信，还可与一个或者多个使得用户能与该电子设备12交互的设备通信，和/或与使得该电子设备12能与一个或多个其他计算设备进行通信的任何设备（例如网卡，调制解调器等等）通信。这种通信可以通过输入/输出（I/O）接口22进行。并且，电子设备12还可以通过网络适配器20与一个或者多个网络（例如局域网（Local Area Network；以下简称：LAN），广域网（Wide Area Network；以下简称：WAN）和/或公共网络，例如因特网）通信。如图所示，网络适配器20通过总线18与电子设备12的其他模块通信。应当明白，尽管图中未示出，可以结合电子设备12使用其他硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、RAID系统、磁带驱动器以及数据备份存储系统等。
处理单元16通过运行存储在系统存储器28中的程序，从而执行各种功能应用以及数据处理，例如实现前述实施例中提及的处理器设置方法。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施方案。本公开旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由下面的权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。
需要说明的是，在本公开的描述中，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本公开的描述中，除非另有说明，“多个”的含义是两个或两个以上。
流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本公开的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本公开的实施例所属技术领域的技术人员所理解。
应当理解，本公开的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列（PGA），现场可编程门阵列（FPGA）等。
本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成，的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。
此外，在本公开各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。
上述提到的存储介质可以是只读存储器，磁盘或光盘等。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管上面已经示出和描述了本公开的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本公开的限制，本领域的普通技术人员在本公开的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (12)

1.一种处理器设置方法，其特征在于，包括：
确定处理器中指令项对应的有效字段，其中，所述有效字段具有对应的位宽；
从目标寄存器中读取与所述指令项相应的有效标识值；
根据所述位宽，所述有效字段以及所述有效标识值，对所述指令项进行无效设置；
所述根据所述位宽，所述有效字段以及所述有效标识值，对所述指令项进行无效设置，包括：
如果所述位宽为1，则将所述有效字段调整为0，以对所述指令项进行无效设置；
如果所述位宽大于1，则根据所述有效字段以及所述有效标识值，对所述指令项进行无效设置。
2.如权利要求1所述的方法，其特征在于，所述指令项的数量是多个；
其中，所述根据所述有效字段以及所述有效标识值，对所述指令项进行无效设置，包括：
根据所述有效字段以及所述有效标识值，对单一指令项进行无效设置，其中，所述单一指令项是多个所述指令项中待进行无效设置的所述指令项；和/或
根据所述有效字段以及所述有效标识值，对全部所述指令项进行无效设置。
3.如权利要求2所述的方法，其特征在于，所述根据所述有效字段以及所述有效标识值，对单一指令项进行无效设置，包括：
根据所述有效标识值从多个所述指令项中确定所述单一指令项；
将所述有效字段调整为目标字段值，以对所述单一指令项进行无效设置，其中，所述目标字段值和所述有效标识值不相同。
4.如权利要求2所述的方法，其特征在于，在所述根据所述有效字段以及所述有效标识值，对全部所述指令项进行无效设置之前，还包括：
根据所述位宽，确定无效标识条件，其中，所述无效标识条件用于对所述指令项进行无效设置；
其中，所述根据所述有效字段以及所述有效标识值，对全部所述指令项进行无效设置，包括：
判断所述有效标识值是否满足所述无效标识条件；
如果所述有效标识值满足所述无效标识条件，则将所述有效标识值调整为第一预设标识值，且将每个所述指令项的有效字段调整为第一预设字段，以对所述指令项进行无效设置；
如果所述有效标识值不满足所述无效标识条件，则对所述有效标识值加1，以对所述指令项进行无效设置。
5.如权利要求1所述的方法，其特征在于，在所述确定处理器中指令项对应的有效字段之前，还包括：
针对所述处理器中所述指令项配置相应的所述目标寄存器，所述目标寄存器用于存储所述指令项相应的所述有效标识值。
6.一种处理器设置装置，其特征在于，包括：
确定模块，用于确定处理器中指令项对应的有效字段，其中，所述有效字段具有对应的位宽；
读取模块，用于从目标寄存器中读取与所述指令项相应的有效标识值；
设置模块，用于根据所述位宽，所述有效字段以及所述有效标识值，对所述指令项进行无效设置；
所述根据所述位宽，所述有效字段以及所述有效标识值，对所述指令项进行无效设置，包括：
第一设置子模块，用于在所述位宽为1时，将所述有效字段调整为0，以对所述指令项进行无效设置；
第二设置子模块，用于在所述位宽大于1时，根据所述有效字段以及所述有效标识值，对所述指令项进行无效设置。
7.如权利要求6所述的装置，其特征在于，所述指令项的数量是多个；
其中，所述第二设置子模块，还用于：
根据所述有效字段以及所述有效标识值，对单一指令项进行无效设置，其中，所述单一指令项是多个所述指令项中待进行无效设置的所述指令项；和/或
根据所述有效字段以及所述有效标识值，对全部所述指令项进行无效设置。
8.如权利要求7所述的装置，其特征在于，所述第二设置子模块，还用于：
根据所述有效标识值从多个所述指令项中确定所述单一指令项；
将所述有效字段调整为目标字段值，以对所述单一指令项进行无效设置，其中，所述目标字段值和所述有效标识值不相同。
9.如权利要求7所述的装置，其特征在于，所述第二设置子模块，还用于：
在所述根据所述有效字段以及所述有效标识值，对全部所述指令项进行无效设置之前，根据所述位宽，确定无效标识条件，其中，所述无效标识条件用于对所述指令项进行无效设置；
判断所述有效字段是否满足所述无效标识条件；
如果有效字段满足所述无效标识条件，则将所述有效标识值调整为第一预设标识值，且将每个所述指令项的有效字段调整为第一预设字段，以对所述指令项进行无效设置；
如果有效字段不满足所述无效标识条件，则对所述有效标识值加1，以对所述指令项进行无效设置。
10.如权利要求6所述的装置，其特征在于，还包括：
配置模块，用于在确定处理器中指令项对应的有效字段之前，针对所述处理器中所述指令项配置相应的所述目标寄存器，所述目标寄存器用于存储所述指令项相应的所述有效标识值。
11.一种电子设备，包括：
至少一个存储器；以及
与所述至少一个存储器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个存储器执行的指令，所述指令被所述至少一个存储器执行，以使所述至少一个存储器能够执行权利要求1-5中任一项所述的方法。
12.一种存储有计算机指令的非瞬时计算机可读存储介质，其中，所述计算机指令用于使所述计算机执行权利要求1-5中任一项所述的方法。
CN202211498291.2A 2022-11-28 2022-11-28 处理器设置方法、装置、电子设备及存储介质 Active CN115543449B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211498291.2A CN115543449B (zh) 2022-11-28 2022-11-28 处理器设置方法、装置、电子设备及存储介质
PCT/CN2023/104067 WO2024113838A1 (zh) 2022-11-28 2023-06-29 处理器设置方法、装置、电子设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211498291.2A CN115543449B (zh) 2022-11-28 2022-11-28 处理器设置方法、装置、电子设备及存储介质

Publications (2)

Publication Number Publication Date
CN115543449A CN115543449A (zh) 2022-12-30
CN115543449B true CN115543449B (zh) 2023-03-14

Family

ID=84722566

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211498291.2A Active CN115543449B (zh) 2022-11-28 2022-11-28 处理器设置方法、装置、电子设备及存储介质

Country Status (2)

Country Link
CN (1) CN115543449B (zh)
WO (1) WO2024113838A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115543449B (zh) * 2022-11-28 2023-03-14 北京微核芯科技有限公司 处理器设置方法、装置、电子设备及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108027733A (zh) * 2015-09-19 2018-05-11 微软技术许可有限责任公司 在目标字段中存储无效
CN108027730A (zh) * 2015-09-19 2018-05-11 微软技术许可有限责任公司 写入无效
CN108112269A (zh) * 2015-09-19 2018-06-01 微软技术许可有限责任公司 多重无效

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5815695A (en) * 1993-10-28 1998-09-29 Apple Computer, Inc. Method and apparatus for using condition codes to nullify instructions based on results of previously-executed instructions on a computer processor
DE69434669T2 (de) * 1993-10-29 2006-10-12 Advanced Micro Devices, Inc., Sunnyvale Spekulative Befehlswarteschlange für Befehle mit variabler Byteslänge
US6973561B1 (en) * 2000-12-04 2005-12-06 Lsi Logic Corporation Processor pipeline stall based on data register status
CN102841857B (zh) * 2012-07-25 2015-02-25 龙芯中科技术有限公司 缓存预测执行的处理器与装置及方法
US9672044B2 (en) * 2012-08-01 2017-06-06 Nxp Usa, Inc. Space efficient checkpoint facility and technique for processor with integrally indexed register mapping and free-list arrays
CN106095631B (zh) * 2016-06-03 2020-01-03 中国科学技术大学 一种基于有限状态机实现的多周期非流水线cpu动态调试方法
CN115543449B (zh) * 2022-11-28 2023-03-14 北京微核芯科技有限公司 处理器设置方法、装置、电子设备及存储介质

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108027733A (zh) * 2015-09-19 2018-05-11 微软技术许可有限责任公司 在目标字段中存储无效
CN108027730A (zh) * 2015-09-19 2018-05-11 微软技术许可有限责任公司 写入无效
CN108112269A (zh) * 2015-09-19 2018-06-01 微软技术许可有限责任公司 多重无效

Also Published As

Publication number Publication date
WO2024113838A1 (zh) 2024-06-06
CN115543449A (zh) 2022-12-30

Similar Documents

Publication Publication Date Title
US8892848B2 (en) Processor and system using a mask register to track progress of gathering and prefetching elements from memory
CN107636630B (zh) 中断控制器
JP2007535760A (ja) 開発インターフェースに対する適用性を有するデータ処理システム内におけるマスキング
CN114860329B (zh) 动态一致性偏置配置引擎及方法
US7734842B2 (en) Computer-implemented method, apparatus, and computer program product for managing DMA write page faults using a pool of substitute pages
US9489316B2 (en) Method and device implementing execute-only memory protection
CN111208933B (zh) 数据访问的方法、装置、设备和存储介质
US9286248B2 (en) Methods and systems for moving and resizing I/O activity logs
WO2023280097A1 (zh) 一种缺页异常的处理方法及相应装置
CN115543449B (zh) 处理器设置方法、装置、电子设备及存储介质
US20030093604A1 (en) Method of error isolation for shared PCI slots
JP4434534B2 (ja) プロセッサ・システム
US10705993B2 (en) Programming and controlling compute units in an integrated circuit
US9092486B2 (en) Extensible I/O activity logs
US20210165654A1 (en) Eliminating execution of instructions that produce a constant result
US20060143333A1 (en) I/O hub resident cache line monitor and device register update
US20060200595A1 (en) Variable length command pull with contiguous sequential layout
US7159078B2 (en) Computer system embedding sequential buffers therein for performing a digital signal processing data access operation and a method thereof
US20240086195A1 (en) Monitor exclusive instruction
US10133647B2 (en) Operating a computer system in an operating system test mode in which an interrupt is generated in response to a memory page being available in physical memory but not pinned in virtual memory
US7103752B2 (en) Method and apparatus for broadcasting messages with set priority to guarantee knowledge of a state within a data processing system
US20080307190A1 (en) System and Method for Improved Virtual Real Memory
US10127131B2 (en) Method for performance monitoring using a redundancy tracking register
US10379776B2 (en) Operation interlocking in an address-sliced cache system
US7702881B2 (en) Method and system for data transfers across different address spaces

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant