CN102855214B - 实现数据一致性的方法和一种多核系统 - Google Patents

Abstract

本发明实施例提供实现数据一致性的方法和一种多核系统，以提高数据存取效率。所述方法包括：多核系统中第一单核设置信号量后向多核系统中第二单核的可读可写共享内存写入数据；所述第二单核检测所述信号量，若所述信号量为约定的预设值，则第二单核停止使用核内至少一个缓存线中的数据；所述第一单核在所述数据写入过程完成后向所述第二单核发送中断；所述第二单核根据所述中断，将所述可读可写共享内存写入的数据读取至所述核内至少一个缓存线。本发明提供的方法降低了实现的复杂度，也节省了数据写入时间并大大提高系统存取数据的效率，保证了单核核内缓存和核外共享内存中的数据一致。

Description

实现数据一致性的方法和一种多核系统

技术领域

本发明涉及通信领域，尤其涉及实现数据一致性的方法和一种多核系统。

背景技术

在多核系统或多核处理器中，除了每一个单核拥有一部分核内的缓存(L1Cache)之外，在单核的核外，还存在由若干个单核共享的共享内存。以附图1-a所示的最简单多核系统即两核系统为例(箭头代表数据的流向)，单核0和单核1分别记为Core0和Core1，Core0的核内缓存0使用Core0 L1 Cache标记，Core1的核内缓存1使用Core1 L1 Cache标记。单核1和单核2的核外共享内存(Shared Memory)被划分成单核0共享内存0(Core0 Cacheable L2)和单核1共享内存1(Core1 Cacheable L2)。Core0 Cacheable L2可以称为“Core0的可读可写共享内存”，因为对于Core0 Cacheable L2这一段共享内存，Core0既可以向其中写入数据，也可以从中读取一些经常使用到的数据至Core0 L1 Cache缓存，以便下次需要这些数据时直接从Core0 L1 Cache中读取，从而提高效率，而Core1可以向Core0 Cacheable L2这一段内存写数据，但不会将Core0Cacheable L2中的数据读取至Core1 L1 Cache缓存。Core1 Cacheable L2可以称为“Core1的可读可写共享内存”，因为对于Core1 Cacheable L2这一段共享内存，Core1既可以向其中写入数据，也可以从中读取一些经常使用到的数据至Core1 L1 Cache缓存，以便下次需要这些数据时直接从Core1 L1 Cache中读取，从而提高效率，而Core0可以向Core1 Cacheable L2这一段内存写数据，但不会将Core1 Cacheable L2中的数据读取至Core0 L1 Cache缓存。

正是由于上述访问机制导致了一种情形的存在，即，Core1向Core0Cacheable L2中的某一段内存写入数据时，若在写入数据之前这一段内存的数据正好已经缓存至Core0 L1 Cache中，则Core0 L1 Cache中的数据与写入数据之后这一段内存的数据不一致。当Core0再次使用已写入这一段内存的数据时，需要重新从Core0 Cacheable L2中读取数据来刷新Core0 L1 Cache中的数据。这就是说，在使用共享内存时需要一种机制来保证当共享内存中数据被其他核修改时，本核能够刷新核内缓存中的数据，从而保证核内缓存和核外共享内存中的数据一致。

为了保证核内缓存和核外共享内存中的数据一致，现有技术提供的一种方案是将Core0 Cacheable L2和Core1 Cacheable L2各自划分为两片，如附图1-b中的虚线将Core0 Cacheable L2和Core1 Cacheable L2各自划分为两片，Core0Cacheable L2分成的两片分别标记为MEM0和MEM1，Core1 Cacheable L2分成的两片分别标记为MEM2和MEM3，作为乒乓缓冲使用。通过调度时序的控制，保证在同一时刻Core0和Core1不会同时访问同一片内存区域，因此，目前各个单核对共享内存的操作没有采用原子操作(即不可拆分不能打断的最小操作)。

在附图1-b中，假设Core0正在访问MEM0这一片共享内存，由于不会有访问冲突，所以Core0可以无阻碍地将Core0 L1 Cache中的数据读取至MEM0；Core1可以访问MEM1这一片共享内存。由于MEM1是Core0可以从中读取数据缓存至Core0 L1 Cache的一片共享内存，有可能这片共享内存中的数据在Core0的Core0 L1 Cache中，因此，Core1在向MEM1写入数据之前，先向Core0发送一个中断，通知Core0此时有数据要写入共享内存。Core0响应该中断，获取Core1要写入的地址和数据长度，并将这片地址在Core0 L1 Cache对应的缓存线(cache line)置为无效，然后返回中断应答信息至Core1。Core1在收到应答信息后再将数据写入MEM1。

上述现有技术方案中，Core1向Core0 Cacheable L2写入数据时，需要先发送中断给Core0，等到Core0响应中断后才可以开始写数据。在多核系统中，这两个核可能在一个簇(cluster)中，也可能是跨簇的，Core0等待中断传输和响应的延时从几十个到一百多个时钟周期(cycle)不等。特别地，当Core1要写入的数据总量较大，但都是零散的小块数据时，系统中的中断开销非常大，效率很低。

发明内容

本发明实施例提供实现数据一致性的方法和一种多核系统，以提高数据存取效率。

本发明实施例提供实现数据一致性的方法，包括：多核系统中第一单核设置信号量后向多核系统中第二单核的可读可写共享内存写入数据；

所述第二单核检测所述信号量，若所述信号量为约定的预设值，则所述第二单核停止使用核内至少一个缓存线中的数据，所述核内缓存线是所述第二单核内的一段内存区域，与所述第二单核的可读可写共享内存中用于存储写入数据的内存区域对应；

所述第一单核在所述数据写入过程完成后向所述第二单核发送中断；

所述第二单核根据所述中断，将所述可读可写共享内存写入的数据读取至所述核内至少一个缓存线。

本发明实施例提供一种多核系统，所述多核系统至少包括第一单核和第二单核，所述第一单核包括信号量设置模块和中断发送模块，所述第二单核包括信号量检测模块和数据刷新模块；

所述信号量设置模块，用于设置信号量后向所述第二单核的可读可写共享内存写入数据；

所述信号量检测模块，用于检测所述信号量，若所述信号量为约定的预设值，则所述第二单核停止使用核内至少一个缓存线中的数据，所述核内缓存线是所述第二单核内的一段内存区域，与所述第二单核的可读可写共享内存中用于存储写入数据的内存区域对应；

所述中断发送模块，用于在所述数据写入过程完成后向所述第二单核发送中断；

所述数据刷新模块，用于根据所述中断，将所述可读可写共享内存写入的数据读取至所述核内至少一个缓存线。

从上述本发明实施例可知，由于多核系统中第一单核在设置信号量后即向多核系统中第二单核的可读可写共享内存写入数据，不需要等待第二单核的响应，系统也不需要去处理中断，因此，降低了实现的复杂度，也节省了数据写入时间并大大提高系统存取数据的效率，而第二单核检测到信号量为约定的预设值后，停止使用核内缓存线中的数据，并根据第一单核发送的中断将第一单核写入的数据读取至其核内缓存线，这种方式也保证了单核核内缓存和核外共享内存中的数据一致。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对现有技术或实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，还可以如这些附图获得其他的附图。

图1-a是两核系统中核内缓存和核外共享内存的划分示意图；

图1-b是两核系统中各单核的可读可写共享内存进一步被划分的示意图；

图2是本发明实施例提供的一种实现数据一致性的方法流程示意图；

图3是本发明实施例提供的两个单核组成的多核系统实现数据一致性的示意图；

图4是本发明实施例提供的多核系统结构示意图；

图5是本发明另一实施例提供的多核系统结构示意图；

图6是本发明另一实施例提供的多核系统结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员所获得的所有其他实施例，都属于本发明保护的范围。

请参阅附图2，是本发明实施例提供的一种实现数据一致性的方法流程示意图，主要包括步骤：

S201，多核系统中第一单核设置信号量后向多核系统中第二单核的可读可写共享内存写入数据。

需要说明的是，在本发明实施例中，对象“单核”前的“第一”或“第二”仅仅用于区别不同的两个单核，并不用于特指“第一个单核”或“第二个单核”。可读可写共享内存的含义与现有技术中的可读可写共享内存的含义相同，不做赘述。

S202，第二单核检测所述信号量，若所述信号量为约定的预设值，则所述第二单核停止使用核内至少一个缓存线中的数据。

系统可以为信号量约定一些预设值，例如，在约定的两个预设值，当信号量为约定的其中一个预设值时，表明第一单核没有向多核系统中第二单核的可读可写共享内存写入数据，当信号量为约定的另一个预设值时，表明第一单核正在向多核系统中第二单核的可读可写共享内存写入数据。核内缓存线(CacheLine)是多核系统中单核内的基本缓存单位。在本发明实施例中，第二单核的核内缓存线是所述第二单核内的一段内存区域，与所述第二单核的可读可写共享内存中用于存储写入数据的内存区域对应，即，与第二单核的可读可写共享内存中存储所述第一单核设置信号量后写入数据的内存区域对应；其中，对第二单核来说，至少有一个缓存线。

S203，第一单核在向多核系统中第二单核的可读可写共享内存写入数据的过程完成后向所述第二单核发送中断。

第一单核在数据写入过程完成后发送中断的目的在于，第二单核在收到中断后重新运行第一单核在数据写入之前的任务。

S204，第二单核根据第一单核发送的中断，将第一单核向第二单核的可读可写共享内存写入的数据读取至第二单核核内至少一个缓存线。

从上述本发明实施例可知，由于多核系统中第一单核在设置信号量后即向多核系统中第二单核的可读可写共享内存写入数据，不需要等待第二单核的响应，系统也不需要去处理中断，因此，降低了实现的复杂度，也节省了数据写入时间并大大提高系统存取数据的效率，而第二单核检测到信号量为约定的预设值后，停止使用核内缓存线中的数据，并根据第一单核发送的中断将第一单核写入的数据读取至其核内缓存线，这种方式也保证了单核核内缓存和核外共享内存中的数据一致。

由于硬件信号量(Hardware Semaphore)实现起来简单，因此，作为本发明一个实施例，多核系统中第一单核设置的信号量可以是硬件信号量。例如，可以约定，第一单核没有向多核系统中第二单核的可读可写共享内存写入数据时，第一单核和第二单核之间的硬件信号量设置为低电平“0”，反之第一单核正在向多核系统中第二单核的可读可写共享内存写入数据时，第一单核和第二单核之间的硬件信号量设置为高电平“1”；或者，约定第一单核没有向多核系统中第二单核的可读可写共享内存写入数据时，第一单核和第二单核之间的硬件信号量设置为高电平“1”，反之第一单核正在向多核系统中第二单核的可读可写共享内存写入数据时，第一单核和第二单核之间的硬件信号量设置为低电平“0”。第二单核在检测这些硬件信号量时，可以是调用应用程序接口(API，Application Programming Interface)函数，例如，API函数check_HSem(sem_id)，检测硬件信号量是否为约定的高电平“1”或低电平“0”。

若第二单核检测到硬件信号量为约定的高电平“1”或低电平“0”，则第二单核将其核内缓存线(Cache Line)置为无效并切换至其他任务，或者，若当前任务需要使用该核内缓存线中的数据，则挂起。当前任务可以是当前正在运行的程序，例如，进程或线程，这个运行的程序正在使用第二单核的可读可写共享内存中的数据。若第二单核接收到第一单核发送的中断后，则第二单核激活之前挂起的当前任务。更为具体地，以多核系统是基带处理系统为例，本实施例中的所谓“任务”可以是基带芯片(可以视为多核系统中的单核)中的系统任务、基带信号处理任务和操作维护任务等。

请参阅附图3，以两个单核(分别以Core0和Core1标识)组成的多核系统为例，进一步说明本发明实现数据一致性的方法。

如附图所示，多核系统的核外共享内存被划分成Core0的可读可写共享内存(Core0 Cacheable L2)和Core1的可读可写共享内存(Core1 Cacheable L2)，而Core0 Cacheable L2和Core1 Cacheable L2各自划分为两片，Core0 CacheableL2分成的两片分别标记为MEM0和MEM1，Core1 Cacheable L2分成的两片分别标记为MEM2和MEM3，Core0和Core1之间至少具有两根硬件连接线，其中一根用于传递硬件信号量，另一根用于传递中断信号。

假设Core1需要修改MEM1中使用斜线阴影标识的区域中的数据，例如，向该区域写入数据。Core1将其与Core0之间的硬件信号量SEM10设置为一个约定值(例如，高电平“1”)，并且，设置两个寄存器：要修改的内存起始地址和长度，该要修改的内存起始地址和长度用于明确告诉Core0：Core1将要修改MEM1中哪个区域中的数据，例如附图3中使用斜线阴影标识的区域对应的缓存。Core1将硬件信号量SEM10设置完毕后并不等待Core0的响应，而是直接向MEM1写入数据。Core0调用API函数(例如，函数check_HSem(sem_id))，检测到硬件信号量SEM10设置为一个约定值(例如，高电平“1”)后，立即将其核内与MEM1中使用斜线阴影标识的区域对应的缓存线(图中使用格线阴影标识)设置为无效，并将需要使用该缓存线中数据的当前任务挂起。

待数据写入完成后，Core1释放硬件信号量SEM10，例如，将硬件信号量SEM10设置为低电平“0”。为了避免Core0不停地去检测其与Core1之间的硬件信号量是否释放，在本发明实施例中，Core1释放硬件信号量SEM10的同时向Core0发送中断INT10。

Core0在收到中断INT10后，根据Core1设置的两个寄存器中的数值，刷新其核内缓存线(图中使用格线阴影标识)，即，将Core1向MEM1内存片区(斜线阴影标识的区域)写入的数据读取至核内缓存线(图中使用格线阴影标识)，并重新激活之前挂起的当前任务。

需要说明的是，在本发明实施例中，Core0在响应Core1发送的中断时，只需要检测到中断就激活之前挂起的当前任务，并不需要调用专门的中断处理函数。由于只是检测是否有中断，因此，系统也就没有进入中断处理函数时需要的各种开销。

请参阅附图4，是本发明实施例提供的多核系统结构示意图。为了便于说明，仅仅示出了与本发明实施例相关的部分。图4示例的多核系统，例如，可以是基站中的基带处理系统，至少包括第一单核1和第二单核2。以多核系统是基站中的基带处理系统为例，此处的第一单核1和第二单核2可以是基带处理系统中的基带处理芯片。图3示例的第一单核1包括信号量设置模块41和中断发送模块43，第二单核2包括信号量检测模块42和数据刷新模块44，其中：

信号量设置模块41，用于设置信号量后向第二单核2的可读可写共享内存写入数据；

信号量检测模块42，用于检测信号量，若所述信号量为约定的预设值，则第二单核2停止使用核内至少一个缓存线中的数据，其中，所述核内缓存线是所述第二单核2内的一段内存区域，与所述第二单核2的可读可写共享内存中用于存储写入数据的内存区域对应，即，与所述第二单核2的可读可写共享内存中存储所述第一单核1设置信号量后写入数据的内存区域对应；

中断发送模块43，用于在所述数据写入过程完成后向第二单核2发送中断；

数据刷新模块44，用于根据中断发送模块43发送的中断，将第一单核1向第二单核2的可读可写共享内存写入的数据读取至第二单核2的核内至少一个缓存线。

需要说明的是，以上多核系统的实施方式中，各功能模块的划分仅是举例说明，实际应用中可以根据需要，例如相应硬件的配置要求或者软件的实现的便利考虑，而将上述功能分配由不同的功能模块完成，即将所述多核系统的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。而且，实际应用中，本实施例中的相应的功能模块可以是由相应的硬件实现，也可以由相应的硬件执行相应的软件完成，例如，前述的信号量设置模块，可以是具有执行前述设置信号量后向第二单核的可读可写共享内存写入数据的硬件，例如信号量设置器，也可以是能够执行相应计算机程序从而完成前述功能的一般处理器或者其他硬件设备；再如前述的信号量检测模块，可以是具有执行前述检测信号量，若所述信号量为约定的预设值，则第二单核2停止使用核内至少一个缓存线中的数据功能的硬件，例如信号量检测器，也可以是能够执行相应计算机程序从而完成前述功能的一般处理器或者其他硬件设备。

在附图4的示例中，信号量可以为硬件信号量，信号量设置模块41具体用于将该硬件信号量设置为约定的高电平“1”或者将该硬件信号量设置为约定的低电平“0”；相应地，信号量检测模块42具体用于调用应用程序接口API函数，检测所述硬件信号量是否为约定的高电平“1”或低电平“0”。

附图4示例的信号量检测模块42还包括无效设置单元51，如附图5所示本发明另一实施例提供的多核系统。无效设置单元51用于将第二单核2核内缓存线置为无效并将当前任务挂起或者切换至其他任务。

附图4或附图5示例的第二单核2还包括任务激活模块61，如附图6所示本发明另一实施例提供的多核系统任务激活模块61。任务激活模块61用于在收到中断发送模块43发送的中断后激活挂起的当前任务。

需要说明的是，上述装置各模块/单元之间的信息交互、执行过程等内容，由于与本发明方法实施例基于同一构思，其带来的技术效果与本发明方法实施例相同，具体内容可参见本发明方法实施例中的叙述，此处不再赘述。

本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：只读存储器(ROM，Read Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁盘或光盘等。

以上对本发明实施例提供的实现数据一致性的方法和一种多核系统进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (14)

1.一种实现数据一致性的方法，其特征在于，所述方法包括：

多核系统中第一单核设置信号量后向多核系统中第二单核的可读可写共享内存写入数据；

所述第二单核检测所述信号量，若所述信号量为约定的预设值，则所述第二单核停止使用核内至少一个缓存线中的数据，所述核内缓存线是所述第二单核内的一段内存区域，与所述第二单核的可读可写共享内存中用于存储写入数据的内存区域对应；

所述第一单核在所述数据写入过程完成后向所述第二单核发送中断；

所述第二单核根据所述中断，将所述可读可写共享内存写入的数据读取至所述核内至少一个缓存线。

2.如权利要求1所述的方法，其特征在于，所述信号量为硬件信号量；

所述多核系统中第一单核设置信号量具体包括：所述多核系统中第一单核将所述硬件信号量设置为高电平“1”；

所述第二单核检测所述信号量，若所述信号量为约定的预设值，则所述第二单核停止使用核内至少一个缓存线中的数据包括：

所述第二单核检测所述硬件信号量，若所述硬件信号量为约定的所述高电平“1”，则所述第二单核停止使用核内至少一个缓存线中的数据。

3.如权利要求2所述的方法，其特征在于，所述第二单核检测所述信号量包括：

所述第二单核调用应用程序接口API函数，检测所述硬件信号量是否为高电平“1”。

4.如权利要求1所述的方法，其特征在于，所述信号量为硬件信号量；

所述多核系统中第一单核设置信号量包括：所述多核系统中第一单核将所述硬件信号量设置为低电平“0”；

所述第二单核检测所述信号量，若所述信号量为约定的预设值，则所述第二单核停止使用核内至少一个缓存线中的数据包括：

所述第二单核检测所述硬件信号量，若所述硬件信号量为约定的所述低电平“0”，则所述第二单核停止使用核内至少一个缓存线中的数据。

5.如权利要求4所述的方法，其特征在于，所述第二单核检测所述信号量包括：

所述第二单核调用应用程序接口API函数，检测所述硬件信号量是否为低电平“0”。

6.如权利要求1至5任意一项所述的方法，其特征在于，所述若所述信号量为约定的预设值，则所述第二单核停止使用核内至少一个缓存线中的数据包括：

所述第二单核将所述核内缓存线置为无效并将当前任务挂起或者切换至其他任务。

7.如权利要求6所述的方法，其特征在于，所述第二单核接收到所述中断后，还包括：

所述第二单核激活所述挂起的当前任务。

8.一种实现数据一致性的系统，至少包括第一单核和第二单核，其特征在于，所述第一单核包括信号量设置模块和中断发送模块，所述第二单核包括信号量检测模块和数据刷新模块；

所述信号量设置模块，用于设置信号量后向所述第二单核的可读可写共享内存写入数据；

所述信号量检测模块，用于检测所述信号量，若所述信号量为约定的预设值，则所述第二单核停止使用核内至少一个缓存线中的数据，所述核内缓存线是所述第二单核内的一段内存区域，与所述第二单核的可读可写共享内存中用于存储写入数据的内存区域对应；

所述中断发送模块，用于在所述数据写入过程完成后向所述第二单核发送中断；

所述数据刷新模块，用于根据所述中断，将所述可读可写共享内存写入的数据读取至所述核内至少一个缓存线。

9.如权利要求8所述的实现数据一致性的系统，其特征在于，所述信号量为硬件信号量；

所述信号量设置模块具体用于将所述硬件信号量设置为高电平“1”。

10.如权利要求9所述的实现数据一致性的系统，其特征在于，所述信号量检测模块具体用于调用应用程序接口API函数，检测所述硬件信号量是否为高电平“1”。

11.如权利要求8所述的实现数据一致性的系统，其特征在于，所述信号量为硬件信号量；

所述信号量设置模块具体用于将所述硬件信号量设置为低电平“0”。

12.如权利要求11所述的实现数据一致性的系统，其特征在于，所述信号量检测模块具体用于调用应用程序接口API函数，检测所述硬件信号量是否为低电平“0”。

13.如权利要求8至12任意一项所述的实现数据一致性的系统，其特征在于，所述信号量检测模块包括：

无效设置单元，用于将所述核内缓存线置为无效并将当前任务挂起或者切换至其他任务。

14.如权利要求13所述的实现数据一致性的系统，其特征在于，所述第二单核还包括：

任务激活模块，用于在收到所述中断后激活所述挂起的当前任务。