CN116934568A - 图形处理器核、系统、装置、设备及主核配置单元、方法 - Google Patents

Abstract

本公开提供一种基于多核GPU架构的图形处理系统、装置、电子设备、GPU核及主核配置单元、方法。其系统包括多个GPU核，每个GPU核包括主核配置接口和第一通信接口，每个GPU核被配置为：通过主核配置接口获取主核配置信息，在主核配置信息指示本GPU核为主核的情况下使能第一通信接口，第一通信接口用于与CPU通信。采用本公开的技术方案可重构多核GPU架构的主核，避免了主核损坏导致芯片报废的情况。

Description

图形处理器核、系统、装置、设备及主核配置单元、方法

技术领域

本公开涉及多核GPU(Graphics Processing Unit，图形处理器)技术领域，尤其涉及一种图形处理系统、装置、电子设备、GPU核及主核配置单元、方法。

背景技术

多核GPU架构是指将多个GPU核集成到一个系统中，多个GPU核作为一个整体来执行任务。多核GPU架构便于进行性能扩展，可根据实际产品的性能需求灵活调整系统中GPU核的数量，从而做到一款多核GPU架构能够满足多款产品的性能需求。

在多核GPU架构中，通常有一个固定GPU核作为主核负责与CPU(CentralProcessing Unit，中央处理器)进行交互，并负责其他GPU核的管理与调度，其他GPU核作为从核接收来自主核的管理与调度命令。通常情况下，主核在芯片设计阶段固定。

对于采用多核GPU架构的芯片，在生产测试阶段，如果发现功能有缺陷的从核，可以通过关闭有功能缺陷的从核(down core)，将芯片作为低端产品出货。一旦主核损坏，即使从核功能完整，多核GPU架构作为一个整体也无法正常工作，芯片只能报废。

发明内容

本公开的目的是提供一种图形处理系统、装置、电子设备、GPU核及主核配置单元、方法，避免在芯片设计阶段固定主核导致主核损坏、芯片报废的情况发生。

根据本公开的一个方面，提供一种图形处理系统，该图形处理系统基于多核GPU架构，该图形处理系统包括：

多个GPU核，每个GPU核包括主核配置接口和第一通信接口，每个GPU核被配置为：通过主核配置接口获取主核配置信息，在主核配置信息指示本GPU核为主核的情况下使能第一通信接口，第一通信接口用于与CPU通信。

本公开中，第一通信接口与CPU之间的通信方式有多种，作为举例而非限定，第一通信接口可以连接至总线网络，通过总线网络与CPU通信。实践中，第一通信接口所使用的总线网络与GPU核之间所使用的总线网络可以是两个独立的总线网络。为了减少总线连接关系，简化芯片连线，GPU核之间的通信以及主核与CPU之间的通信可以采用同一个总线网络，即，第一通信接口所使用的总线网络与GPU核之间所使用的总线网络是同一个总线网络。

本公开一种可行的实现方式中，每个GPU还可以包括第二通信接口，每个GPU核被配置为：通过第二通信接口发送运行状态信息，其中，主核的运行状态信息被发送给状态信息接收模块。在另一种可行的实现方式中，可以通过第一通信接口向状态信息接收模块发送主核的运行状态信息。

若每个GPU核包括第二通信接口，为了确保只有主核的运行状态信息被发送给状态信息接收模块，一种可行的实现方式是：系统还包括状态选择器，状态选择器与每个GPU核的第二通信接口连接，状态选择器被配置为：根据选择端获取的主核配置信息，识别主核发送的运行状态信息，并发送给状态信息接收模块。另一种可行的实现方式是：每个GPU核被配置为：在主核配置信息指示本GPU核为主核的情况下使能第二通信接口。

在上述任一实施例的基础上，主核配置接口的连接方式有多种，基于一种可行的连接方式，本公开提供的系统还可以包括主核配置寄存器，主核配置寄存器与每个GPU核的主核配置接口连接，用于暂存CPU发送的主核配置信息。基于另一种可行的连接方式，主核配置接口直接与CPU连接。

在上述任一实施例的基础上，主核是从可用GPU核中选择的，可用GPU核的信息可以保存在上述系统上，相应的，上述系统还可以包括存储模块，存储模块用于保存可用GPU核的信息；CPU被配置为：根据可用GPU核的信息选择主核，发送主核配置信息。当然，可用GPU核的信息也可以保存在上述系统外。

在上述任一实施例的基础上，主核配置信息包括以下至少一项：主核标识，主核基地址，主核启动指示信息。

根据本公开的另一方面，还提供一种电子装置，该电子装置包括上述任一实施例中所述的基于多核GPU架构的图形处理系统。在一些使用场景下，该电子装置的产品形式体现为显卡；在另一些使用场景下，该电子装置的产品形式体现为CPU主板。

根据本公开的另一方面，还提供一种电子设备，该电子设备包括上述的电子装置。在一些使用场景下，该电子设备的产品形式是便携式电子设备，例如智能手机、平板电脑、VR设备等；在一些使用场景下，该电子设备的产品形式是个人电脑、游戏主机等。

根据本公开的另一方面，还提供一种主核配置单元，应用于基于多核GPU架构的图形处理系统，其中，该主核配置单元包括：

状态选择器，状态选择器与多个GPU核的第二通信接口连接，状态选择器被配置为：根据选择端获取的主核配置信息，识别主核发送的运行状态信息，并发送给状态信息接收模块；主核配置信息用于指示多个GPU核中的主核使能第一通信接口，第一通信接口用于与CPU通信。

其中，主核配置单元还可以包括主核配置寄存器，主核配置寄存器与每个GPU核的主核配置接口连接，用于暂存CPU发送的主核配置信息。

根据本公开的另一方面，还提供一种图形处理器核，应用于多核GPU架构中的图形处理系统，其中，该图形处理器核包括主核配置接口和第一通信接口；图形处理器核被配置为：通过主核配置接口获取主核配置信息，在主核配置信息指示本GPU核为主核的情况下使能第一通信接口，第一通信接口用于与CPU通信。

本公开中，第一通信接口与CPU之间的通信方式有多种，作为举例而非限定，第一通信接口可以连接至总线网络，通过总线网络与CPU通信。实践中，第一通信接口所使用的总线网络与GPU核之间所使用的总线网络可以是两个独立的总线网络。为了减少总线连接关系，简化芯片连线，GPU核之间的通信以及主核与CPU之间的通信可以采用同一个总线网络，即，第一通信接口所使用的总线网络与GPU核之间所使用的总线网络是同一个总线网络。

本公开一种可行的实现方式中，GPU核还可以包括第二通信接口，GPU核被配置为：通过第二通信接口发送运行状态信息，其中，主核的运行状态信息被发送给状态信息接收模块。在另一种可行的实现方式中，可以通过第一通信接口向CPU发送主核的运行状态信息。

根据本公开的另一方面，还提供一种主核配置方法，应用于基于多核GPU架构的图形处理系统，其中，该方法包括：

CPU从可用GPU核中选择主核，并发送主核配置信息；

每个GPU核均获取所述主核配置信息，在主核配置信息指示本GPU核为主核的情况下使能第一通信接口，第一通信接口用于与CPU通信。

其中，发送主核配置信息的一种可行的实现方式包括：CPU将主核配置信息保存到主核配置寄存器；相应的，每个GPU核均获取所述主核配置信息，其实现方式包括：每个GPU核均通过主核配置接口从主核配置寄存器获取主核配置信息。

发送主核配置信息的另一种可行的实现方式包括：CPU将主核配置信息直接发送给每个GPU核。

附图说明

图1为本公开一个实施例的GPU核的连接关系示意图；

图2为本公开一个实施例的基于多核GPU架构的图形处理系统结构示意图；

图3为本公开另一个实施例的基于多核GPU架构的图形处理系统结构示意图；

图4为本公开一个实施例的主核配置单元结构示意图；

图5为本公开一个实施例的主核配置方法流程示意图。

具体实施方式

在介绍本公开实施例之前，应当说明的是：

本公开部分实施例被描述为处理流程，虽然流程的各个操作步骤可能被冠以顺序的步骤编号，但是其中的操作步骤可以被并行地、并发地或者同时实施。

本公开实施例中可能使用了术语“第一”、“第二”等等来描述各个特征，但是这些特征不应当受这些术语限制。使用这些术语仅仅是为了将一个特征与另一个特征进行区分。

本公开实施例中可能使用了术语“和/或”，“和/或”包括其中一个或更多所列出的相关联特征的任意和所有组合。

应当理解的是，当描述两个部件的连接关系或通信关系时，除非明确指明两个部件之间直接连接或直接通信，否则，两个部件的连接或通信可以理解为直接连接或通信，也可以理解为通过中间部件间接连接或通信。

为了使本公开实施例中的技术方案及优点更加清楚明白，以下结合附图对本公开的示例性实施例进行进一步详细的说明，显然，所描述的实施例仅是本公开的一部分实施例，而不是所有实施例的穷举。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。

本公开的目的是提供一种多核GPU架构下可重构的主从核设计方案。其中，GPU核是指通过硬件实现、具有计算功能的处理器，其包括计算单元、缓存等等组成部件，可以是GPGPU(general-purpose graphics processing unit，通用图形处理器)，也可以是GPU。

本公开的一个实施例提供一种基于多核GPU架构的图形处理系统，该系统至少包括：多个GPU核，每个GPU核包括主核配置接口和第一通信接口，每个GPU核被配置为：通过主核配置接口获取主核配置信息，在主核配置信息指示本GPU核为主核的情况下使能第一通信接口，第一通信接口用于与CPU通信。

本公开中，使能第一通信接口，具体是指使能第一通信接口与CPU通信的功能。

多个GPU核在系统中的连接处于平等的位置，每个GPU核均可以通过第一通信接口与CPU通信，因此，本公开实施例提供的系统，任意一个GPU核都可以作为主核使用，从物理连线关系上为多核GPU架构的主核重构提供了可行性保障。在此基础上，GPU核可以通过主核配置接口接收主核配置信息，并根据该主核配置信息确定本GPU核是否主核，若本GPU核是主核，那么，使能本GPU核的第一通信接口，通过这种方式改变GPU核的连线关系，使得只有主核可以实现与CPU的通信。由此可见，采用本公开提供的图形处理系统，主核的配置并不是在芯片设计阶段固定的，而是可以根据实际情况进行主从核的重构，从而避免了固定主核损坏导致芯片报废的情况，能够有效提高芯片良率，降低产品成本。

如图1所示，本公开实施例中，GPU核与外界通信的接口可以包括以下几类：主核配置接口、第一通信接口(本实施例中又称为CPU通信接口)、内存通信接口和第二通信接口(本实施例中又称状态接口)。

其中，GPU核通过主核配置接口可以但不限于获取以下信息：

主核标识(ID)，用于各个GPU核(例如Core 0、Core 1……Core n)识别主核；主核通信基地址，用于从核寻址主核，以便与主核通信；开机选择(Boot select)，用于通知GPU核从内存中加载启动代码。

本公开实施例中，通过主核配置接口传输主核对应的Boot select，用于通知主核从内存中加载启动代码。其中，主核对应的Boot select又称为主核启动指示信息。

可选的，也可以通过主核配置接口传输从核对应的Boot select，以便从核根据该信息从内存中加载启动代码。

上述的作为使能第一通信接口依据的主核配置信息至少包括主核标识。

其中，CPU通信接口用来接收CPU的命令，或者向CPU返回状态。只有主核才有与CPU通信的能力，因此CPU只向主核发送命令。当GPU核之间通信和GPU核与CPU之间通信使用相同的总线协议，CPU通信接口以及各个GPU核之间的通信接口可以连到一个总线网络，从而减少总线的连接关系。应当指出的是，实践中，第一通信接口所接入的总线网络与GPU核之间接入的总线网络也可以是两个独立的总线网络。

其中，内存通信接口用于GPU核读写内存，通常情况下，多个GPU核都需要与内存进行数据交换，各个GPU核的内存通信接口可以统一连到数据通信网络上。

其中，状态接口用于GPU核发送运行状态信息。状态接口传输的运行状态信息具体包括哪些内容取决于GPU本身的设计，本公开实施例对此不做限定。作为举例而非限定，运行状态信息可以包括：GPU的中断、GPU的功率(power)状态等引脚状态，也可以包括其他类型的状态信息。

本公开实施例中，主核的运行状态信息被发送给状态信息接收模块，而从核的运行状态信息不需要发送给状态信息接收模块。为了确保只有主核的运行状态信息被发送给状态信息接收模块，一种可行的实现方式是：系统还包括状态选择器，状态选择器与每个GPU核的状态接口连接，状态选择器被配置为：根据选择端获取的主核配置信息，识别主核发送的运行状态信息，并发送给状态信息接收模块，该状态信息接收模块可以是CPU，也可以是其他需要获取主核运行状态的处理模块。另一种可行的实现方式是：每个GPU核被配置为：在主核配置信息指示本GPU核为主核的情况下使能状态接口，在主核配置信息指示本GPU核不是主核的情况下关闭状态接口。实际应用中，通过状态选择器进行主核运行状态信息的选择，可以减少硬件连线，简化硬件连接结构。

本公开的另一个实施例中，如果运行状态信息包括可以通过接口传输的信息，相应的，可以由CPU通信接口传输GPU核的这类运行状态信息。由于只有主核的CPU通信接口使能，因此，通过CPU通信接口传输运行状态信息，可以确保只有主核的运行状态信息被发送给CPU。

在上述任一实施例的基础上，主核配置接口的连接方式有多种，基于一种可行的连接方式，本公开提供的系统还可以包括主核配置寄存器，主核配置寄存器与每个GPU核的主核配置接口连接，用于暂存主核配置信息。相应的，主核配置接口从主核配置寄存器中读取主核配置信息。除此之外，状态选择器的选择端还可以与主核配置寄存器连接，从而获取主核配置信息。基于另一种可行的连接方式，主核配置接口直接与CPU连接。

本公开实施例中，主核配置寄存器可以通过配置总线接收来自CPU的配置，然后各个GPU核从主核配置寄存器中读取CPU的配置，并据此重构本GPU核的连线(相应接口的使能/关闭)。

在上述任一实施例的基础上，主核是从可用GPU核中选择的，可用GPU核的信息可以保存在上述系统上，相应的，上述系统还可以包括存储模块，存储模块用于保存可用GPU核的信息；CPU被配置为：根据可用GPU核的信息选择主核，发送主核配置信息。当然，可用GPU核的信息也可以保存在上述系统外。

本公开提供的基于多核GPU架构的图形处理系统可以是一个die(管芯)，也可以是多die互联的一个SOC(System on Chip，片上系统)，或者其他的组织形式。多个GPU核在系统中的连接处于平等的位置。在硬件连线上，多个GPU核的连线都接到系统上，从而任意一个核都可以作为主核使用。

下面以一个die为例，对本公开提供的图形处理系统的架构及工作原理进行说明。

在图2所示的一个实施例中，单die的图形处理系统包括多个GPU核，GPU核的主核配置接口和状态接口通过主核配置单元实现与外界的连接。

每个GPU核用来处理画图的命令，根据画图命令，执行图像渲染的Pipeline，还可以用来执行其他运算命令；多个GPU核作为一个整体完成执行画图或其他计算任务。每个GPU核中进一步包括：计算单元，用于执行着色器编译后的指令，属于可编程模块，由大量的ALU组成；缓存(Cache)，用于GPU核数据的缓存，以减少对内存的访问；光栅化模块，3D渲染管线的一个固定的阶段；划片(Tilling)模块，TBR和TBDR GPU架构中对一帧进行划片处理；裁剪模块，3D渲染管线的一个固定的阶段，裁剪掉观察范围外，或者背面不显示的图元；后处理模块，用于对画完的图进行缩放，裁剪，旋转等操作；微核(Micro core)，用于GPU核上各个管线硬件模块之间的调度，或者用于多GPU核的任务调度。

每个GPU核的主核配置接口、CPU通信接口、内存接口和状态接口均连接到片上网络。其中，片上网络用于图形处理系统上各个主(master)和从(salve)之间的数据交换，本实施例中，片上网络包括配置总线、数据通信网络、通信总线等等。

可用GPU核的ID保存在图形处理系统的fuse(图中未示出)上，应用处理器(即CPU)通过PCIe接口访问fuse，获取可用GPU核的ID；应用处理器从可用GPU核中选择一个GPU核作为主核，并将主核的ID、Boot select和主核基地址经由片上网络的配置总线存储到主核配置单元的主核配置寄存器；各个GPU核的微核通过主核配置接口经由片上网络从主核配置寄存器中读取主核ID，并将主核ID与本GPU核的ID进行比较，若主核ID即为本GPU核ID，则使能本GPU核的CPU通信接口；应用处理器经由片上网络控制GPU核复位；主核通过主核配置接口经由片上网络从主核配置寄存器中读取Boot select，通过内存接口经由片上网络从内存中读取启动代码，完成启动；进而对从核进行调度和配置。主核工作过程中，通过状态接口经由片上网络发送运行状态信息，主核配置单元的状态选择器的选择端与主核配置寄存器连接，根据主核配置寄存器中的主核ID，从运行状态信息中识别主核的运行状态信息，从而将主核的运行状态信息通过片上网络发送给应用处理器或者其他需要接收主核运行状态信息的模块。

如图2所示，图形处理系统还可以包括：

通用DMA(Direct Memory Access，直接存储器访问)，用于执行主机内存到图形处理系统内存(例如显卡内存)之间的数据搬移，例如，通过DMA将3D画图的顶点(vertex)数据从主机内存搬到图形处理系统内存；

PCIe控制器，用于和主机通信的接口，实现PCIe协议，使图形处理系统通过PCIe接口连接到主机上，主机上运行了图形API以及显卡的驱动等程序；

应用处理器，用于图形处理系统上各个模块任务的调度，例如GPU渲染完一帧图后通知应用处理器，应用处理器再启动显示控制器将GPU画完的图显示到屏幕上；

内存控制器，用于连接内存设备，用于保存SOC上的数据；

显示控制器，控制将内存里的frame buffer以显示接口(HDMI,DP等)输出到显示器上；

视频解码，可以将主机硬盘上的编码的视频解码成能显示的画面；

视频编码，可以将主机硬盘上原始的视频码流编码成指定的格式返回给主机。

在图3所示的另一个实施例中，单die的图形处理系统包括多个GPU核，GPU核的状态接口通过主核配置单元实现与外界的连接，而GPU核的主核配置接口以GPIO的方式直接与应用处理器连接。

本公开实施例还提供一种电子装置，该电子装置包括上述任一实施例中所述的基于多核GPU架构的图形处理系统。在一些使用场景下，该电子装置的产品形式体现为显卡；在另一些使用场景下，该电子装置的产品形式体现为CPU主板。

本公开实施例还提供一种电子设备，该电子设备包括上述的电子装置。在一些使用场景下，该电子设备的产品形式是便携式电子设备，例如智能手机、平板电脑、VR设备等；在一些使用场景下，该电子设备的产品形式是个人电脑、游戏主机、工作站、服务器等。

本公开实施例还提供一种基于多核GPU架构的主核配置单元，如图4所示，该主核配置单元包括：

状态选择器，状态选择器与多个GPU核的第二通信接口连接，状态选择器被配置为：根据选择端获取的主核配置信息，识别主核发送的运行状态信息，并发送给状态信息接收模块；主核配置信息用于指示多个GPU核中的主核使能第一通信接口，第一通信接口用于与CPU通信。

如图4所示，主核配置单元还可以包括主核配置寄存器，主核配置寄存器与每个GPU核的主核配置接口连接，用于暂存CPU发送的主核配置信息。

可选的，主核配置寄存器还与状态选择器的选择端连接，以便向状态选择器的选择端输出主核配置信息。

本公开实施例还提供一种多核GPU架构中的图形处理器核，其中，该图形处理器核包括主核配置接口和第一通信接口；图形处理器被配置为：通过主核配置接口获取主核配置信息，在主核配置信息指示本GPU核为主核的情况下使能第一通信接口，第一通信接口用于与CPU通信。

本公开中，第一通信接口与CPU之间的通信方式有多种，作为举例而非限定，第一通信接口可以连接至总线网络，通过总线网络与CPU通信。实践中，第一通信接口所使用的总线网络与GPU核之间所使用的总线网络可以是两个独立的总线网络。为了减少总线连接关系，简化芯片连线，GPU核之间的通信以及主核与CPU之间的通信可以采用同一个总线网络，即，第一通信接口所使用的总线网络与GPU核之间所使用的总线网络是同一个总线网络。

本公开一种可行的实现方式中，GPU核还可以包括第二通信接口，GPU核被配置为：通过第二通信接口发送运行状态信息，其中，主核的运行状态信息被发送给状态信息接收模块。在另一种可行的实现方式中，可以通过第一通信接口向CPU发送主核的运行状态信息。

本公开实施例还提供一种基于多核GPU架构的主核配置方法，如图5所示，该方法包括如下操作：

步骤501、CPU从可用GPU核中选择主核，并发送主核配置信息；

步骤502、每个GPU核均获取所述主核配置信息，在主核配置信息指示本GPU核为主核的情况下使能第一通信接口，第一通信接口用于与CPU通信。

其中，发送主核配置信息的一种可行的实现方式包括：CPU将主核配置信息保存到主核配置寄存器；相应的，每个GPU核均获取所述主核配置信息，其实现方式包括：每个GPU核均通过主核配置接口从主核配置寄存器获取主核配置信息。

发送主核配置信息的另一种可行的实现方式包括：CPU将主核配置信息直接发送给每个GPU核。

本公开另一个实施例中，多核GPU的主核配置流程如下：首先，测试出功能完整的GPU核，将可以使用的GPU核的相关信息(例如GPU ID)存在芯片的fuse或者其他不可更改的存储器中；在芯片上电时，由CPU从功能完整的GPU核中选择主核，然后将主核的ID、BOOTSELECT和主核基地址通过配置总线存储到主核配置寄存器中，各个GPU核从主核配置寄存器中读取主核ID，并判断本GPU核是否主核，如果是，则使能本GPU核的CPU通信接口，从而完成主核配置；待配置完成，CPU释放GPU核的复位；使能主核加载启动代码的流程，主核从主核配置寄存器中读取BOOT SELECT，从而从内存中加载启动代码；主核启动完成可对从核进行配置或调度等相关工作。

其中，CPU将配置信息写入主核配置寄存器，即认为配置完成。

基于上述方案，在多GPU核系统中，实现了主核的灵活配置，从而在系统中只要有功能完整的核，可以认为系统可用，从而提高了芯片的使用率。

尽管已描述了本公开的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本公开范围的所有变更和修改。

显然，本领域的技术人员可以对本公开进行各种改动和变型而不脱离本公开的精神和范围。这样，倘若本公开的这些修改和变型属于本公开权利要求及其等同技术的范围之内，则本公开也意图包含这些改动和变型在内。

Claims (17)

1.一种图形处理系统，基于多核GPU架构，所述图形处理系统包括：

多个GPU核，每个GPU核包括主核配置接口和第一通信接口，所述每个GPU核被配置为：通过主核配置接口获取主核配置信息，在所述主核配置信息指示本GPU核为主核的情况下使能所述第一通信接口，所述第一通信接口用于与CPU通信。

2.根据权利要求1所述的系统，所述第一通信接口连接至总线网络，所述总线网络用于GPU核之间的通信以及主核与所述CPU之间的通信。

3.根据权利要求1所述的系统，所述每个GPU核还包括第二通信接口，所述每个GPU核被配置为：通过所述第二通信接口发送运行状态信息，其中，主核的运行状态信息被发送给状态信息接收模块。

4.根据权利要求3所述的系统，所述系统还包括状态选择器，所述状态选择器与所述每个GPU核的第二通信接口连接，所述状态选择器被配置为：根据选择端获取的所述主核配置信息，识别主核发送的运行状态信息，并发送给所述状态信息接收模块。

5.根据权利要求3所述的系统，所述每个GPU核被配置为：在所述主核配置信息指示本GPU核为主核的情况下使能所述第二通信接口，在所述主核配置信息指示本GPU核不是主核的情况下关闭所述第二通信接口。

6.根据权利要求1-5任一项所述的系统，所述系统还包括主核配置寄存器，所述主核配置寄存器与所述每个GPU核的主核配置接口连接，用于暂存所述CPU发送的所述主核配置信息。

7.根据权利要求1-5任一项所述的系统，所述系统还包括存储模块，所述存储模块用于保存可用GPU核的信息；

所述CPU被配置为：根据所述可用GPU核的信息选择主核，发送主核配置信息。

8.根据权利要求1-5任一项所述的系统，所述主核配置信息包括以下至少一项：主核标识，主核基地址，主核启动指示信息。

9.一种电子装置，包括权利要求1-8任一项所述的系统。

10.一种电子设备，包括权利要求9所述的电子装置。

11.一种主核配置单元，应用于基于多核GPU架构的图形处理系统，包括：

状态选择器，所述状态选择器与多个GPU核的第二通信接口连接，所述状态选择器被配置为：根据选择端获取的主核配置信息，识别主核发送的运行状态信息，并发送给状态信息接收模块；所述主核配置信息用于指示所述多个GPU核中的主核使能第一通信接口，所述第一通信接口用于与CPU通信。

12.根据权利要求11所述的主核配置单元，还包括主核配置寄存器，所述主核配置寄存器与每个GPU核的主核配置接口连接，用于暂存所述CPU发送的所述主核配置信息，以便所述主核配置接口获取。

13.一种图形处理器核，应用于多核GPU架构中的图形处理系统，包括主核配置接口和第一通信接口；所述图形处理器核被配置为：通过主核配置接口获取主核配置信息，在所述主核配置信息指示本GPU核为主核的情况下使能所述第一通信接口，所述第一通信接口用于与CPU通信。

14.根据权利要求13所述的图形处理器核，所述第一通信接口连接至总线网络，所述总线网络用于GPU核之间的通信以及主核与所述CPU之间的通信。

15.根据权利要求13所述的图形处理器核，还包括第二通信接口，所述图形处理器核被配置为：通过所述第二通信接口发送运行状态信息，其中，主核的运行状态信息被发送给所述状态信息接收模块。

16.一种主核配置方法，应用于基于多核GPU架构的图形处理系统，所述主核配置方法包括：

CPU从可用GPU核中选择主核，并发送主核配置信息；

每个GPU核均获取所述主核配置信息，在所述主核配置信息指示本GPU核为主核的情况下使能第一通信接口，所述第一通信接口用于与CPU通信。

17.根据权利要求16所述的方法，所述发送主核配置信息，包括：所述CPU将所述主核配置信息保存到主核配置寄存器；

所述每个GPU核均获取所述主核配置信息，包括：每个GPU核均通过主核配置接口从主核配置寄存器获取所述主核配置信息。