JP3475308B2 - パターン描画装置 - Google Patents
パターン描画装置Info
- Publication number
- JP3475308B2 JP3475308B2 JP07248895A JP7248895A JP3475308B2 JP 3475308 B2 JP3475308 B2 JP 3475308B2 JP 07248895 A JP07248895 A JP 07248895A JP 7248895 A JP7248895 A JP 7248895A JP 3475308 B2 JP3475308 B2 JP 3475308B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- blanking
- pattern
- blanking operation
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/302—Controlling tubes by external information, e.g. programme control
- H01J37/3023—Programme control
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/30—Electron or ion beam tubes for processing objects
- H01J2237/317—Processing objects on a microscale
- H01J2237/3175—Lithography
- H01J2237/31761—Patterning strategy
- H01J2237/31762—Computer and memory organisation
Description
【０００１】
【産業上の利用分野】本発明は，バターン描画装置に関
し、特に、ＩＣ、ＬＳＩなどの半導体素子の製造に用い
られるフオトマスクや、半導体素子そのもののパターン
描画に用いられる電子ビームパターン描画装置に関す
る。
し、特に、ＩＣ、ＬＳＩなどの半導体素子の製造に用い
られるフオトマスクや、半導体素子そのもののパターン
描画に用いられる電子ビームパターン描画装置に関す
る。
【０００２】
【従来の技術】従来より、半導体素子の製造に用いられ
るフオトマスクのパターン描画や、半導体素子そのもの
の製造のためのパターン描画に、図４に示すような、ラ
スタースキヤン型の電子ビーム装置が用いられてきた。
このラスタースキヤン型の電子ビーム装置は、電子ビー
ムをフオトマスク等の基板上のレジストの所定位置に到
達させて、レジストに潜像をパターンニングするもので
あるが、基本的には、電子ビームスキヤン（走査）制御
とフオトマスクの位置移動制御によりフオトマスクへ電
子ビームが到達する位置を制御しており、フオトマスク
へ電子ビームを到達させるか否かの制御を、通常、電界
（電圧）のオンオフによる制御によって行っている。図
３（ａ）に示すように、メモリ上の１スキヤン分のビッ
ト情報（オンオフ制御情報）に対応した所定のオンオフ
制御を伴う電子ビームスキヤン（走査）を順次繰り返し
行いながら、且つ、ステージのＹ方向連続移動と、略１
スキヤン長分のＸ方向移動の繰り返しとを組合せて、所
定の領域のパターン描画を行う。これにより、フオトマ
スク上の所望の位置のみへ電子ビームを到達させ、所望
のレジストパターン潜像をえている。図３（ａ）のビッ
トマップに対応するレジストパターンの潜像は図３
（ｂ）のようになる。上記の、フオトマスクへ電子ビー
ムを到達させるか否かの制御を、通常、ブランキングと
言うが、このブランキング動作は、前述のように所定の
メモリのビット情報にもとづいて、図３（ａ）に示すブ
ランキング部にて、電界（電圧）をオンオフ制御するこ
とによってなされるが、メモリのビット情報は、あらか
じめ描画装置用に準備された所定領域に対応した台形デ
ータ等を、所定容量をもつメモリ上にドット展開、即ち
ビットマップ化したものである。このドット展開された
ビットマップデータに対応して、ブランキング動作がな
されるのである。所定領域に対応した台形データ等のビ
ットマップ化とそれに対応したブランキング動作を順次
繰り返すことにより、所望の全領域に対応した描画装置
用に準備された台形データ等に対して、ドット展開とそ
れに対応したブランキング動作が行われ、所望領域全体
のパターン描画がなされるのである。ここでは、ドット
展開されたデータに対応し、正確にブランキング動作が
行われることが、正しいパターンをフオトマスク上のレ
ジストに描画できる前提となっている。
るフオトマスクのパターン描画や、半導体素子そのもの
の製造のためのパターン描画に、図４に示すような、ラ
スタースキヤン型の電子ビーム装置が用いられてきた。
このラスタースキヤン型の電子ビーム装置は、電子ビー
ムをフオトマスク等の基板上のレジストの所定位置に到
達させて、レジストに潜像をパターンニングするもので
あるが、基本的には、電子ビームスキヤン（走査）制御
とフオトマスクの位置移動制御によりフオトマスクへ電
子ビームが到達する位置を制御しており、フオトマスク
へ電子ビームを到達させるか否かの制御を、通常、電界
（電圧）のオンオフによる制御によって行っている。図
３（ａ）に示すように、メモリ上の１スキヤン分のビッ
ト情報（オンオフ制御情報）に対応した所定のオンオフ
制御を伴う電子ビームスキヤン（走査）を順次繰り返し
行いながら、且つ、ステージのＹ方向連続移動と、略１
スキヤン長分のＸ方向移動の繰り返しとを組合せて、所
定の領域のパターン描画を行う。これにより、フオトマ
スク上の所望の位置のみへ電子ビームを到達させ、所望
のレジストパターン潜像をえている。図３（ａ）のビッ
トマップに対応するレジストパターンの潜像は図３
（ｂ）のようになる。上記の、フオトマスクへ電子ビー
ムを到達させるか否かの制御を、通常、ブランキングと
言うが、このブランキング動作は、前述のように所定の
メモリのビット情報にもとづいて、図３（ａ）に示すブ
ランキング部にて、電界（電圧）をオンオフ制御するこ
とによってなされるが、メモリのビット情報は、あらか
じめ描画装置用に準備された所定領域に対応した台形デ
ータ等を、所定容量をもつメモリ上にドット展開、即ち
ビットマップ化したものである。このドット展開された
ビットマップデータに対応して、ブランキング動作がな
されるのである。所定領域に対応した台形データ等のビ
ットマップ化とそれに対応したブランキング動作を順次
繰り返すことにより、所望の全領域に対応した描画装置
用に準備された台形データ等に対して、ドット展開とそ
れに対応したブランキング動作が行われ、所望領域全体
のパターン描画がなされるのである。ここでは、ドット
展開されたデータに対応し、正確にブランキング動作が
行われることが、正しいパターンをフオトマスク上のレ
ジストに描画できる前提となっている。
【０００３】しかしながら、ブランキング動作は、ノイ
ズ等に起因して、まれに正確に対応しないことがあり、
長い時間をかけて描画を行い、長いプロセス工程を経て
処理された後に、長い時間をかけパターンの異常（欠
陥）の有無を検査するフオトマスクの製造においては、
パターン描画時のブランキング動作不良による欠陥と分
かるまでに時間がかかり過ぎ、大きな問題となってい
た。
ズ等に起因して、まれに正確に対応しないことがあり、
長い時間をかけて描画を行い、長いプロセス工程を経て
処理された後に、長い時間をかけパターンの異常（欠
陥）の有無を検査するフオトマスクの製造においては、
パターン描画時のブランキング動作不良による欠陥と分
かるまでに時間がかかり過ぎ、大きな問題となってい
た。
【０００４】
【発明が解決しようとする課題】上記のように、ラスタ
ースキヤン型の電子ビーム装置においては、パターン描
画時のブランキング動作不良に対する対応が求められて
いた。本発明は、このような状況のもと、パターン描画
時のブランキング動作不良をできるだけ早期に見つける
ことができるパターン描画装置を提供しようとするもの
である。
ースキヤン型の電子ビーム装置においては、パターン描
画時のブランキング動作不良に対する対応が求められて
いた。本発明は、このような状況のもと、パターン描画
時のブランキング動作不良をできるだけ早期に見つける
ことができるパターン描画装置を提供しようとするもの
である。
【０００５】
【課題を解決するための手段】本発明のパターン描画装
置は、パターンデータを所定容量をもつメモリ上にビッ
トマップ展開し、該ビットマップに対応してブランキン
グ動作を行い、フオトマスク等の被描画物にパターン描
画を行うラスタースキャン型のパターン描画装置であっ
て、パターン描画を行う際に、ビットマップに対応して
正しくブランキング動作がなされているか否かを確認す
るブランキング動作確認手段を備えており、該ブランキ
ング動作確認手段が、ビットマップの各ビット毎に、ビ
ットマップデータとブランキング動作データとを照合比
較する照合比較手段を備えており、且つ、モニター用ス
クリーン上に、ビットマップの各ビット毎に、各ビット
に対応した位置に、照合比較結果の正否を表示するもの
であることを特徴とするものである。そして、上記にお
いて、ビットマップデータに対応した表示を行うモニタ
ースクリーンと、ブランキング動作データに対応した表
示を行うモニタースクリーンとを備えていることを特徴
とするものである。そしてまた、上記における照合比較
手段は、所定数のビットマップごとに行うものであるこ
とを特徴とするものである。
置は、パターンデータを所定容量をもつメモリ上にビッ
トマップ展開し、該ビットマップに対応してブランキン
グ動作を行い、フオトマスク等の被描画物にパターン描
画を行うラスタースキャン型のパターン描画装置であっ
て、パターン描画を行う際に、ビットマップに対応して
正しくブランキング動作がなされているか否かを確認す
るブランキング動作確認手段を備えており、該ブランキ
ング動作確認手段が、ビットマップの各ビット毎に、ビ
ットマップデータとブランキング動作データとを照合比
較する照合比較手段を備えており、且つ、モニター用ス
クリーン上に、ビットマップの各ビット毎に、各ビット
に対応した位置に、照合比較結果の正否を表示するもの
であることを特徴とするものである。そして、上記にお
いて、ビットマップデータに対応した表示を行うモニタ
ースクリーンと、ブランキング動作データに対応した表
示を行うモニタースクリーンとを備えていることを特徴
とするものである。そしてまた、上記における照合比較
手段は、所定数のビットマップごとに行うものであるこ
とを特徴とするものである。
【０００６】
【作用】本発明のバターン描画装置は、上記のような構
成にすることにより、パターン描画時のブランキング動
作不良を早期に見つけることを可能としている。詳しく
は、上記ブランキング動作確認手段が、ビットマップの
各ビット毎にブランキング動作と照合比較する照合比較
手段であり、且つ、モニター用スクリーン上に、ビット
マップの各ビット毎に各ビットに対応した位置に、照合
比較結果の正否を表示するものであることにより、直接
目により人がブランキング動作不良の有無と位置とを確
認できるものとしている。そして、ビットマップデータ
に対応した表示を行うモニタースクリーンと、ブランキ
ング動作データに対応した表示を行うモニタースクリー
ンとを備えていることにより、ブランキングオン不良な
のかオフ不良なのかも確認できるものとしている。更
に、上記照合比較手段が、所定数のビットマップごとに
行うものであることにより、広い範囲での目視による確
認を可能としている。
成にすることにより、パターン描画時のブランキング動
作不良を早期に見つけることを可能としている。詳しく
は、上記ブランキング動作確認手段が、ビットマップの
各ビット毎にブランキング動作と照合比較する照合比較
手段であり、且つ、モニター用スクリーン上に、ビット
マップの各ビット毎に各ビットに対応した位置に、照合
比較結果の正否を表示するものであることにより、直接
目により人がブランキング動作不良の有無と位置とを確
認できるものとしている。そして、ビットマップデータ
に対応した表示を行うモニタースクリーンと、ブランキ
ング動作データに対応した表示を行うモニタースクリー
ンとを備えていることにより、ブランキングオン不良な
のかオフ不良なのかも確認できるものとしている。更
に、上記照合比較手段が、所定数のビットマップごとに
行うものであることにより、広い範囲での目視による確
認を可能としている。
【０００７】
【実施例】本発明の実施例を図にそって説明する。先
ず、参考実施例を挙げる。図１は参考実施例のパターン
描画装置のブランキング動作不良確認に関わる要部機能
を示した概略図である。図１中、１０は第一メモリ、１
１は第二メモリ、１３はブランキング動作部、１４、１
５はカウンター、１６は比較部、１７はエラー表示部、
１８、１９は表示部である。参考実施例描画装置は、あ
らかじめ描画装置用に準備された台形データを第一メモ
リ１１、第二メモリ１２に、交互に順次ドット展開（ビ
ットマップ展開）しながら、該ビットマップの情報に対
応してブランキング動作を行うものであり、パターン描
画中に、ブランキング動作不良があったかどうかを判断
するものである。カウンター１４は、第一メモリ１１な
いし第二メモリ１２にドット展開された、１、０データ
からなるビットマップデータから、ブランキングをオン
にするビット０の数をカウンター１４にて加算してカウ
ントしていくカウンターであり、カウンター１５はブラ
ンキング部にブランキング電圧がかかる、即ち描画オフ
の数をカウントするカウンターである。比較部１６は、
所定の回数分第一メモリ１１、第二メモリ１２の情報に
もとづいて描画した後に、カウンター１４とカウンター
１５との数を比較する比較部で、比較の結果、カウンタ
ー１４とカウンター１５のカウント数に差がある場合に
は、ブランキング動作不良あると判断し、エラー表示ブ
１７にエラー表示する。表示部１８、１９は、それぞれ
カウンター１４、１５のカウント数を表示するものであ
る。
ず、参考実施例を挙げる。図１は参考実施例のパターン
描画装置のブランキング動作不良確認に関わる要部機能
を示した概略図である。図１中、１０は第一メモリ、１
１は第二メモリ、１３はブランキング動作部、１４、１
５はカウンター、１６は比較部、１７はエラー表示部、
１８、１９は表示部である。参考実施例描画装置は、あ
らかじめ描画装置用に準備された台形データを第一メモ
リ１１、第二メモリ１２に、交互に順次ドット展開（ビ
ットマップ展開）しながら、該ビットマップの情報に対
応してブランキング動作を行うものであり、パターン描
画中に、ブランキング動作不良があったかどうかを判断
するものである。カウンター１４は、第一メモリ１１な
いし第二メモリ１２にドット展開された、１、０データ
からなるビットマップデータから、ブランキングをオン
にするビット０の数をカウンター１４にて加算してカウ
ントしていくカウンターであり、カウンター１５はブラ
ンキング部にブランキング電圧がかかる、即ち描画オフ
の数をカウントするカウンターである。比較部１６は、
所定の回数分第一メモリ１１、第二メモリ１２の情報に
もとづいて描画した後に、カウンター１４とカウンター
１５との数を比較する比較部で、比較の結果、カウンタ
ー１４とカウンター１５のカウント数に差がある場合に
は、ブランキング動作不良あると判断し、エラー表示ブ
１７にエラー表示する。表示部１８、１９は、それぞれ
カウンター１４、１５のカウント数を表示するものであ
る。
【０００８】以下、図１をもとに、参考実施例装置のブ
ランキング動作不良確認に関わる要部の動作を説明す
る。先ず、第一メモリ１１ないし第二メモリ１２にドッ
ト展開された、１、０データからなるビットマップデー
タから、ブランキングをオンにするビット１の数をカウ
ンター１４にて加算してカウントしていく。一方、第一
メモリ１１ないし第二メモリ１２にドット展開された、
１、０データからなるビットマップデータから、ブラン
キングをオン、オフする動作電圧（電界）の数をカウン
ター１５にて加算してカウントしていく。所定の回数
分、第一メモリ１１、第二メモリ１２の情報にもとづい
て描画した後、加算されたカウンター１４のカウント数
とカウンター１５のカウント数を比較部１６にて比較
し、比較の結果、カウンター１４のカウント数とカウン
ター１５のカウント数に差がある場合は、ブランキング
部１３が正常に動作しなかったとしてエラー表示を出
す。また、カウンター１４、カウンター１５のカウント
数を、それぞれ表示部１８、１９に表示する。このよう
にして、所定容量分のデータを描画する毎に、ブランキ
ング動作不良の有無を確認することができる。
ランキング動作不良確認に関わる要部の動作を説明す
る。先ず、第一メモリ１１ないし第二メモリ１２にドッ
ト展開された、１、０データからなるビットマップデー
タから、ブランキングをオンにするビット１の数をカウ
ンター１４にて加算してカウントしていく。一方、第一
メモリ１１ないし第二メモリ１２にドット展開された、
１、０データからなるビットマップデータから、ブラン
キングをオン、オフする動作電圧（電界）の数をカウン
ター１５にて加算してカウントしていく。所定の回数
分、第一メモリ１１、第二メモリ１２の情報にもとづい
て描画した後、加算されたカウンター１４のカウント数
とカウンター１５のカウント数を比較部１６にて比較
し、比較の結果、カウンター１４のカウント数とカウン
ター１５のカウント数に差がある場合は、ブランキング
部１３が正常に動作しなかったとしてエラー表示を出
す。また、カウンター１４、カウンター１５のカウント
数を、それぞれ表示部１８、１９に表示する。このよう
にして、所定容量分のデータを描画する毎に、ブランキ
ング動作不良の有無を確認することができる。
【０００９】次いで、本発明の実施例を挙げる。図２は
本実施例パターン描画装置のブランキング動作不良確認
に関わる要部を示した概略図である。図２中、２１は第
一メモリ、２２は第二メモリ、２３はブランキング部、
２４、２５はメモリ、２６、２７はモニター（スクリー
ン画面）、２８演算回路、２９はメモリ、３０は欠陥表
示用モニター、３１Ａ、３１Ｂは欠陥部である。本実施
例のパターン描画装置も、参考実施例と同様に、あらか
じめ描画装置用に準備された台形データを第一メモリ２
１、第二メモリ１２に、交互に順次ドット展開（ビット
マップ展開）しながら、該ビットマップの情報に対応し
てブランキング動作を行うものであるが、参考実施例の
ように、単にブランキング動作不良の有無を判断するの
だけではなく、ブランキング動作不良の有無に加え、ブ
ランキング動作不良がパターン描画の途中、どの位置で
発生したかということと、ブランキング不良がブランキ
ングオン不良なのかオフ不良なのかを判断できるもので
ある。メモリ２４は、所定数分の第一メモリ２１および
第二メモリ２２に対応した、ビットマップを持つもの
で、メモリ２５は、該所定数分の第一メモリ２１ないし
第二メモリ２２の内容に対応してブランキング動作を行
う際の、ブランキング動作の電界（電圧）のオンオフ動
作に対応したビットマップを持つものである。演算回路
２８は、メモリ２４とメモリ２５の各ビット毎に、照合
比較するものである。メモリ２９は、演算回路２８によ
るメモリ２４とメモリ２５の各ビット毎の標号比較結果
をビットマップ化するものである。モニター２７、モニ
ター２８、モニター２８は、それぞれメモリ２４、メモ
リ２５、メモリ２９のビットマップを表示するものであ
る。本実施例パターン描画装置は、簡単には、図２に示
す所定数分の第一メモリ２１および第二メモリ２２に対
応した、ビットマップを持つメモリ２４の内容と、該所
定数分の第一メモリ２１ないし第二メモリ２２の内容に
対応してブランキング動作を行う際の、ブランキング動
作の電界（電圧）のオンオフ動作に対応したビットマッ
プを持つメモリ２５とを、各ビット毎にＥＸ−ＯＲ（Ｅ
ｘｌｕｓｉｖｅ ＯＲ）をとり、その結果をメモリ２９
に蓄積し、メモリ２９に対応して、欠陥検出用モニター
に欠陥とその位置を表示するものである。
本実施例パターン描画装置のブランキング動作不良確認
に関わる要部を示した概略図である。図２中、２１は第
一メモリ、２２は第二メモリ、２３はブランキング部、
２４、２５はメモリ、２６、２７はモニター（スクリー
ン画面）、２８演算回路、２９はメモリ、３０は欠陥表
示用モニター、３１Ａ、３１Ｂは欠陥部である。本実施
例のパターン描画装置も、参考実施例と同様に、あらか
じめ描画装置用に準備された台形データを第一メモリ２
１、第二メモリ１２に、交互に順次ドット展開（ビット
マップ展開）しながら、該ビットマップの情報に対応し
てブランキング動作を行うものであるが、参考実施例の
ように、単にブランキング動作不良の有無を判断するの
だけではなく、ブランキング動作不良の有無に加え、ブ
ランキング動作不良がパターン描画の途中、どの位置で
発生したかということと、ブランキング不良がブランキ
ングオン不良なのかオフ不良なのかを判断できるもので
ある。メモリ２４は、所定数分の第一メモリ２１および
第二メモリ２２に対応した、ビットマップを持つもの
で、メモリ２５は、該所定数分の第一メモリ２１ないし
第二メモリ２２の内容に対応してブランキング動作を行
う際の、ブランキング動作の電界（電圧）のオンオフ動
作に対応したビットマップを持つものである。演算回路
２８は、メモリ２４とメモリ２５の各ビット毎に、照合
比較するものである。メモリ２９は、演算回路２８によ
るメモリ２４とメモリ２５の各ビット毎の標号比較結果
をビットマップ化するものである。モニター２７、モニ
ター２８、モニター２８は、それぞれメモリ２４、メモ
リ２５、メモリ２９のビットマップを表示するものであ
る。本実施例パターン描画装置は、簡単には、図２に示
す所定数分の第一メモリ２１および第二メモリ２２に対
応した、ビットマップを持つメモリ２４の内容と、該所
定数分の第一メモリ２１ないし第二メモリ２２の内容に
対応してブランキング動作を行う際の、ブランキング動
作の電界（電圧）のオンオフ動作に対応したビットマッ
プを持つメモリ２５とを、各ビット毎にＥＸ−ＯＲ（Ｅ
ｘｌｕｓｉｖｅ ＯＲ）をとり、その結果をメモリ２９
に蓄積し、メモリ２９に対応して、欠陥検出用モニター
に欠陥とその位置を表示するものである。
【００１０】以下、図２をもとに、本実施例装置のブラ
ンキング動作不良確認に関わる要部の動作をさらに説明
する。先ず、所定数部分の第一メモリ２１ないし第二メ
モリ２２にドット展開された、１、０データからなるビ
ットマップデータから、メモリ２４に対応するビットマ
ップデータを作成する。一方、前記所定数分の第一メモ
リ２１ないし第二メモリ２２にドット展開された、１、
０データからなるビットマップデータから、ブランキン
グをオン、オフする動作を行う際の、ブランキング動作
の電界（電圧）のオンオフに対応したビットマップを、
メモリ２５に作成する。次に、演算回路２８により、メ
モリ２４とメモリ２５の各ビット毎にＥＸ−ＯＲ（Ｅｃ
ｌｕｓｉｖｅ ＯＲ）をとる。即ち、メモリ２４とメモ
リ２５とを各ビット毎に比較照合する。比較照合した結
果をメモリ２９に格納する。次いで、メモリ２９に格納
されたビットマップデータにもとづいて、モニター３０
上に、ビットが１の箇所のみを対応する位置に表示す
る。また、モニター２６、モニター２７にはそれぞれメ
モリ２４、２５に対応するビットマップの状態が表示さ
れるが、ビットが０の箇所のみを対応する位置に表示す
る。このようにすることにより、モニター３０にて、ブ
ランキング不良箇所がある場合にのみ、対応する箇所に
欠陥表示を得ることができ、モニター２６と２７を比較
して見ることにより、ブランキングオン不良なのかオフ
不良なのかを判断できる。欠陥３１はブランキングオン
（ブランキング電圧オン）不良で、欠陥３２はブランキ
ングオフ（ブランキング電圧オフ）不良である。
ンキング動作不良確認に関わる要部の動作をさらに説明
する。先ず、所定数部分の第一メモリ２１ないし第二メ
モリ２２にドット展開された、１、０データからなるビ
ットマップデータから、メモリ２４に対応するビットマ
ップデータを作成する。一方、前記所定数分の第一メモ
リ２１ないし第二メモリ２２にドット展開された、１、
０データからなるビットマップデータから、ブランキン
グをオン、オフする動作を行う際の、ブランキング動作
の電界（電圧）のオンオフに対応したビットマップを、
メモリ２５に作成する。次に、演算回路２８により、メ
モリ２４とメモリ２５の各ビット毎にＥＸ−ＯＲ（Ｅｃ
ｌｕｓｉｖｅ ＯＲ）をとる。即ち、メモリ２４とメモ
リ２５とを各ビット毎に比較照合する。比較照合した結
果をメモリ２９に格納する。次いで、メモリ２９に格納
されたビットマップデータにもとづいて、モニター３０
上に、ビットが１の箇所のみを対応する位置に表示す
る。また、モニター２６、モニター２７にはそれぞれメ
モリ２４、２５に対応するビットマップの状態が表示さ
れるが、ビットが０の箇所のみを対応する位置に表示す
る。このようにすることにより、モニター３０にて、ブ
ランキング不良箇所がある場合にのみ、対応する箇所に
欠陥表示を得ることができ、モニター２６と２７を比較
して見ることにより、ブランキングオン不良なのかオフ
不良なのかを判断できる。欠陥３１はブランキングオン
（ブランキング電圧オン）不良で、欠陥３２はブランキ
ングオフ（ブランキング電圧オフ）不良である。
【００１１】
【発明の効果】本発明のパターン描画装置は、上記のよ
うに、ラスタースキヤン型電子ビームにおいて、ブラン
キング動作不良の早期確認できるパターン描画装置の提
供を可能としている。本発明によれば、ブランキング動
作不良の回数の確認、ないしブランキングのオン（ブラ
ンキング電圧オン）不良なのかオフ（ブランキング電圧
オフ）不良なのかの区別とその描画されるパターン上の
対応する位置の確認ができるようになり、パターンの描
画からプロセス処理、欠陥検査工程によりブランキング
動作不良を確認するのに比べ、早期にパターン描画の最
中にブランキング不良を確認することができる。この
為、ブランキング動作不良の種類により、パターン描画
の継続ないし中断の判断を早期におこなうことができ、
生産性の面で大きなメリットがある。
うに、ラスタースキヤン型電子ビームにおいて、ブラン
キング動作不良の早期確認できるパターン描画装置の提
供を可能としている。本発明によれば、ブランキング動
作不良の回数の確認、ないしブランキングのオン（ブラ
ンキング電圧オン）不良なのかオフ（ブランキング電圧
オフ）不良なのかの区別とその描画されるパターン上の
対応する位置の確認ができるようになり、パターンの描
画からプロセス処理、欠陥検査工程によりブランキング
動作不良を確認するのに比べ、早期にパターン描画の最
中にブランキング不良を確認することができる。この
為、ブランキング動作不良の種類により、パターン描画
の継続ないし中断の判断を早期におこなうことができ、
生産性の面で大きなメリットがある。
【図１】参考実施例のパターン描画装置の要部の概略図
【図２】実施例のパターン描画装置の要部の概略図
【図３】ラスタースキヤン型電子ビーム装置の描画原理
を説明するための図
を説明するための図
【図４】従来のラスタースキヤン型電子ビーム装置図
１１ 第一メモリ
１２ 第二メモリ
１３ ブランキング部
１４、１５ カウンター
１６ 比較部
１７ エラー表示部
１８、１９ 表示部
２１ 第一メモリ
２２ 第二メモリ
２３ ブランキング部
２４、２５ カウンター
２６、２７ モニター
２８ 演算回路
２９ メモリ
３０ モニター
３１Ａ、３２Ａ 欠陥部
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平２−174215（ＪＰ，Ａ)
特開 昭63−17523（ＪＰ，Ａ)
特開 昭52−137984（ＪＰ，Ａ)
特開 平６−102660（ＪＰ，Ａ)
特開 昭56−7429（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/027
G03F 1/08
G03F 7/20
Claims (3)
- 【請求項１】 パターンデータを所定容量をもつメモリ
上にビットマップ展開し、該ビットマップに対応してブ
ランキング動作を行い、フオトマスク等の被描画物にパ
ターン描画を行うラスタースキャン型のパターン描画装
置であって、パターン描画を行う際に、ビットマップに
対応して正しくブランキング動作がなされているか否か
を確認するブランキング動作確認手段を備えており、該
ブランキング動作確認手段が、ビットマップの各ビット
毎に、ビットマップデータとブランキング動作データと
を照合比較する照合比較手段を備えており、且つ、モニ
ター用スクリーン上に、ビットマップの各ビット毎に、
各ビットに対応した位置に、照合比較結果の正否を表示
するものであることを特徴とするパターン描画装置。 - 【請求項２】 請求項１において、ビットマップデータ
に対応した表示を行うモニタースクリーンと、ブランキ
ング動作データに対応した表示を行うモニタースクリー
ンとを備えていることを特徴とするパターン描画装置。 - 【請求項３】 請求項１ないし２における照合比較手段
は、所定数のビットマップごとに行うものであることを
特徴とするパターン描画装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07248895A JP3475308B2 (ja) | 1995-03-07 | 1995-03-07 | パターン描画装置 |
| US08/611,772 US5757019A (en) | 1995-03-07 | 1996-03-06 | Pattern drawing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07248895A JP3475308B2 (ja) | 1995-03-07 | 1995-03-07 | パターン描画装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08250404A JPH08250404A (ja) | 1996-09-27 |
| JP3475308B2 true JP3475308B2 (ja) | 2003-12-08 |
Family
ID=13490765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07248895A Expired - Fee Related JP3475308B2 (ja) | 1995-03-07 | 1995-03-07 | パターン描画装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5757019A (ja) |
| JP (1) | JP3475308B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6976240B2 (en) * | 2001-11-14 | 2005-12-13 | Synopsys Inc. | Simulation using design geometry information |
| DE10214246A1 (de) * | 2002-03-26 | 2003-10-30 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Herstellung einer Maske |
| JP4476773B2 (ja) * | 2004-10-28 | 2010-06-09 | 株式会社東芝 | 電子ビーム制御方法および電子ビーム描画装置 |
| US8890095B2 (en) * | 2005-07-25 | 2014-11-18 | Mapper Lithography Ip B.V. | Reliability in a maskless lithography system |
| JP5139783B2 (ja) * | 2007-12-04 | 2013-02-06 | 日本電子株式会社 | 描画方法及び描画装置 |
| JP5819140B2 (ja) * | 2011-08-30 | 2015-11-18 | 株式会社ニューフレアテクノロジー | 荷電粒子ビーム描画装置及びｄａｃアンプの評価方法 |
| JP2015119043A (ja) * | 2013-12-18 | 2015-06-25 | キヤノン株式会社 | 描画装置、描画方法及び物品の製造方法 |
| JP6587994B2 (ja) * | 2016-09-09 | 2019-10-09 | 株式会社ニューフレアテクノロジー | ブランキングアパーチャアレイ装置、荷電粒子ビーム描画装置、および電極テスト方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5577142A (en) * | 1978-12-07 | 1980-06-10 | Toshiba Corp | Electron beam exposure apparatus |
| JPS5821422B2 (ja) * | 1980-12-26 | 1983-04-30 | 株式会社東芝 | 荷電ビ−ム露光装置 |
| JPS57208132A (en) * | 1981-06-17 | 1982-12-21 | Toshiba Corp | Electron-beam exposure apparatus |
| US4837447A (en) * | 1986-05-06 | 1989-06-06 | Research Triangle Institute, Inc. | Rasterization system for converting polygonal pattern data into a bit-map |
| JPH01102930A (ja) * | 1987-10-16 | 1989-04-20 | Hitachi Ltd | 電子線描画装置 |
-
1995
- 1995-03-07 JP JP07248895A patent/JP3475308B2/ja not_active Expired - Fee Related
-
1996
- 1996-03-06 US US08/611,772 patent/US5757019A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5757019A (en) | 1998-05-26 |
| JPH08250404A (ja) | 1996-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6586341B2 (en) | Method of manufacturing semiconductor device | |
| JP3475308B2 (ja) | パターン描画装置 | |
| JPH02148180A (ja) | パターン検査方法及び装置 | |
| US5095511A (en) | Apparatus for verifying pattern data used in a step-and-repeat process for producing the same patterns regularly arranged on a substance | |
| EP0940683A2 (en) | Printed circuit board testing system with page scanner | |
| US4774461A (en) | System for inspecting exposure pattern data of semiconductor integrated circuit device | |
| US6675368B2 (en) | Apparatus for and method of preparing pattern data of electronic part | |
| JP3029774B2 (ja) | 回路パターン検査装置 | |
| JP3207931B2 (ja) | 画像検査装置 | |
| US4475037A (en) | Method of inspecting a mask using an electron beam vector scan system | |
| JPH07200830A (ja) | 欠陥検査装置 | |
| JPH0877357A (ja) | パターン位置合わせ装置 | |
| JP4899652B2 (ja) | 露光用マスクの検査装置、検査方法、製造方法および露光用マスク | |
| JPH0645428A (ja) | 半導体装置の製造方法 | |
| JPH0729079A (ja) | 監視装置 | |
| JP2002313861A (ja) | パターン検査装置およびパターン検査方法 | |
| JP3122178B2 (ja) | パターン検査装置 | |
| JP2000068342A (ja) | ウエハ外観検査装置およびウエハ外観検査方法 | |
| JPH0254375A (ja) | パターン欠陥検査方法及び装置 | |
| JPH0786468B2 (ja) | プリント基板のパターン検査方法 | |
| JP2655477B2 (ja) | ウェーハ外観検査装置 | |
| JPH09147056A (ja) | マーク外観検査方法とその装置 | |
| JPH05102259A (ja) | 二次電子像倍率検出装置 | |
| JPS6123951A (ja) | 回路の自動外観検査の検出方法 | |
| JPS62109173A (ja) | プリント基板設計装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030808 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070926 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100926 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130926 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |