JPS62109173A - プリント基板設計装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 イ、［発明の目的、１ （産業上の利用分野） 本発明は、複数個の集積回路を搭載するプリント基板の
接続パターンを自動的に設計する装置に関するものであ
る。

〔従来の技術〕

キー入力装置と、ＣＲＴ画像表示装置と、ホト・ブロッ
クとを備え、これら各装置にそれぞれ結合されこれらを
制御する中火処］５！装置と、この中央処理８Ａ置に接
続された記憶装置とを備え、この中央処理装置は、キー
入力装置から与えられるプリント基板上の接続情報に従
ってそのプリント基板上の接続パターンを演１スし、そ
の演算結果の図形を１記ＣＲＴ画像表示装置内に表示す
るとともに上記ホト・ブロックにホト・マスクとして出
力するように構成されたプリント基板設計装置が知られ
ている。この装置では、多数個の集積回路を搭載した複
雑な配線の接続パターンを高速度にかつ能率的に設計す
ることができる。

このような装置では、キー入力装置（キーボード装置又
は入力タブレット装ａ）からプリント基板上の接Ｖｃ”
Ｊべき２本のピン座標が与えられると、その間の可能な
かつ合理的な配線経路を自動的に探索するように構成さ
れている。

（発明が解決しようとする問題点） しかし、従来の手段は次の問題点を有している。

従来の装置では、２点間の経路を探索する場合、セル・
マップ（ｃｅｌｌ　ｍａｐ）と呼ぶ基板モデルをメモリ
上に構築し、セル・マップ上の空きセルを調べ、２点間
を結線する経路が存在するか否かを判定している。セル
・マップとは、プリント基板の配線領域を配線格子の間
隔（通常、ピン間に１本の配線を通すなら２．５４　／
２　ｍＪ　ピン間２本なら２．５４　／　３　ＩＩｌｍ
）で縦横に区切った時にできる小正方形の領域であって
配線の最小単位で構成したちのある。

ここでプリント基板の配線面が表裏の２層の場合、各セ
ルには第１層、第２１！ｌのそれぞれについて、配線障
害有りを示す″既配線”、″部品ピン゛′、“°スルー
ホール″、“配線禁止″と、配線Ｒ害無しを示す“空白
”の状態を示すデータが格納されている。

ここで、プリント基板設計装置で設計を行なうことがで
きる最大基板サイズを、例えば６５０１１１ｍ　Ｘθ５
（ｍｎとし、部品取付はピン間（２，５４ｍｍ）におい
て、２本の配線を通すことができる配線密度でプリント
基板を設ｖ１すると仮定するれば、１層に対して７６８
Ｘ　　７６８個のセル・マップとなる。このような非常
に多数個のセルを逐次走査して、２点間を接続する経路
が存在するか否か（″空白”のセルが連続的に存在する
か否か）判断することは、かなりの時間を必要とする。

従って、従来のプリント基板設計装置は、経路設計のス
ピードに関して改良の余地がある。

本発明は、このような背景に基づいて行なわれたもので
、与えられた２点間の配線経路が存在するか否かを高速
にマり定することができるプリント１．１設計装置を提
供することを目的とする。

口、「発明の構成」 （問題点を解決するための手段） 本発明は、上記問題点を解決するために、キー入力装置
と、 ＣＲＴ画鍮表示装置と、 キー入力装置どＣＲＴｉｉ＠ｆｌ＋表示装置とにそれぞ
れ結合されこれらを制御する中央処理装置と、この中央
処理装置に接続された記憶装置と、を備え、 上記中央処１′！１１装置は、 キー入力装置から与えられるプリント基板上の接続情報
に従ってそのプリント基板上の接続パターンを演算し、 その演算結果の図形を上記記憶装置に記録し、ＣＲＴ画
像人示装置に表示するように構成されたプリント基板設
計装置において、 上記中央処理装置にて。

配線領域内の第１層、２層の各々について、上記プリン
ト基板を最小配線間隔で縦横の格子状のセル（ａ）に分
割して、このセルに“配線障害パと“空白″情報を格納
したセル・マップを作成し、更に、配線領域内の第１層
、２層の各々について、上記プリント基板を前記セル（
ａ）の５層５倍の面積に該当するセル（８）に分割して
、配線基本格子単位で、配線障害の有無を示すピットデ
ータで構成されるバリア・マップを作成し、このバリア
・マップにより、２点間の配線経路の存イｆ有無を判定
するようにしたものである。

〔実施例〕

以下、図面を用いて本発明の詳細な説明する。

第１図は、本発明の一実施例装置のブロック図である。

この装置には、ＣＲＴ画像表示装置１と、キーボード装
置２と、入力タブレット装置３とが操作位置に備えられ
、これらは入出力インターフ工−イス４に接続されてい
る。更に、この装置には中央処理装置５と、この中央処
理装置５に接続された記憶装＠６と、ホト・プロッタ７
とを備えている。中央処理装置５はマイクロプロセッサ
を内蔵し、前記入出力インターフェイス４に接続された
各装置を制御する。ホト・ブロック７は上記入出力イン
ターフェイス４を介して中央処理装置５に接続され、中
央処理装置５の演障結果をホト・マスク用の写真図形情
報として出力する。

このように構成された装置では、プリント基板上に配置
される集積回路その他の部品の多数のビンまたは端子の
うち、相互に接続することが必要なものの接続情報をキ
ーボード装置ｆｆ１２および入力タブレット装置３から
入力する。中央処理装置５はこれを演算処理して、プリ
ント基板゛上の接続パターンを定め、この結果をＣＲＴ
画像表示装置１に表示するとともに、ホト・マスク用の
写真図形情報として出力する。

ここで本発明の特徴ある動作の概要を第２図を用いて説
明する。

■　キー入力装置からの接続情報に基づいて中央処理装
置５は、従来のセル・マップを作成する。

更に、このセル・マップを走査して新たにバリア・マッ
プ（ｂａｒｒｉｅｒ　ｍａｐ　）を中央処理装置５は、
作成する。水引ｌｌ１ｌ場では、発明を分り易く説明す
るため、設計しようとするプリント基板の配線面は、プ
リント基板の表面と裏面の２層とする。従って、セル・
マップとバリア・マップは、表面と裏面について各２枚
づつ作成される。

第２図で示す２点Ｓ、Ｅの間を接続する場合、この間の
障害の有無は次のように探索する。

■　例えば第１層（この層は例えば横方向の配線ライン
のみで構成される）のバリア・マップ上において、点Ｓ
、Ｅから矢印の向きにそれぞれ障害の有無を探索する。

バリア・マップは、セル（ａ）の５層５倍の面積に該当
する大きナヒル（Ｂ）でプリント基板の配線領域を分割
し、配線基本格子単位で配Ｉｊｌ障害の有無を示すビッ
トデータで構成されたものである。このごットデータを
走査し、障害が有った所でストップする。この場合、点
ＳとＥからそれぞれ矢印方向へ伸びた探索領域（第２図
における右下がりの斜線エリア）がＸ軸上で重なれば（
第２図では×１の部分）、第１層に関しては障害が無か
ったと判断する。

もし、Ｘ軸上で重なり合うことが無ければ、次の第２層
（この層は例えば縦方向の配線ラインのみで構成される
）の探索をするまでもなく、Ｘ軸方向の障害のため、２
点を結ぶ経路は存在しないこととなる。

■　第２図の如＜　Ｘ　＋の区域で重なり合う場合、次
に第２層において、上述と同じ動作で、図の左下がりの
領域で、障害の有無を探索する。そして、この領域も障
害が無ければ、２点Ｓ、Ｅ間を接続する経路は存在する
ことになるので、次にこのＳ。

Ｅ間の詳細な経路探索を行ない、具体的な配線経路を決
定する。

■　この配線径路が決定されると、その配線が通過しだ
部分のセル・マップを更新し、更に中央処理装置５は、
バリア・マップの更新も行なう。この結果、この新たに
ｉｎき換えられたセルは、次の配線経路の障害となる。

以下、詳細に動作の説明する。

第３図は、セル・マップのセルａとバリア・マップのセ
ルＢの大きざを比較した図である。本発明に係る装置に
おいては、部品取付は位置及びスルーホールの位置は、
同図に示すように２．５４　ｍｍおきのセルａ（第３図
中で黒丸で示したセル）に限定されるものとする。この
２．５４　ｎ＋ｍの間隔にあるセルを配線基本格子点と
呼ぶ。また、以下では、この部品取イ］（ノピン間隔（
２，５４ｍｍの間）に配線を２本通すものとして説明す
る。従って、セルａの大ぎさは、２．５４　／　３　ｍ
ｎｌの正方形となる。

バリア・マップのピルＢは、縦と横がセルａの５イ８の
大きさをしており、配線基本格子上のセル（黒丸）ごと
に１つのセルＢが割当てｔうれることになる。従って、
ＰＩ３合うセルＢでは、２（テのセルａ　ｈ＜互いに重
なり合う関係になっている。

次にこのセル・マップからバリア・マップを作成する方
法およびバリア・マップの内容を説明する。

バリア・マップは、第１層及び第２層に関して後述（第
６図）する配線障害情報を持ち、ＥＭＡ（ｅｘｔｅｎｄ
ｅｄ　ｍｅｍｏｒｙ　ａｒｅａ）に配置される。第４図
はバリア・マップを構成するセルＢの概念を説明するた
めの図である。

ｆｉ）　　第３図に示す総べての配線基本格子上のセル
（黒丸）に関して第４図に示すような大きさのセルＢを
考える。即ち、セルＢの中心を（Ｘｏ　、　Ｙ。）とし
、５層５個のセルａの正方領域でセルＢを設定する。そ
して第４図に示す如くセルＢをＹ座標により４つのセル
グループに分ける。

（１１）　　上記それぞれのセルグループについて、セ
ル・マップ上の第１層に関する配線障害の情報であるパ
既配線″、“″部品ビン′°、スルーホール”、“配線
禁止″のデータ、及び配線障害無しの情報である゛空白
″のデータを取出し、状態ビットの論理和をとる。

（口１）　　第５図は配線が左右間を通過できるパター
ンの組合せをセル・マップ上のデータとして描いた図で
ある。同図において、斜線部は゛既配線″、パ部品ビン
″等配線陣害有りのセルを意味している。即ち、配線が
左右間を通過できるのは、゛°空白゛のセルが左右間で
連続した状態で存在しなければならない。従って、少な
くとも第５図に示した５通りのパターンのどれか１つに
、上記（１１）の論理演篩により得られるビットパター
ンが一致しな番プれば、経路不通と見なす。ただし、こ
の場合、セル・マップ上におけるビットパターンの“空
白部が第５図（１）〜（５）に示したパ空白″部のパタ
ーンのいづれかを満足すれば良いのであり、完全に第５
図のどれかに該当することを意味しない。例えば、セル
・マップ上のビットパターンデータが第５ａ図に示した
ものである場合は、第５図の（３）のパターンに該当し
ているものと見なす。また、総べてが゛空白′°である
場合は、第５図の（１）〜（５）の全部に該当している
と見なす。

（Ｍ　　（Ｉｎ）のようにしてセルグループ１〜４が、
第５図のいずれに該当するかを判断し、この結果を第６
図のよ）なビットデータとして、配線基本格子０１ｆ１
Ｌで格納する。第６図はバリア・マップの情報として格
納されるビットデータの一例を示したものであり、各セ
ルグループについて第５図（１）〜（５）のいづれかに
該当する場合（左右間を結ぶ経路がある場合）は、”　
ｏ　”とし、該当しない場合（障害がある場合）１″と
する。

このようにして、配線領域内の第１位、２層の各々につ
いで、プリント基板をセル＜ａ＞の５層５倍の面積に該
当するセル（Ｂ）に分割し、配線基本格子単位で第６図
のデータが中央処理装置５で演ｎされ、バリア・マップ
が作成される。

以上のように作成されたバリア・マップを用いて、２点
間の障害の有無を判断する動作を説明する。第７図はセ
ル・マップを示したものである。

同図において、８点とＥ点を接続する経路に関して障害
の有無を探索する場合、まず、８点及びＥ点から第７図
に示す矢印の方向にバリア・マップに書込まれている配
線基本格子点のごットデータを読み出す。

８点に関して、バリア・マップから読み出した配線基本
格子点のビットデータ例を第８図に示し、Ｅ点に関する
ビットデータ例は、第９図に示す。

ここで第８図、９図に示した各点のピッ１−データは、
第６図で説明した内容を表わしている。

な、６、本発明の実施例においては、セルグループ１と
２を一組とし、セルグループ３と４を別の一相として区
別している。そして、同−相内のセルグループ間では配
線が互いに出入りして通過することを認めるようにして
いるが、責なる組のセルグループへ渡る配線は認めてい
ない。即し、セルグループ２とセルグループ３との間を
渡る配線を認めていない。

具体的に障害有無の探索を説明すると、第８図では、８
点からスタートした探索に関し、セルグループ１と２の
組はｐ４魚にて、”１１”であるからこの障害のためこ
れｈｌ　＋ら先へは進めないことになる。しかし、セル
グループ３と４の組の方が、この０４点までセルグルー
プ３と４のうらどららか一方に○”〈障害無し）がある
ので、障害が無いと判断され、０４点よりも先に経路を
進めることができる。そして、０６点において、セルグ
ループ３と４の組も’１１”となり、この障害のため８
点からスタートした経路は、これ以上進行できないこと
になる。

一方、Ｅ点に関しても、第９図に示すようにセルグルー
プ３と４の相はｐｂ点で障害有りと見なされるが、セル
グループ１と２の組は、ｐｂ点より先へ配線経路を進め
ることができ、ｐｅ点にて障害（”１１”）のため進行
がストップされる。

以上の結果、第７図に示す如く、８点からは、ｐｂまで
進むことができ、Ｅ点からは、ｐｄまで進むことができ
る。従って、ｐ３〜ｐ５とｐｂ−ｐｄの間で、Ｘ軸方向
に関し、重畳しているので、障害は無かったと判断する
。

以上はバリア・マップの第１層（横方向の配線）につい
ての探索であり、次は、ｐ３〜ｐ５とｐｂ−ｐｄの間で
、バリア・マップの第２層（縦方向の配線）について、
上述と同じ動作で、障害の有無を探索する。

このようにして、８点とＥ点との間に障害か無いと判断
されたら、次に詳細な経路の探索をし、これの配線経路
が確定したら、この新１＝な経路に対応してセット・マ
ツプ及びバリア・マ・ンブを改、定しておく。

なお、以上の動作により、障害有りと判断された場合は
、別のルートで探索をする。例え（工、上述ではまず始
めに８点、Ｅ点からＸ軸方向に探索をした後に、ここで
重畳した部分に関してＹ＠力方向探索をした。今麿は、
このＸ、Ｙの順序を逆にして探索をする等、別のルート
での探索を行なう。そして、このような探索でも障害有
りとされた場合は、この旨をＣＲＴ画像表示装ご１−ヒ
にメツセージとして表示する。

以上に説明した動作のフローを第１０図及び第１１図に
示す。

ハ、Ｆ本発明の効果１ 以上述べたように、本発明によれば、次の効果が得られ
る。

プリント基板設計装置における自動配線の処理スピード
は１．２点間の配線経路探索において、経路が存在しな
いことを知るのに要する時間に依存する。

本発明のバリア・マップを用いることにより、詳細な経
路決定（経路探索に時間がかかる）前の概略経路の選択
段階で経路障害を発見することができる。その結果、実
験によると、従来のプリント基板設呂！装置と比較して
約１／４の配線処理時間で配線探索を終了させることが
できた。

その連山は、例えば６５０Ｘ　６５０　ｍｍの基板サイ
ズに対して、本発明によれば２５６Ｘ　２５６Ｘ　２ビ
ツトのステータスを走査するだけで良いことになる。

一方、従来装置では、これが７６８Ｘ　　７１３８Ｘ　
２ビツトである。

また、本発明では、Ｉｌｌなる１ビツトの“ｌ　Ｑ　Ｉ
Ｔ。

ＩＩ　１１＋の判定で経路の障害をチェックすることが
できるので、プログラム構造が簡単であり、かつ実？テ
ステップ数が少なくて済む。

【図面の簡単な説明】

第１図は本発明の一実施例装置のブロック図、第２図は
本発明の特徴ある動作の概要を説明するための図、第３
図はセル・マップのセルａとバリア・マップのセルＢと
を比較して示した図、第４図はバリア・マップを構成す
るセルＢの概念を説明するだめの図、第５図は配線が左
右間を通過できるパターンの相合１ｔを描いた図、第５
ａ図はセル・マップ上のパターン例を示した図、第６図
はバリア・マップの情報として格納されるビットデータ
の一例を示した図、第７図は本発明にＪ：つ２点間の障
害有無の判面動作を説明づるための図、第８図と第９図
はバリア・マップ上におけるビットデータ例を示した図
、第１０図と第１１図は本発明に係る装置の動作を示す
フローチャートである。 １・・・ＣＲ下画（像表示装置、２・・・キーボード装
置、３・・・入力タブレット装置、４・・・入出力イン
ターフェイス、５・・・中央処理装置、６・・・記憶装
置、７・・・ホ１へ・プロッタ。 ”ｉ／図 ｆ 第７図 ：′ｘ３図 第４図 第５図　　　第６図 九　　　　　　　石 下７図 第１図　　　１９図 セルブルーフ“２　　　　七ルアＬ−７−４第１Ｏ図 第７１図

Claims (1)

1. 【特許請求の範囲】 キー入力装置と、 ＣＲＴ画像表示装置と、 キー入力装置とＣＲＴ画像表示装置とにそれぞれ結合さ
   れこれらを制御する中央処理装置と、この中央処理装置
   に接続された記憶装置と、を備え、 上記中央処理装置は、 キー入力装置から与えられるプリント基板上の接続情報
   に従つてそのプリント基板上の接続パターンを演算し、 その演算結果の図形を上記記憶装置に記録し、ＣＲＴ画
   像表示装置に表示するように構成されたプリント基板設
   計装置において、 上記中央処理装置にて、 配線領域内の第１層、２層の各々について、上記プリン
   ト基板を最小配線間隔で縦横の格子状のセル（ａ）に分
   割して、このセルに“配線障害”と“空白”情報を格納
   したセル・マップを作成し、更に、配線領域内の第１層
   、２層の各々について、上記プリント基板を前記セル（
   ａ）の５×５倍の面積に該当するセル（Ｂ）に分割して
   、配線基本格子単位で、配線障害の有無を示すピットデ
   ータで構成されるバリア・マップを作成し、このバリア
   ・マップにより、２点間の配線経路の存在有無を判定す
   るようにしたことを特徴としたプリント基板設計装置。