JPH0476154B2 - - Google Patents

Description

【発明の詳細な説明】 イ 「発明の目的」 〔産業上の利用分野〕 本発明は、複数個の集積回路を搭載するプリン
ト基板の接続パターンを自動的に設計する装置に
関するものである。

〔従来の技術〕

キー入力装置と、CRT画像表示装置と、ホ
ト・プロツタとを備え、これら各装置にそれぞれ
結合されこれらを制御する中央処理装置と、この
中央処理装置に接続された記憶装置とを備え、こ
の中央処理装置は、キー入力装置から与えられる
プリント基板上の接続情報に従つてそのプリント
基板上の接続パターンを演算し、その演算結果の
図形を上記CRT画像表示装置内に表示するとと
もに上記ホト・プロツタにホト・マスクとして出
力するように構成されたプリント基板設計装置が
知られている。この装置では、多数個の集積回路
を搭載した複雑な配線の接続パターンを高速度に
かつ能率的に設計することができる。

このような装置では、キー入力装置（キーボー
ド装置又は入力タブレツト装置）からプリント基
板上の接続すべき２本のピン座標が与えられる
と、その間の可能なかつ合理的な配線経路を自動
的に探索するように構成されている。

〔発明が解決しようとする問題点〕

しかし、従来の手段は次の問題点を有してい
る。

従来の装置では、２点間の経路を探索する場
合、セル・マツプ（cell map）と呼ぶ基板モデ
ルをメモリ上に構築し、セル・マツプ上の空きセ
ルを調べ、２点間を結線する経路が存在するか否
かを判定している。セル・マツプとは、プリント
基板の配線領域を配線格子の間隔（通常、ピン間
に１本の配線を通すなら2.54／２mm、ピン間２本
なら2.54／３mm）で縦横に区切つた時にできる小
正方形の領域であつて配線の最小単位で構成した
ものある。

ここでプリント基板の配線面が表裏の２層の場
合、各セルには第１層、第２層のそれぞれについ
て、配線障害有りを示す“既配線”、“部品ピン”、
“スルーホール”、“配線禁止”と、配線障害無し
を示す“空白”の状態を示すデータが格納されて
いる。

ここで、プリント基板設計装置で設計を行なう
ことができる最大基板サイズを、例えば650mm×
650mmとし、部品取付けピン間（2.54mm）におい
て、２本の配線を通すことができる配線密度でプ
リント基板を設計すると仮定するれば、１層に対
して768×768個のセル・マツプとなる。このよう
な非常に多数個のセルを逐次走査して、２点間を
接続する経路が存在するか否か（“空白”のセル
が連続的に存在するか否か）判断することは、か
なりの時間を必要とする。従つて、従来のプリン
ト基板設計装置は、経路設計のスピードに関して
改良の余地がある。

本発明は、このような背景に基づいて行なわれ
たもので、与えられた２点間の配線経路が存在す
るか否かを高速に判定することができるプリント
基板設計装置を提供することを目的とする。

ロ 「発明の構成」 〔問題点を解決するための手段〕 本発明は、上記問題点を解決するために、 第１層と第２層の配線領域を有するプリント基
板上に設けられる複数個のピンの座標値データ
と、これらピン相互の接続を示すデータとが与え
られ、これら、データに基づいてプリント基板の
配線パターンを中央処理装置の助けを借りて自動
的に作成する装置において、 前記中央処理装置が、 記憶手段上に形成された前記第１層と第２層の
配線領域を、最小配線間隔で縦横の格子状のセル
(a)に分割し、この各セル(a)に“配線障害”と“空
白”情報を格納してセル・マツプを作成し、これ
を記憶手段に格納する第１手段と、 前記記憶手段上の第１層と第２層のそれぞれの
配線領域を、前記セル(a)のｍ×ｍ倍の面積に該当
する大きなセル(B)に分割する第２手段と（ｍは自
然数）、 配線の通過方向に前記各セル(B)を前記最小配線
間隔で細長の区域に分割し、隣接する２つの区域
をセル・グループとすることで、総てのセル(B)を
セル・グループに分割して前記配線領域に対応し
たセル・グループのマツプを形成する第３手段
と、 前記マツプの各セル・グループに対応する２の
区域について前記“空白”のセル(a)を連続的に経
由して通過できるルートの有無をサーチし、その
有無を示すデータを前記マツプの当該セル・グル
ープごとに書き込んでバリア・マツプを作成し、
これを記憶手段に格納する第４手段と、 前記バリア・マツプに書き込まれたルート有無
のデータを辿ることで、指定された２点間の配線
経路の存在有無を判定する第５手段と、 を備えたことを特徴とするプリント基板設計装
置。

〔実施例〕

以下、図面を用いて本発明を詳しく説明する。

第１図は、本発明の一実施例装置のブロツク図
である。この装置には、CRT画像表示装置１と、
キーボード装置２と、入力タブレツト装置３とが
操作位置に備えられ、これらは入出力インターフ
エイス４に接続されている。更に、この装置には
中央処理装置５と、この中央処理装置５に接続さ
れた記憶装置６と、ホト・プロツタ７とを備えて
いる。中央処理装置５はマイクロプロセツサを内
蔵し、前記入出力インターフエイス４に接続され
た各装置を制御する。ホト・プロツタ７は上記入
出力インターフエイス４を介して中央処理装置５
に接続され、中央処理装置５の演算結果をホト・
マスク用の写真図形情報として出力する。

このように構成された装置では、プリント基板
上に配置される集積回路その他の部品の多数のピ
ンまたは端子のうち、相互に接続することが必要
なものの接続情報をキーボード装置２および入力
タブレツト装置３から入力する。中央処理装置５
はこれを演算処理して、プリント基板上の接続パ
ターンを定め、この結果をCRT画像表示装置１
に表示するとともに、ホト・マスク用の写真図形
情報として出力する。

ここで本発明の特徴ある動作の概要を第２図を
用いて説明する。

キー入力装置からの接続情報に基づいて中央
処理装置５は、従来のセル・マツプを作成す
る。更に、このセル・マツプを走査して新たに
バリア・マツプ（barrier map）を中央処理装
置５は、作成する。本明細書では、発明を分り
易く説明するため、設計しようとするプリント
基板の配線面は、プリント基板の表面と裏面の
２層とする。従つて、セル・マツプとバリア・
マツプは、表面と裏面について各２枚づつ作成
される。

第２図で示す２点Ｓ、Ｅの間を接続する場
合、この間の障害の有無は次のように探索す
る。

例えば第１層（この層は例えば横方向の配線
ラインのみで構成される）のバリア・マツプ上
において、点Ｓ、Ｅから矢印の向きにそれぞれ
障害の有無を探索する。バリア・マツプは、セ
ル(a)の５×５倍の面積に該当する大きなセル(B)
でプリント基板の配線領域を分割し、配線基本
格子単位で配線障害の有無を示すビツトデータ
で構成されたものである。このビツトデータを
走査し、障害が有つた所でストツプする。この
場合、点ＳとＥからそれぞれ矢印方向へ伸びた
探索領域（第２図における右下がりの斜線エリ
ア）がＸ軸上で重なれば（第２図ではX₁の部
分）、第１層に関しては障害が無かつたと判断
する。

もし、Ｘ軸上で重なり合うことが無ければ、
次の第２層（この層は例えば縦方向の配線ライ
ンのみで構成される）の探索をするまでもな
く、Ｘ軸方向の障害のため、２点を結ぶ経路は
存在しないこととなる。

第２図の如くX₁の区域で重なり合う場合、
次に第２層において、上述と同じ動作で、図の
左下がりの領域で、障害の有無を探索する。そ
して、この領域も障害が無ければ、２点Ｓ、Ｅ
間を接続する経路は存在することになるので、
次にこのＳ、Ｅ間の詳細な経路探索を行ない、
具体的な配線経路を決定する。

この配線経路が決定されると、その配線が通
過した部分のセル・マツプを更新し、更に中央
処理装置５は、バリア・マツプの更新も行な
う。この結果、この新たに書き換えられたセル
は、次の配線経路の障害となる。

以下、詳細に動作の説明する。

第３図は、セル・マツプのセルａとバリア・マ
ツプのセルＢの大きさを比較した図である。本発
明に係る装置においては、部品取付け位置及びス
ルーホールの位置は、同図に示すように、2.54mm
おきのセルａ（第３図中で黒丸で示したセル）に
限定されるものとする。この2.54mmの間隔にある
セルを配線基本格子点と呼ぶ。また、以下では、
この部品取付けピン間隔（2.54mmの間）に配線を
２本通すものとして説明する。従つて、セルａの
大きさは、2.54／３mmの正方形となる。

バリア・マツプのセルＢは、縦と横がセルａの
５倍の大きさをしており、配線基本格子上のセル
（黒丸）ごとに１つのセルＢが割当てられること
になる。従つて、隣合うセルＢでは、２行のセル
ａが互いに重なり合う関係になつている。

次にこのセル・マツプからバリア・マツプ作成
する方法およびバリア・マツプの内容を説明す
る。

バリア・マツプは、第１層及び第２層に関して
後述（第６図）する配線障害情報を持ち、EMA
（extended memory area）に配置される。第４
図はバリア・マツプを構成するセルＢの概念を説
明するための図である。

＜＞ 第３図に示す総べての配線基本格子上の
セル（黒丸）に関して第４図に示すような大き
さのセルＢを考える。即ち、セルＢの中心を
（X₀、Y₀）とし、５×５個のセルａの正方領域
でセルＢを設定する。そして第４図に示す如く
セルＢをＹ座標により４つのセルグループに分
ける。

＜＞ 上記それぞれのセルグループについて、
セル・マツプ上の第１層に関する配線障害の情
報である“既配線”、“部品ピン”、スルーホー
ル”、“配線禁止”のデータ、及び配線障害無し
の情報である“空白”のデータを取出し、状態
ビツトの論理和をとる。

＜＞ 第５図は配線が左右間を通過できるパタ
ーンの組合せをセル・マツプ上のデータとして
描いた図である。同図において、斜線部は“既
配線”、“部品ピン”等配線障害有りのセルを意
味している。即ち、配線が左右間を通過できる
のは、“空白”のセルが左右間で連続した状態
で存在しなければならない。従つて、少なくと
も第５図に示した５通りのパターンのどれか１
つに、上記（）の論理演算により得られるビ
ツトパターンが一致しなければ、経路不通と見
なす。ただし、この場合、セル・マツプ上にお
けるビツトパターンの“空白”部が第５図１〜
５に示した“空白”のパターンのいづれかを満
足すれば良いのであり、完全に第５図のどれか
に該当することを意味しない。例えば、セル・
マツプ上のビツトパターンデータが第５ａ図に
示したものである場合は、第５図の３のパター
ンに該当しているものと見なす。また、総べて
が“空白”である場合は、第５図の１〜５の全
部に該当していると見なす。

＜＞ ＜＞のようにしてセルグループ１〜４
が、第５図のいずれに該当するかを判断し、こ
の結果を第６図のようなビツトデータとして、
配線基本格子単位で格納する。第６図はバリ
ア・マツプの情報として格納されるビツトデー
タの一例を示したものであり、各セルグループ
について第５図１〜５のいづれかに該当する場
合（左右間を結ぶ経路がある場合）は、“０”
とし、該当しない場合（障害がある場合）“１”
とする。

このようにして、配線領域内の第１層、２層の
各々について、プリント基板をセル(a)の５×５倍
の面積に該当するセル(B)に分割し、配線基本格子
単位で第６図のデータが中央処理装置５で演算さ
れ、バリア・マツプが作成される。

以上のように作成されたバリア・マツプを用い
て、２点間の障害の有無を判断する動作を説明す
る。第７図はセル・マツプを示したものである。
同図において、Ｓ点とＥ点を接続する経路に関し
て障害の有無を探索する場合、まず、Ｓ点及びＥ
点から第７図に示す矢印の方向にバリア・マツプ
に書込まれている配線基本格子点のビツトデータ
を読み出す。

Ｓ点に関して、バリア・マツプから読み出した
配線基本格子点のビツトデータ例を第８図に示
し、Ｅ点に関するビツトデータ例は、第９図に示
す。ここで第８図、９図に示した各点のビツトデ
ータは、第６図で説明した内容を表わしている。

なお、本発明の実施例においては、セルグルー
プ１と２を一組とし、セルグループ３と４を別の
一組として区別している。そして、同一組内のセ
ルグループ間では配線が互いに出入りして通過す
ることを認めるようにしているが、異なる組のセ
ルグループへ渡る配線は認めていない。即ち、セ
ルグループ２とセルグループ３との間を渡る配線
を認めていない。

具体的に障害有無の探索を説明すると、第８図
では、Ｓ点からスタートした探索に関し、セルグ
ループ１と２の組はp4点にて、“１ １”である
からこの障害のためこれから先へは進めないこと
になる。しかし、セルグループ３と４の組の方
が、このp4点までセルグループ３と４のうちど
ちらか一方に“０”（障害無し）があるので、障
害が無いと判断され、p4点よりも先に経路を進
めることができる。そして、p6点において、セ
ルグループ３と４の組も“１ １”となり、この
障害のためＳ点からスタートした経路は、これ以
上進行できないことになる。

一方、Ｅ点に関しても、第９図に示すようにセ
ルグループ３と４の組はpb点で障害有りと見な
されるが、セルグループ１と２の組は、pb点よ
り先へ配線経路を進めることができ、pe点にて
障害（“１ １”）のため進行がストツプされる。

以上の結果、第７図に示す如く、Ｓ点からは、
p5まで進むことができ、Ｅ点からは、pdまで進
むことができる。従つて、p3〜p5とpb〜pdの間
で、Ｘ軸方向に関し、重畳しているので、障害は
無かつたと判断する。

以上はバリア・マツプの第１層（横方向の配
線）についての探索であり、次は、p3〜p5とpb
〜pdの間で、バリア・マツプの第２層（縦方向
の配線）について、上述と同じ動作で、障害の有
無を探索する。

このようにして、Ｓ点とＥ点との間に障害が無
いと判断されたら、次に詳細な経路の探索をし、
これの配線経路が確定したら、この新たな経路に
対応してセツト・マツプ及びバリア・マツプを改
定しておく。

なお、以上の動作により、障害有りと判断され
た場合は、別のルートで探索をする。例えば、上
述ではまず始めにＳ点、Ｅ点からＸ軸方向に探索
をした後に、ここで重畳した部分に関してＹ軸方
向の探索をした。今度は、このＸ、Ｙの順序を逆
にして探索をする等、別のルートでの探索を行な
う。そして、このような探索でも障害有りとされ
た場合は、この旨をCRT画像表示装置１上にメ
ツセージとして表示する。

以上に説明した動作のフローを第１０図及び第
１１図に示す。

ハ 「本発明の効果」 以上述べたように、本発明によれば、次の効果
が得られる。

プリント基板設計装置における自動配線の処理
スピードは、２点間の配線経路探索において、経
路が存在しないことを知るのに要する時間に依存
する。

本発明のバリア・マツプを用いることにより、
詳細な経路決定（経路探索に時間がかかる）前の
概略経路の選択段階で経路障害を発見することが
できる。その結果、実験によると、従来のプリン
ト基板設計装置と比較して約1/4の配線処理時間
で配線探索を終了させることができた。

その理由は、例えば650×650mmの基板サイズに
対して、本発明によれば256×256×２ビツトのス
テータスを走査するだけで良いことになる。

一方、従来装置では、これが768×768×２ビツ
トである。

また、本発明では、単なる１ビツトの“０”、
“１”の判定で経路の障害をチエツクすることが
できるので、プログラム構造が簡単であり、かつ
実行ステツプ数が少なくて済む。

【図面の簡単な説明】

第１図は本発明の一実施例装置のブロツク図、
第２図は本発明の特徴ある動作の概要を説明する
ための図、第３図はセル・マツプのセルａとバリ
ア・マツプのセルＢとを比較して示した図、第４
図はバリア・マツプを構成するセルＢの概念を説
明するための図、第５図は配線が左右間を通過で
きるパターンの組合せを描いた図、第５ａ図はセ
ル・マツプ上のパターン例を示した図、第６図は
バリア・マツプの情報として格納されるビツトデ
ータの一例を示した図、第７図は本発明により２
点間の障害有無の判断動作を説明するための図、
第８図と第９図はバリア・マツプ上におけるビツ
トデータ例を示した図、第１０図と第１１図は本
発明に係る装置の動作を示すフローチヤートであ
る。 １……CRT画像表示装置、２……キーボード
装置、３……入力タブレツト装置、４……入出力
インターフエイス、５……中央処理装置、６……
記憶装置、７……ホト・プロツタ。

Claims (1)

1. 【特許請求の範囲】 １ 第１層と第２層の配線領域を有するプリント
   基板上に設けられる複数個のピンの座標値データ
   と、これらピン相互の接続を示すデータとが与え
   られ、これらデータに基づいてプリント基板の配
   線パターンを中央処理装置の助けを借りて自動的
   に作成する装置において、 前記中央処理装置が、 記憶手段上に形成された前記第１層と第２層の
   配線領域を、最小配線間隔で縦横の格子状のセル
   (a)に分割し、この各セル(a)に“配線障害”と“空
   白”情報を格納してセル・マツプを作成し、これ
   を記憶手段に格納する第１手段と、 前記記憶手段上の第１層と第２層のそれぞれの
   配線領域を、前記セル(a)のｍ×ｍ倍の面積に該当
   する大きなセル(B)に分割する第２手段と（ｍは自
   然数）、 配線の通過方向に前記各セル(B)を前記最小配線
   間隔で細長の区域に分割し、隣接する２つの区域
   をセル・グループとすることで、総てのセル(B)を
   セル・グループに分割して前記配線領域に対応し
   たセル・グループのマツプを形成する第３手段
   と、 前記マツプの各セル・グループに対応する２の
   区域について前記“空白”のセル(a)を連続的に経
   由して通過できるルートの有無をサーチし、その
   有無を示すデータを前記マツプの当該セル・グル
   ープごとに書き込んでバリア・マツプを作成し、
   これを記憶手段に格納する第４手段と、 前記バリア・マツプに書き込まれたルート有無
   のデータを辿ることで、指定された２点間の配線
   経路の存在有無を判定する第５手段と、 を備えたことを特徴とするプリント基板設計装
   置。