JPH0481226B2 - - Google Patents

Info

Publication number
JPH0481226B2
JPH0481226B2 JP60038835A JP3883585A JPH0481226B2 JP H0481226 B2 JPH0481226 B2 JP H0481226B2 JP 60038835 A JP60038835 A JP 60038835A JP 3883585 A JP3883585 A JP 3883585A JP H0481226 B2 JPH0481226 B2 JP H0481226B2
Authority
JP
Japan
Prior art keywords
wiring
line segments
prohibited
route
route search
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60038835A
Other languages
English (en)
Other versions
JPS61199166A (ja
Inventor
Norio Kuwabara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP60038835A priority Critical patent/JPS61199166A/ja
Priority to US06/835,238 priority patent/US4752887A/en
Publication of JPS61199166A publication Critical patent/JPS61199166A/ja
Publication of JPH0481226B2 publication Critical patent/JPH0481226B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプリント配線板および集積回路等の配
線設計に用いられる配線経路探索装置に関するも
のである。
〔従来の技術〕
従来、この種の配線経路探索装置は、線分の禁
止に関して線分の方向を考慮するという概念はな
く、線分を禁止する障害物が設定された個所で
は、あらゆる方向の線分が禁止されていた。従来
例に関する文献としては「論理装置のCAD」オ
ーム社，樹下行三，50.03.20発行）がある。
〔発明が解決しようとする問題点〕
上述した従来の配線経路探索装置は、特定の方
向の線分だけを禁止するような障害物を設定して
特定方向の配線格子数を部分的に調整することが
できないので、配線パターンの密度が領域によつ
て異なるような基板やピンの最小間隔が他と異な
る部品を搭載する基板への適用が困難であつた。
〔問題点を解決するための手段〕
このような問題点を解決するために本発明は、
配線経路を構成する線分のうち特定方向の線分の
みを禁止するような障害物を認識する認識手段を
設けるようにしたものである。
〔作用〕
本発明においては、認識手段は各方向の線分に
関するデータを取り込み特定方向の線分が禁止さ
れているかどうかを判定する。
〔実施例〕
本発明に係わる配線経路探索装置の一実施例を
第１図に示す。第１図において、１は本装置全体
を制御する配線制御部、２は障害データｂを取り
込むための障害設定部、３はメモリを有するグリ
ツド・マツプ、４は認識手段としての経路探索
部、５は配線制御部１，経路探索部４間の信号の
授受を行なわせるためのインタフエース・テーブ
ルであり、実線で記載した矢印はデータの流れ，
破線で記載した矢印は制御の流れを示す。
配線制御部１は、まず、配線格子の占有状態を
記憶するグリツド・マツプ３を初期化後、障害設
定部２を起動して障害データｂを取り込み、この
障害データｂをグリツド・マツプ３にセツトす
る。障害データｂは、水平，垂直または斜め方向
の線分の配線が禁止されているか否かを示すデー
タ（以下「３方向データ」という）であり、格子
点の位置に対応したグリツド・マツプ３のメモリ
上の領域に格納される。本装置は３方向データに
よりいずれの方向の線分が配線に使用できるかを
判断する。次に配線制御部１は接続データａの中
から順次１配線区間分のピンペアを取り出してイ
ンタフエース・テーブル５にセツトし、経路探索
部４に起動をかける。
経路探索部４は、配線制御部１からインタフエ
ース・テーブル５を介して与えられたピンペアに
対し、グリツド・マツプ３を参照し、特に線分の
禁止に関する障害物に対しては、この障害物が禁
止する線分の方向を識別しながら配線経路を探索
する。ピンペアの経路を発見した時、経路探索部
４は、発見した経路をインタフエース・テーブル
５にセツトし、配線制御部１に移送する。また、
経路を発見できなかつた時には、配線制御部１に
対してその旨を通知する。
配線制御部１では、配線経路がインタフエー
ス・テーブル５を介して送られてきた場合、後に
選択されないようにその経路を新たな障害物とし
てグリツド・マツプ３にセツトするとともに、外
部媒体に出力する。以上のような操作をすべての
配線区間に対して繰り返し、処理を終了する。
ここで、本発明における障害物の設定について
述べる。具体的には、障害物は水平、垂直または
斜め方向のうちどの方向の線分を禁止するのかを
示す新たな属性を持つており、格子点の位置に対
応したメモリ上のグリツドマツプには、従来であ
れば、障害物の種類（配線禁止，ヴイア禁止な
ど）を判別できるよう複数の状態値を保持できる
ようになつている。これに対し、本発明のグリツ
ドマツプは、更に障害物の種類として水平，垂直
および斜め方向の禁止が存在するかどうか判別で
きるように保持できる状態を拡張したものであ
る。
次に本実施例において、第２図，第３図を用い
てピン８の最小間隔が他と異なる部品を搭載する
基板への適用例を具体的に説明する。すなわち、
設計基準によつてピン８の間を通過できる配線パ
ターンが例えば２本に制限されている場合に、図
中のＡ−Ｂを境界とした右側の領域（ピン間隔が
狭い方）に合わせた格子を設定すると（第２図参
照）、左側の領域ではピン間を３本の配線パター
ンが通過することになつて設計基準を満足できな
くなるが、本発明の特徴である特定方向の線分の
みを禁止する障害物つまり水平線分禁止障害６，
垂直線分禁止障害７を第２図のように設定するこ
とにより、配線パターンが走行できる配線格子が
第３図に示すように制限され、設計基準を満足で
きるようになる。
また、第３図から解るように、図中のＡ−Ｂを
境界とした左右の領域では、単位面積当たりの配
線パターンが走行できる配線格子の密度が異つて
おり、本発明の特徴である特定方向の線分のみを
禁止する障害物の設定の仕方によつては、基板の
特定領域あるいは局所的に配線パターンが走行で
きる配線格子の密度を調整することができる。
さらに第４図に示すような垂直線分禁止障害７
を設定することにより、第５図に示すような水平
方向と垂直方向の配線パターンの密度が異なるよ
うな基板の設計にも適用できる。
〔発明の効果〕
以上説明したように本発明は、配線経路を構成
する線分のうち特定方向の線分のみを禁止するよ
うな障害物を認識する認識手段を設けることによ
り、配線できる方向を発見できるようにしたの
で、配線パターンの密度が異なる基板の配線設計
を容易にでできるという効果がある。
【図面の簡単な説明】
第１図は本発明に係わる配線経路探索装置の一
実施例を示す系統図、第２図〜第５図は本装置に
よる配線パターンの作成方法を説明するための格
子パターン図である。 １…配線制御部、２…障害設定部、３…グリツ
ド・マツプ、４…経路探索部、５…インタフエー
ス・テーブル、６…水平線分禁止障害、７…垂直
線分禁止障害、８…ピン。

Claims (1)

    【特許請求の範囲】
  1. １ 基板上に設定された配線格子に基づいて結線
    を要するピンペアの配線経路の探索を行なう配線
    経路探索装置において、配線経路を構成する線分
    のうち特定方向の線分のみを禁止するような障害
    物を認識する認識手段を備えたことを特徴とする
    配線経路探索装置。
JP60038835A 1985-03-01 1985-03-01 配線経路探索装置 Granted JPS61199166A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP60038835A JPS61199166A (ja) 1985-03-01 1985-03-01 配線経路探索装置
US06/835,238 US4752887A (en) 1985-03-01 1986-03-03 Routing method for use in wiring design

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60038835A JPS61199166A (ja) 1985-03-01 1985-03-01 配線経路探索装置

Publications (2)

Publication Number Publication Date
JPS61199166A JPS61199166A (ja) 1986-09-03
JPH0481226B2 true JPH0481226B2 (ja) 1992-12-22

Family

ID=12536271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60038835A Granted JPS61199166A (ja) 1985-03-01 1985-03-01 配線経路探索装置

Country Status (2)

Country Link
US (1) US4752887A (ja)
JP (1) JPS61199166A (ja)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62159278A (ja) * 1986-01-08 1987-07-15 Hitachi Ltd 自動論理設計システム
US5034899A (en) * 1986-07-07 1991-07-23 Bbc Brown Boveri Ag Software tool for automatically generating a functional-diagram graphic
JPS63225869A (ja) * 1986-10-09 1988-09-20 Nec Corp 配線経路探索方式
US5021968A (en) * 1987-01-13 1991-06-04 Robertson-Ceco Corporation Graphics-based wire-cable management system
US5119317A (en) * 1988-03-16 1992-06-02 Kabushiki Kaisha Toshiba Routing method and system
US4831725A (en) * 1988-06-10 1989-05-23 International Business Machines Corporation Global wiring by removal of redundant paths
JPH0786883B2 (ja) * 1988-09-09 1995-09-20 松下電器産業株式会社 網図または諭理回路図自動生成方法およびそのシステム
US5452231A (en) * 1988-10-05 1995-09-19 Quickturn Design Systems, Inc. Hierarchically connected reconfigurable logic assembly
US5329470A (en) * 1988-12-02 1994-07-12 Quickturn Systems, Inc. Reconfigurable hardware emulation system
US5109353A (en) * 1988-12-02 1992-04-28 Quickturn Systems, Incorporated Apparatus for emulation of electronic hardware system
JP2680867B2 (ja) * 1988-12-05 1997-11-19 株式会社日立製作所 径路レイアウト方法
US5224057A (en) * 1989-02-28 1993-06-29 Kabushiki Kaisha Toshiba Arrangement method for logic cells in semiconductor IC device
JPH02236779A (ja) * 1989-03-10 1990-09-19 Nec Corp スキャンパス接続方式
US5317796A (en) * 1989-04-18 1994-06-07 Hunter Robert M Technique for rendering packaging child resistant
US5353243A (en) * 1989-05-31 1994-10-04 Synopsys Inc. Hardware modeling system and method of use
US5369593A (en) * 1989-05-31 1994-11-29 Synopsys Inc. System for and method of connecting a hardware modeling element to a hardware modeling system
US5309372A (en) * 1989-07-17 1994-05-03 Kawasaki Steel Corp. System and method for determining routes between circuit blocks of a programmable logic device by determining a load pin which is closest to the center of gravity of a plurality of load pins
JPH03138961A (ja) * 1989-10-24 1991-06-13 Fujitsu Ltd 配線パターン決定方式
JP2522420B2 (ja) * 1989-11-28 1996-08-07 日本電気株式会社 自動配線設計装置
JPH03188650A (ja) * 1989-12-18 1991-08-16 Hitachi Ltd 配線経路処理方法、配線経路処理システム、及び半導体集積回路
US5258920A (en) * 1989-12-26 1993-11-02 General Electric Company Locally orientation specific routing system
US5218551A (en) * 1990-04-30 1993-06-08 International Business Machines Corporation Timing driven placement
JPH0456341A (ja) * 1990-06-26 1992-02-24 Matsushita Electric Ind Co Ltd 半導体集積回路のレイアウト方法
JP3033203B2 (ja) * 1991-01-25 2000-04-17 株式会社日立製作所 配線経路探索装置及び配線経路探索方法
US5315534A (en) * 1991-06-25 1994-05-24 Unisys Corporation Computer process for interconnecting logic circuits utilizing softwire statements
US5341310A (en) * 1991-12-17 1994-08-23 International Business Machines Corporation Wiring layout design method and system for integrated circuits
JP3219500B2 (ja) * 1991-12-27 2001-10-15 株式会社東芝 自動配線方法
US5475830A (en) * 1992-01-31 1995-12-12 Quickturn Design Systems, Inc. Structure and method for providing a reconfigurable emulation circuit without hold time violations
US5629859A (en) * 1992-10-21 1997-05-13 Texas Instruments Incorporated Method for timing-directed circuit optimizations
US5544088A (en) * 1993-06-23 1996-08-06 International Business Machines Corporation Method of I/O pin assignment in a hierarchial packaging system
JP3194823B2 (ja) * 1993-09-17 2001-08-06 富士通株式会社 Ｃａｄライブラリモデルの作成装置
US5680583A (en) * 1994-02-16 1997-10-21 Arkos Design, Inc. Method and apparatus for a trace buffer in an emulation system
US5638288A (en) * 1994-08-24 1997-06-10 Lsi Logic Corporation Separable cells having wiring channels for routing signals between surrounding cells
US5587923A (en) * 1994-09-07 1996-12-24 Lsi Logic Corporation Method for estimating routability and congestion in a cell placement for integrated circuit chip
IL117424A (en) * 1995-04-27 1999-09-22 Optimark Tech Inc Crossing network utilizing satisfaction density profile
US5754826A (en) * 1995-08-04 1998-05-19 Synopsys, Inc. CAD and simulation system for targeting IC designs to multiple fabrication processes
US6353918B1 (en) 1996-03-15 2002-03-05 The Arizona Board Of Regents On Behalf Of The University Of Arizona Interconnection routing system
US5841967A (en) * 1996-10-17 1998-11-24 Quickturn Design Systems, Inc. Method and apparatus for design verification using emulation and simulation
US6389379B1 (en) 1997-05-02 2002-05-14 Axis Systems, Inc. Converification system and method
US6134516A (en) * 1997-05-02 2000-10-17 Axis Systems, Inc. Simulation server system and method
US6026230A (en) * 1997-05-02 2000-02-15 Axis Systems, Inc. Memory simulation system and method
US6321366B1 (en) 1997-05-02 2001-11-20 Axis Systems, Inc. Timing-insensitive glitch-free logic system and method
US6421251B1 (en) 1997-05-02 2002-07-16 Axis Systems Inc Array board interconnect system and method
US6009256A (en) * 1997-05-02 1999-12-28 Axis Systems, Inc. Simulation/emulation system and method
US5960191A (en) * 1997-05-30 1999-09-28 Quickturn Design Systems, Inc. Emulation system with time-multiplexed interconnect
US5970240A (en) * 1997-06-25 1999-10-19 Quickturn Design Systems, Inc. Method and apparatus for configurable memory emulation
US6266802B1 (en) * 1997-10-27 2001-07-24 International Business Machines Corporation Detailed grid point layout using a massively parallel logic including an emulator/simulator paradigm
JP2001125943A (ja) * 1999-10-28 2001-05-11 Nec Corp 電源デカップリング回路の設計方法および設計支援システム
JP3389196B2 (ja) * 2000-04-17 2003-03-24 エヌイーシーマイクロシステム株式会社 機能ブロック端子の分割方法とこの方法を記録した記録媒体及びこの方法による自動配線処理装置
US6536027B1 (en) * 2000-12-13 2003-03-18 Lsi Logic Corporation Cell pin extensions for integrated circuits
US6694502B2 (en) * 2001-11-02 2004-02-17 Sun Microsystems, Inc. Data structure for fine-grid multi-level VLSI routing and method for storing the data structure in a computer readable medium
US20040044979A1 (en) 2002-08-27 2004-03-04 Aji Sandeep A. Constraint-based global router for routing high performance designs
US6986112B2 (en) * 2003-07-28 2006-01-10 Lsi Logic Corporation Method of mapping logic failures in an integrated circuit die
JP4311244B2 (ja) * 2004-03-19 2009-08-12 株式会社日立製作所 配線経路決定方法及びシステム
US7962232B2 (en) * 2006-10-01 2011-06-14 Dell Products L.P. Methods and media for processing a circuit board
US8356267B2 (en) 2010-10-27 2013-01-15 International Business Machines Corporation Statistical method for hierarchically routing layout utilizing flat route information
CN104063558A (zh) * 2014-07-08 2014-09-24 领佰思自动化科技(上海)有限公司 基于线性规划的大规模集成电路通道布线方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3944719A (en) * 1972-12-26 1976-03-16 United Wiring And Manufacturing Co. Wire routing apparatus
US4593351A (en) * 1981-06-12 1986-06-03 International Business Machines Corporation High speed machine for the physical design of very large scale integrated circuits
US4484292A (en) * 1981-06-12 1984-11-20 International Business Machines Corporation High speed machine for the physical design of very large scale integrated circuits
JPS59189471A (ja) * 1983-04-13 1984-10-27 Nec Corp 配線経路探索システム
JPS608982A (ja) * 1983-06-29 1985-01-17 Yokogawa Hokushin Electric Corp 経路の自動探索方法
US4615011A (en) * 1983-12-19 1986-09-30 Ibm Iterative method for establishing connections and resulting product
US4636965A (en) * 1984-05-10 1987-01-13 Rca Corporation Routing method in computer-aided-customization of universal arrays and resulting integrated circuit

Also Published As

Publication number Publication date
JPS61199166A (ja) 1986-09-03
US4752887A (en) 1988-06-21

Similar Documents

Publication Publication Date Title
JPH0481226B2 (ja)
US4768154A (en) Computer aided printed circuit board wiring
JPH0750817B2 (ja) 配線相互接続構造体
JP4311244B2 (ja) 配線経路決定方法及びシステム
JP3157732B2 (ja) 対話型配線パターン作成システム
JP2682219B2 (ja) 半導体集積回路の配線方法
JPS63151048A (ja) 半導体集積回路
JPH0253824B2 (ja)
JPS6355783B2 (ja)
JP2523703B2 (ja) 半導体集積回路の自動配線方法
JPH06326214A (ja) 多層配線構造及びその形成方法
JP3721304B2 (ja) めっき引き出し線の配線方法
JPH0476154B2 (ja)
JP2986279B2 (ja) 配線方法およびプリント基板設計システム
JP3132218B2 (ja) 半導体集積回路装置のレイアウト方法
JP2713969B2 (ja) 自動配線パターン設定方式
JPS61134878A (ja) 配線制御処理方式
JPS62120042A (ja) 自動配線方式
JPH0520789B2 (ja)
JPS59163887A (ja) プリント板パタ−ン配線方法
JPH087759B2 (ja) 部品の自動配置処理方式
JPH01286441A (ja) アナログｉｃのレイアウト設計方式
JPS6172364A (ja) 配線自動設計方式
JPS6198477A (ja) Ｃａｄによる配線設計システム
JPS63226774A (ja) 集積回路における自動配線方法