JPS61134878A - 配線制御処理方式 - Google Patents

配線制御処理方式

Info

Publication number
JPS61134878A
JPS61134878A JP59256896A JP25689684A JPS61134878A JP S61134878 A JPS61134878 A JP S61134878A JP 59256896 A JP59256896 A JP 59256896A JP 25689684 A JP25689684 A JP 25689684A JP S61134878 A JPS61134878 A JP S61134878A
Authority
JP
Japan
Prior art keywords
line segment
temporary line
temporary
data structure
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59256896A
Other languages
English (en)
Inventor
Hiroshi Shiraishi
白石 博
Kaoru Kawamura
薫 河村
Masaaki Oota
太田 雅明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59256896A priority Critical patent/JPS61134878A/ja
Publication of JPS61134878A publication Critical patent/JPS61134878A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は配線制御処理方式、特にLSI(集積回路)を
構成する素子間等あるいはプリント基板に載置する素子
間等を接続する配線の経路を自動的に決定する配線制御
処理方式に関するものである。
〔従来の技術〕
LSI等を構成する素子間等を相互に接続する配線の経
路を自動的に探索する方式として、いわゆる線分探索方
式(ライン・サーチ方式)がある。
該線分探索方式は、例えば第6図(ロ)図中配線を行う
2点(点Aと点B)および配線する際に経路としてはな
らない図示斜線で示す領域(素子等が構成される領域)
に関する情報が与えられた状態の下で、当該点Aと点B
とを接続する配線、即ち図中太い線で示した点Aと点B
とを接続する配線を自動的に行うようにするものである
。以下第6図ないし第8図を用いて詳細に説明する。
第1ステツプとして、第6図(イ)図中与えられた点A
、点Bのいずれか一方を含み、かつ図示斜線で示す素子
等の領域に侵入しない形のレベル“0°の仮線分を、図
中水平方向に示す点線の如く夫々発生する(第8図図中
O)。そして、当該発生させた仮線分同士が交叉してい
るか否かをチェックする(第8図図中O)。本例では交
叉しないから(第8図図中@No) 、次のステップを
実行する。
第2ステツプ(第8図図中(1!it)として、当該求
めた点Aを含む仮線分および点Bを含む仮線分に対して
夫々直交するレベル1の仮線分(第6図(イ)図中垂直
方向に示す実線)を夫々発生する(第8図図中@)。そ
して、仮線分同士が交叉しているか否かをチェックする
(第8図図中O)。本例では交叉しないから(第8図図
中[相]NO)、次のステップを実行する。
第3ステツプ(第8図図中[相]および@lN0)とし
て、第2ステツプで発生させた垂直方向の仮線分(点A
を源にして発生させた仮線分)に対して直交する方向に
レベル2の仮線分を発生させる。
当該レベル2の仮線分は図示2本線で示す水平方向の仮
線分の如く、点Bを源にして発生させた垂直方向の仮線
分に図中■で交叉していることが判明するから、経路が
発見されたこととなる(第8図図中[相]、Ol[相]
のYESおよび■)。そして、略 当該交叉した図示■の位置から夫々点Aおよび点Bに対
して順次辿ることによって、第6図(ロ)図中点Aと点
Bとを結ぶ太い線の如く、配線すべき経路が決定される
こととなる(第8図図中■)。
以上の如くして、点Aおよび点Bを含む形の発生させた
レベル“0”の仮線分(第6図(イ)図中水平方向に示
す点線)、該発生させた仮線分に直交する形のレベル“
1”の仮線分(第6図(イ)図中垂直方向に示す実線)
、更に当該発生させた仮線分に直交する形のレベル“2
”の仮線分く第6rf!J(イ)図中水平方向に示す2
本の実線)等の如く順次発生させた仮線分を全て前述し
た図示■交叉点が検出されるまで、何等かの形で記憶さ
せておく必要があると共に、当該検出された交叉点から
辿る形で配線の経路を決定する必要がある。
〔発明が解決しようとする問題点〕
従来、当該発生させたレベル“0”、11”および“2
”等の夫々の仮線分を記憶させる際に、第7図図示の如
く、レベル“0”の仮線分に直交する形で発生させたレ
ベル“1”の仮ta分p、、 B、CおよびDに対して
夫々直交する形のレベル゛2”の仮線分a、b、cおよ
びdが夫々重複した形で発生される場合があり、当該重
複して発生させたものを夫々全て記憶していたのでは、
第9図図示の如(レベル“0°、レベル″1”、レベル
12”、・・・になるに従い、いわばツリー状に順次記
憶すべき仮線分の数が急激に多くなってしまうという問
題点があった。このため、第6図(イ)図示交叉点■を
探索する時間が多く必要になってしまうと共に、当該仮
線分を記憶するための記憶領域が大きくなってしまうと
いう問題点があった。また、当該重複して発生させた仮
線分を重複した形で記憶させないようにチェックする機
構を設けることも考えられるが、当該チェック機構を設
けたのでは、当該チェックのために探索速度が低下して
しまうという問題点があった。
〔問題点を解決するための手段〕
本発明は、前記問題点を解決するために、LSI (集
積回路)を構成する素子間等あるいはプリント基板に載
置する素子間等の予め与えられた2点間を接続するのに
前記線分探索方式を用いて行う際に、当該発生させた仮
線分を重複した形で記憶させない形であって、かつ当該
発生させた各仮線分に対して元となる下位レベルの仮線
分のアドレス情報を記憶させる形のデータ構造を採用す
ることにより、仮線分を記憶する記憶領域を減少させる
と共に検出された交叉点から迅速に配線の経路を決定で
きるようにしている。そのため、本発明の配線制御処理
方式は、所定矩形領域内に位置する予め与えられた2点
間を配線する配線制御処理方式において、前記予め与え
られた点を含みかつ水平方向あるいは垂直方向に他の素
子が存在する領域中に侵入しない形の仮線分を発生させ
る第1の仮線分発生手段と、発生された仮線分に直交す
る形であってかつ素子が存在する領域中に侵入しない形
の他の仮線分を発生させる第2の仮線分発生手段と、前
記予め与えられた2点間の夫々の点を源として前記第1
の仮線分発生手段および/または第2の仮線分発生手段
によって発生させた夫々の仮線分が相互に交叉するか否
かをチェックする交叉チェック手段と、前記第1の仮線
分発生手段および第2の仮線分発生手段によって発生さ
せた仮線分に関する位置情報を前記所定矩形M域の外周
部に所定間隔で配置したダミー線分の長さ方向に順次ポ
インタを用いて連結する形のデータ構造で格納すると共
に当該データ構造中に前記第2の仮線分発生手段によっ
て発生させた仮線分の元となる仮線分のアドレス情報を
格納する親板線分ポインタとを設けたデータ構造手段と
を備え、前記交叉チェック手段によって交叉することが
検出された場合に、前記親板線分ポインタの内容を辿る
ことによって配線経路を決定するよう構成したことを特
徴としている。
〔実施例〕
以下図面を参照しつつ本発明の実施例を詳細に説明する
第1図は本発明の1実施例構成図、第2図は第1図図示
本発明の1実施例構成のデータ構造を示す構成図、第3
図ないし第5図は第1図および第2図図示構成の動作を
詳細に説明する動作説明図を示す。         
                 1図中、1は線分
データ構造、2−1ないし2−n、4−1ないし4− 
nはダミー線分、3は配列Y、5は配列Xを表す。
第1図において、図中線分データ構造1はLS■上等に
配置された配線の対象となる端子群、経路探索時に配線
の障害として扱うべきパターン群等を全て線分の形で表
したものである。該線分データ構造1上に表された各線
分は、方向(水平方向あるいは垂直方向)、トレース座
標および当該各線分の両側の端点の座標によって夫々表
現される。詳述すると、各線分の方向は、当該各線分の
方向が水平方向あるいは垂直方向のいずれかとして表さ
れる。また、各線分のトレース座標は、決定された当該
各線分の方向が水平方向(または垂直方向)である場合
には、X座標(またはX座標)によって表され、線分デ
ータ構造1中の左端に配置したダミー線分2−1ないし
2−n(またはダミー線分4−1ないし4−n)中のい
ずれかに対応するものとして表される。更に、当該各線
分の両側の端点の座標を指定することによって、当−該
各線分の長さが決定されることとなる。
図中Y配列(YTRC)3およびX配列(XTRC)5
には、線分データ構造1上で夫々等間隔に配置した前記
ダミー線分2−1ないし2− nおよびダミー線分4−
1ないし4− nを夫々ポイントすべきポインタが格納
されている。このため、当該Y配列3およびX配列5は
、常に線分データ構造1上に設けられたダミー線分2−
1ないし2−nおよびダミー線分4−1ないし4− n
を夫々ポイントすることとなる。そして、当該ダミー線
分中のいずれかのもののトレース座標と同一のトレース
座標を有する仮線分(一般には複数個)が線分データ構
造1上に存在する場合には、第2図図示データ構造中の
図示■、■および■の位置にポインタを配置して例えば
X座標あるいはX座標の小さい順に複数個の仮線分に関
する情報を連結してお(。また、第2図図示データ構造
中には、各仮線分の長さを表すための端点の始点座標お
よび終点座標を格納すると共に、親板線分ポインタを格
納しておく。該親板線分ポインタは、後述する如(、重
複して仮線分が記憶(登録)されるのを防止すると共に
、交叉点が検出された場合に迅速に当該親板線分ポイン
タに格納されたアドレス情報を辿る形で配線経路を決定
するために設けられたものである。
第3図は第F図図中線分データ構造1中に発生させた仮
線分を第2図図示の如きデータ構造に格納する態様を説
明する説明図を示す。図中の実線部分は、いわゆる既に
決定されている図形や線分に対応する障害物であって、
当該実線部分と重複するルートを通ることができないも
のとなる。
まず、与えられた出発点および目的点(例えば点Aおよ
び点B)を通る形で発生させたレベル“0”の仮線分は
、第3図図中実線分の存在のために当該実線部分によっ
て挾まれた形の仮線分(第3図図中点線で示す出発点あ
るいは目的点を含む形の仮線分)として発生されること
となる。該仮線分の長さは図中実線分のmaxと他の実
線分のminとの間の区間であって、該実線分のトレー
ス座標と同一のトレース座標中のいずれかのポーインド
されたデータ構造中に、当該仮線分の始点座標および終
点座標の形で夫々格納されることとなる。
第4図は図中点線で示すレベル“i” (垂直方向)の
仮線分“L”に直交する図示点線で示すしベル″i+1
” (水平方向)の仮線分7!1ないしl、を発生させ
た状態を示す。図中の実線部分についても第3図図示の
場合と同じであり、該仮線分11ないしl、からなる5
個の仮線分群の位置情報等は、既述した如く、各仮線分
の左側の実線分のトレース座標と同一のトレース座標中
であって、かつポインタによってポイントされた所定の
位置に格納される。そして、該ポイントされた各仮線分
の第2図図示の如き夫々のデータ構造中には、当該各仮
線分の端点の始点座標および終点座標を格納すると共に
当該各仮線分が導かれるに至った親の仮線分、即ち親仮
線分についてのアドレス情報を格納しておく。この際、
求めたレベル“i+l”の仮線分IIないし!、を格納
すべき位置、おゆ4f’−ヶ構造中。親板線分□イ7ヶ
。内      1容が“零”である場合、あるいは当
該格納すべき位置に未だ仮線分に関する情報が格納され
ていない場合にのみ、当該親板線分ポインタに親仮線分
のアドレス情報を格納するようにすれば、即ち、既に親
仮線分ポインタにアドレスが格納されている仮線分と同
じ仮線分が抽出された場合には、この抽出を中止するよ
うにすれば、第7図を用いて説明した従来の如く同一の
仮線分に関する情報を重複して格納することを未然に防
止することができる。また、以上説明した如く、第2図
図示データ構造中にレベル“i+l″の仮線分Il、な
いし!、に関する情報と、当該仮線分IIないしI15
を夫々生成させたレベル“i”の仮線分L(親仮線分)
のアドレス情報であ墨親仮線分ポインタとを夫々格納し
であるため、出発点あるいは目的点を夫々源とする仮線
分同士が交叉したことが検出された場合に、当該交叉し
た点から当該親板線分ポインタの内容を読み出して順次
辿ることによって、配線経路を容易に求めることができ
る。
尚、レベル″03、レベル″1”、レベル12”等の各
仮線分および交叉点は、既述した第8図図示フロチャー
トに示す手順に従って求めればよい。
第5図は第2図図示データ構造を用いて表した例えばレ
ベル“J”における仮線分を記述した例を示す。図中四
角“口”は1つの仮線分に対応する第2図図示データ構
造を示す。
第5図図中左端のy、ないしy7はY配列3によってポ
イントされた各ダミー線分2−1ないし’l−n中に格
納されているポインタの内容を示す。
該ポインタの内容y1ないしyllによって矢印の如く
各仮線分の情報を格納したデータ構造が例えばX座標値
の小さいものから順次ポイントされる。
そして、当該ポイントされた各データ構造中の親仮線分
ポインタには、親仮線分のアドレス情報が格納されるた
め、すでに仮線分に関する情報が格納されたものと、格
納されていないものとを容易に判別することが可能とな
り、重複した形の同一の仮線分を格納することが避けら
れる。このため、仮線分に関する情報を格納するデータ
領域を少なくすることができると共に、交叉点が検出さ
れた場合に迅速に配線経路を決定することができる。
〔発明の効果〕
以上説明した如く、本発明によれば、LSI(集積回路
)を構成する素子間等の予め与えられた2点間を接続す
る配線経路を決定するのに前記線分探索方式を用いて行
う際に、当該発生させた仮線分を重複した形で記)、a
しない形であって、かつ当該発生させた各仮線分の元と
なる親板線分のアドレス情報を記憶する形のデータ構造
を採用しているため、仮線分を記憶する記憶領域を減少
させることができると共に検出された交叉点から前記ア
ドレス情報を辿ることによって配線経路を迅速に決定す
ることができる。
【図面の簡単な説明】
第1図は本発明の1実施例構成図、第2図は第1図図示
本発明の1実施例構成のデータ構造を示す構成図、第3
図ないし第5図は第1図および第2図図示構成の動作を
詳細に説明する動作説明図、第6図は従来の配線制御処
理方式を説明する構成図、第7図ないし第9図は第6図
図示従来の配線制御処理方式の動作を説明する動作説明
図を示す。 図中、1は線分データ構造、2−1ないし2−n、4−
1ないし4− nはダミー線分、3はY配列、5はX配
列を表す。

Claims (1)

    【特許請求の範囲】
  1. 所定矩形領域内に位置する予め与えられた2点間を配線
    する配線制御処理方式において、前記予め与えられた点
    を含みかつ水平方向あるいは垂直方向に他の素子が存在
    する領域中に侵入しない形の仮線分を発生させる第1の
    仮線分発生手段と、発生された仮線分に直交する形であ
    ってかつ素子が存在する領域中に侵入しない形の他の仮
    線分を発生させる第2の仮線分発生手段と、前記予め与
    えられた2点間の夫々の点を源として前記第1の仮線分
    発生手段および/または第2の仮線分発生手段によって
    発生させた夫々の仮線分が相互に交叉するか否かをチェ
    ックする交叉チェック手段と、前記第1の仮線分発生手
    段および第2の仮線分発生手段によって発生させた仮線
    分に関する位置情報を前記所定矩形領域の外周部に所定
    間隔で配置したダミー線分の長さ方向に順次ポインタを
    用いて連結する形のデータ構造で格納すると共に当該デ
    ータ構造中に前記第2の仮線分発生手段によって発生さ
    せた仮線分の元となる仮線分のアドレス情報を格納する
    親仮線分ポインタとを設けたデータ構造手段とを備え、
    前記交叉チェック手段によって交叉することが検出され
    た場合に、前記親仮線分ポインタの内容を辿ることによ
    って配線経路を決定するよう構成したことを特徴とする
    配線制御処理方式。
JP59256896A 1984-12-05 1984-12-05 配線制御処理方式 Pending JPS61134878A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59256896A JPS61134878A (ja) 1984-12-05 1984-12-05 配線制御処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59256896A JPS61134878A (ja) 1984-12-05 1984-12-05 配線制御処理方式

Publications (1)

Publication Number Publication Date
JPS61134878A true JPS61134878A (ja) 1986-06-21

Family

ID=17298901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59256896A Pending JPS61134878A (ja) 1984-12-05 1984-12-05 配線制御処理方式

Country Status (1)

Country Link
JP (1) JPS61134878A (ja)

Similar Documents

Publication Publication Date Title
JPS61199166A (ja) 配線経路探索装置
JPH0786883B2 (ja) 網図または諭理回路図自動生成方法およびそのシステム
JP3884901B2 (ja) データ配置方法および2次元図面データ処理システム
JPS61134878A (ja) 配線制御処理方式
JP4311244B2 (ja) 配線経路決定方法及びシステム
JP3157732B2 (ja) 対話型配線パターン作成システム
JPS60180200A (ja) 部品重なりチエツク処理方式
JP2530373B2 (ja) 八角形表現を利用した配線方法およびその装置
JP3213486B2 (ja) 配線経路決定方法
JPS62120042A (ja) 自動配線方式
JPH02139671A (ja) プリント板レイアウト方式
JPS62109173A (ja) プリント基板設計装置
JPH08221458A (ja) 束配線設計装置
JPS59176866A (ja) プリント板の自動配線方法
JPH05266143A (ja) 引き出しパターン配線方式
JPS63115273A (ja) Cadシステム
JPH0244470A (ja) 同電位パターン抽出装置
JPS62100870A (ja) 自動配線方式
JPH04369081A (ja) 自動配線方法およびそのための装置
JPS6198477A (ja) Cadによる配線設計システム
JPS63226774A (ja) 集積回路における自動配線方法
JPS59161769A (ja) プリント板の配線パタ−ン自動修正方式
JPS6384092A (ja) ガイドライン自動配線処理方法
JPS63305528A (ja) 端子間接続経路決定方法
JPS6386077A (ja) 回路図入力システム