JPS62100870A - 自動配線方式 - Google Patents

自動配線方式

Info

Publication number
JPS62100870A
JPS62100870A JP60241033A JP24103385A JPS62100870A JP S62100870 A JPS62100870 A JP S62100870A JP 60241033 A JP60241033 A JP 60241033A JP 24103385 A JP24103385 A JP 24103385A JP S62100870 A JPS62100870 A JP S62100870A
Authority
JP
Japan
Prior art keywords
wiring
line segment
temporary
coordinates
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60241033A
Other languages
English (en)
Inventor
Hiroshi Shiraishi
白石 博
Kaoru Kawamura
薫 河村
Toshiyuki Shibuya
利行 澁谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60241033A priority Critical patent/JPS62100870A/ja
Publication of JPS62100870A publication Critical patent/JPS62100870A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、指定された領域内で各端子間を結ぶ配線経路
を決定する自動配線方式に関する。
〔従来の技術〕
同電位の端子間を導線で接続する作業が配線であり、L
SI、プリント基板などでは多数の配線が必要であって
時間のか\る作業であるので、自動化が行なわれている
ところで大規模ゲートアレイ、セル方式LSI等の配線
は、2段階で行なわれることが多い。その第1段階はグ
ローバル配線フェーズと呼び、チップ全体の配線の混雑
度などを評価して各配線区間の配線領域への割当てを行
なう。第4図で説明すると、SUBは基鈑、SlへS4
はセルなどとも呼ばれる機能ブロックで、こ−は非配線
領域である。T1.T2.・・・・・・は該機能ブロッ
クの周囲に設けられた端子、Al、A2.・・・・・・
は基板上の機能ブロックを除く配線領域で、機能ブロッ
ク周縁延長線で区分しである。lはブロックS2の端子
T1とブロックS3の端子T2を接続する配線であり、
この配線はそのTIP区間(区分)が領域A5にあり、
T2P2層が領域A8にあるが、グローバル配線フェー
ズではこれらの配線区分の配線領域への割当てを行なう
。更に配線領域割当てだけでな(、領域の境界のどの点
(例えばP)を通過すべきかを指定する方式もある。
第2段階は詳細配線フェーズと呼び、割当てられた各配
線領域内で配線経路を決定する。第1段階が領域境界上
のどの点を通過すべきか迄を決定する方式であれば、第
2段階は該点と端子とを結ぶ問題になり、これを抜き出
して示すと第5図に示すように、矩形領域の一辺の線上
にある多数の点の1つと他の辺の線上にある多数の点の
1つとを結ぶ問題になる。この問題の解法にはチャネル
配線法、線分探索法、迷路法などがあるが、チャネル配
線法はプロセス条件が加わると適用しにくい。例えば配
線は2層配線で行ない、1層目と2層目のコンタクトは
スルーホール等で行なうが、チャネル配線法ではスルー
ホール部の所要面積を条件に入れたアルゴリズムの作成
が容易でない。
又、配線は3層で行なうことも行なわれっ\あるが、チ
ャネル配線法はそのま−ではこれに通用できない。この
点線分探索法及び迷路法は優れており、様々なプロセス
条件への対応が容易である。
迷路法は、配線領域をメソシュ状に細分し、細分した各
小領域にラベリングして行って配線経路を決定する。こ
の方法では経路が配線領域の外へ出たか否かを経路探索
中チェックせねばならず、このチェックが厄介である。
線分探索法は第6図で説明すると、これは基板SUB上
で2点A、  B間に機能ブロックSを回避して配線す
るのに、先ず点A、Bを通る水平線11゜12を引き(
配線領域内で、以下同じ)、これらの線が重なるか否か
をチェックし、重ならなければ線fl+、12に直交す
る垂直線β3.β4を引き、これらが重なるか否かチェ
ックし、重ならなければ垂直線7!3.β4に直交する
水平線を引き、重なるか(共通線があるか)否かチツェ
クする。
本例では共通線β5があり、これにより点A、、Bを結
ぶ経路が存在することが分るから、β5より13 + 
 14、更に点A、42.Bと辿って第7図に示すよう
に点A、Bを結ぶ配線1oを引(というものである。
この線分探索法では点A、Bに水平な直線β1゜β2 
(レベルOの仮線分という)は各1本ずつしかないが、
ll+、12に直交する直線13.1a(レベル1の仮
線分という)は多数本あり(グリッド配線法をとる場合
はI!3.laに沿うグリッドの数だけある’)、j!
y、  β4に直交する直線(レベル2の仮線分という
)も同様である。第8図はこの状況を図示する。発生さ
せた仮線分は全て記憶しておき、前述の重なるか否かの
判定、及び重なればそこから辿って点A、Bへ至る経路
決定に供するが、経路従って通過領域の形状が複雑にな
ると、発生させた仮線分には重複するものも現われ、メ
モリ容量が大になる。
この点を改善する発明を本発明者は先に案出したが、そ
の概要を第9図で説明すると、1は線分データ構造体で
前記基板SUBに対応し、該基板上の端子、配線障害と
なる機能ブロックなどを全て線分データの形で表わした
ものである。線分データは方向、トレース座標、及び始
終点座標で表わす。方向は、水平(X)方向か垂直(Y
)方向かで表わし、トレース座標は当該線分がX方向の
ときY座標で、Y方向のときX座標で表わし、これらの
X、Y座標は線分データ構造体1の水平、垂直辺に等間
隔に設けたダミー線分2−1〜2−n、4−1〜4n(
これらはグリッド相当のもの)で表わす。始終点座標も
ダミー線分で表わし、水平線なら始点はダミー線分4−
2、終点はダミー線分4−5、等とする。垂直線もこれ
に準する。
始終点座標で線分の長さが表わされる。ダミー線分の各
々に対するポインタを、Y配列3及びX配列5に格納し
、例えばY配列3のポインタ3aがダミー線分2−iを
指し、線分データ構造体1中のX方向線分1a、  l
bはダミー線分2−iをトレース座標とし、点線で示す
ようにこれらはポインタによりリンクされるようにして
おく。線分データ構造体1中のY方向線分j2c、  
βdについても同様で、これらはダミー線分4−tをト
レース座標とし、X配列5のポインタ5aがダミー線分
4−iを指し、これら点線で示す如くポインタによりリ
ンクされる。線分データ構造l中の他の線分等について
も同様である。
線分βa、j!b、・・・・・・は本例では機能ブロッ
クなどの非配線領域を示しており、線分探索法で配線経
路を決定するとき線分1a、lbを横切っては又は該線
分に重なってはならない。このようないわば固定の線分
に対し、線分探索で逐次発生する前記仮線分もあり、該
仮線分も同様に方向、トレース座標、始終点座標で表わ
し、リンクさせておく。第10図にこの状態を示す。D
I、D2゜・・・・・・Diは水平方向、トレース座標
はポインタ3bで指定されるダミー線分、長さは始終点
座標××で表わされる長さ、である仮線分のデータブロ
ックであり、図示のようにポインタ3b、PL。
P2・・・・・・Piによりリンクされ、またこの仮線
分を発生させた親仮線分く本例では垂直方向の仮線分)
を示すポインタPPを備える。これらのデータDI、D
2・・・・・・は始終点座標の小さい順にポインタ3b
側から並べ、リンクしておく。なお第10図のデータブ
ロックは全て親仮線分ポインタPPを持つように画いて
いるが、これは説明の便宜で、これらの間には機能ブロ
ックなどの非配線領域のデータブロックが介在する。
第11図に示すように、レベルiの仮線分1aに対する
レベル(i+1)の仮線分は実線で示す非配線領域の間
の点線β1〜15であり、これらのデータは前述のよう
に方向、トレース座標、及び始終点座標で構成する。レ
ベル(i+2)の仮線分はβ6など(1oも含まれる)
であり、このレベル(i+2)の仮線分に対するレベル
(i+3)の仮線分はl+〜15であって、レベル(i
+1)の仮線分と重複してしまう。従って単純に仮線分
のデータをメモリに格納するだけではメモリ容量は膨大
になり、チェックも容易でない。この点第9図及び第1
0図の如きデータ形式をとっておけば、同じ始終点座標
のものは2重の登録は省略し、何もしない又は単に親仮
線分ポインタPPを併記するだけにすることができ、メ
モリ容量の節減等を図ることができる。また親仮線分ポ
インタがあると、レベルXで重なる仮線分が現われ、2
点A、Bを結ぶ経路が発見されたときの該点A。
Bへの逆トレースを容易に行なうことができる。
〔発明が解決しようとする問題点〕
プリント基板およびLSIなどにたいする自動配線では
指定した配線領域内で配線することが条件であり、迷路
法でもまた線分探索法でも領域内か否かのチェックが必
要である。迷路法などでは探索範囲を限定する「フレー
ム」を用いる手法があるが、このフレームはチェックの
容易さを図って矩形に限っており、矩形内か否かの判定
を経路探索中に座標値により行なっている。
線分探索法では仮線分の始、終端部を限定することによ
り配線を領域内にすることができ、前述のように障害物
(非配線領域)があれば、仮線分はそこまでにすること
で仮線分の限定が行なわれるが、第1図の領域A5とA
8の境界の如く障害物がない場合は、発生した仮線分を
領域の外周で切り取る等の処理が必要になる。
本発明はか\る点を改善しようとするもので、目的は、
線板探索法を用いて複雑に指定された配線領域の内部で
経路を探索する場合、経路探索手順に大幅な変更を加え
ることなく該指定領域内での経路探索を可能にするにあ
る。
〔問題点を解決するための手段〕
本発明は、配線すべき2点の各々より水平/垂直方向に
仮線分を非配線領域には侵入しないように発生し、次に
該仮線分と直交する仮線分を非配線領域に侵入しないよ
うに発生し、か−る処理を繰り返して前記2点よりそれ
ぞれ発生して行った仮線分がやがて重なるとき、その重
なる仮線分から前記2点までの仮線分群で該2点間の配
線経路を決定し、そして水平/垂直方向各仮線分は、水
平なら垂直座標、垂直なら水平座標で表わされるトレー
ス座標、および該線分の始、終点座標を含むデータブロ
ックで表わし、且つトレース座標が同じ垂直/水平座標
値を持つ複数の水平/垂直方向仮線分のデータブロック
は始終点の水平/垂直座標値の大小順でリンクしておく
自動配線方式において、該2点間配線の配線区分が指定
された領域にあるようにするとき、該指定領域の外周を
一時的配線禁止線分とし、該線分を前記データブロック
と同様なデータブロックで表わして前記データブロック
へリンクすることを特徴とするものである。
〔作用〕
経路探索に当って、指定された領域の外周に当る部分を
一時的な配線障害物として扱うと、既開発の線分探索法
のアルゴリズムで配線区分を指定領域内で経路探索し、
経路が領域外へ出るのを簡単に防止することができる。
〔実施例〕
図面で説明すると、配線領域が第2図のAで示す複雑形
状であったとする(但しグリッド配線を想定しているの
で全ての辺はグリッド上にあり、水平線または垂直線の
いずれかである)と、本発明ではその外周に第3図に示
すように、一時的配線禁止線分6及び7 (11,21
,・・・・・・は相互を区別する符号)を設ける。なお
配線領域の周辺一部が機能ブロックなどで囲まれている
場合は、該周辺一部には一時的配線禁止線分を設ける必
要はない。この一時的配線禁止線分6.7のデータブロ
ックも第7図に示すデータブロックに準じたものとし、
かつ前後のデータブロックにリンクさせる。但しこの線
分6.7は長さを持つ必要はなく、点として扱ってよい
から始点座標=終点座標としておき、この線分を発生さ
せた親仮線分はないから親仮線分ポインタPPは書込ま
ず、一時的配線禁止線分であることを示す適宜の符号と
しておく。
なお機能ブロックを表わす線分1a、  βb・・・・
・・のデータブロックも同様で、これも第7図のDr。
D2・・・・・・に準じたデータブロックとするがこれ
を発生させた親仮線分はないからPPは記入せず、代り
に配線禁止線分(但しこの場合は固定的)であることを
示す符号としておく。
経路探索に当って、例えばレベルiの垂直親板線分から
次のレベル(i+1)の水平子板線分を発生させるのが
、この場合第10図のポインタ3bで指示されるY座標
の該水平板線分は、親仮線分のX座標からデータブロッ
クDI、D2・・・・・・のどこに入るべきものかが分
り、そしてD2とDiの間に入るべきものとすると、該
水平板線分の始。
終座標はデータD2の終点座標とデータDiの始点座標
より求めることができる。この水平板線分を措定領域内
に限定するにはD2の後及び/又はDiの前に、上記一
時的配線禁止線分のデータブロックを置けばよい。他の
水平/垂直仮線分についても同様である。
前記領域A5で配線経路の決定を行なうと、次は領域A
8など他の領域での配線経路決定に移るが、このとき領
域A5の外周に付した一時的配線禁止線分は削除する。
第1図にこの削除まで含めた本発明の処理手順を示す。
削除は、メモリ上の当該データを消去する、ポインタを
外してバイパスしてしまう等により行なうことができる
〔発明の効果〕
以上説明したように本発明によれば、線分探索法による
経路探索手順の大幅な変更なしに、複雑形状に設定され
た領域内での配線を容易に行なうことができ、領域内外
判定を経路探索中に行なう必要がないので探索効率がよ
い他、論理が単純であるためプログラミング工数が少な
くて済む利点が得られる。
【図面の簡単な説明】
第1図は本発明方式を説明する流れ図、第2図は複雑配
線領域の説明図、第3図は一時的配線禁止線分の説明図
、第4図及び第5図は自動配線法の説明図、第6図〜第
11図は線分探索法の説明図である。 図面でA、Bは配線すべき2点、β1,7!2・・・・
・・は仮線分、DI、D2・・・・・・はデータブロッ
ク、6.7は一時的配線禁止線分である。

Claims (1)

  1. 【特許請求の範囲】 配線すべき2点の各々より水平/垂直方向に仮線分を非
    配線領域には侵入しないように発生し、次に該仮線分と
    直交する仮線分を非配線領域に侵入しないように発生し
    、かゝる処理を繰り返して前記2点よりそれぞれ発生し
    て行った仮線分がやがて重なるとき、その重なる仮線分
    から前記2点までの仮線分群で該2点間の配線経路を決
    定し、そして 水平/垂直方向各仮線分は、水平なら垂直座標、垂直な
    ら水平座標で表わされるトレース座標、および該線分の
    始、終点座標を含むデータブロックで表わし、且つトレ
    ース座標が同じ垂直/水平座標値を持つ複数の水平/垂
    直方向仮線分のデータブロックは始終点の水平/垂直座
    標値の大小順でリンクしておく自動配線方式において、 該2点間配線の配線区分が指定された領域にあるように
    するとき、該指定領域の外周を一時的配線禁止線分とし
    、該線分を前記データブロックと同様なデータブロック
    で表わして前記データブロックへリンクすることを特徴
    とした自動配線方式。
JP60241033A 1985-10-28 1985-10-28 自動配線方式 Pending JPS62100870A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60241033A JPS62100870A (ja) 1985-10-28 1985-10-28 自動配線方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60241033A JPS62100870A (ja) 1985-10-28 1985-10-28 自動配線方式

Publications (1)

Publication Number Publication Date
JPS62100870A true JPS62100870A (ja) 1987-05-11

Family

ID=17068322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60241033A Pending JPS62100870A (ja) 1985-10-28 1985-10-28 自動配線方式

Country Status (1)

Country Link
JP (1) JPS62100870A (ja)

Similar Documents

Publication Publication Date Title
US5550714A (en) Schematic generator and schematic generating method
JPS62100870A (ja) 自動配線方式
KR100273497B1 (ko) Lsi 레이아웃용 셀 계층 검증방법 및 장치
JP2000048003A (ja) 巡回セールスマン問題階層化処理方法およびそのプログラム記録媒体
JP2674054B2 (ja) イベントドリブン配線処理方式
JPS59189471A (ja) 配線経路探索システム
JPS63181348A (ja) Lsiのレイアウト設計装置
JPH0685399B2 (ja) 配線径路探索装置
JPH0253823B2 (ja)
JPS6172364A (ja) 配線自動設計方式
JPH01263875A (ja) 配線経路探索方式及び装置
CN113255283A (zh) 快速拆除闭合环路和冗余节点的全局布线方法
JP2523703B2 (ja) 半導体集積回路の自動配線方法
JPH0328974A (ja) 印刷配線板自動配線設計装置
JPS63239963A (ja) 配線径路決定方法
JPH02126368A (ja) 接続経路探索方法
JPH07202000A (ja) 並列処理によるlsi配線方式
JPH04369081A (ja) 自動配線方法およびそのための装置
JPH0652532B2 (ja) Cadによる回路基板の配線経路探索方法
JPH04107683A (ja) 配線経路探索方式および装置
JPH0516072B2 (ja)
JPS636855A (ja) 集積回路マスクパタ−ンの解析方法
JPH0264775A (ja) 配線処理方式
JPH033349A (ja) 半導体集積回路の自動配線方法
JPH03124045A (ja) 半導体集積回路の配線方法