JP2522420B2 - 自動配線設計装置 - Google Patents

自動配線設計装置

Info

Publication number
JP2522420B2
JP2522420B2 JP1306500A JP30650089A JP2522420B2 JP 2522420 B2 JP2522420 B2 JP 2522420B2 JP 1306500 A JP1306500 A JP 1306500A JP 30650089 A JP30650089 A JP 30650089A JP 2522420 B2 JP2522420 B2 JP 2522420B2
Authority
JP
Japan
Prior art keywords
wiring
data
via hole
route
failure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1306500A
Other languages
English (en)
Other versions
JPH03167669A (ja
Inventor
秀雄 菊地
康志 内海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP1306500A priority Critical patent/JP2522420B2/ja
Publication of JPH03167669A publication Critical patent/JPH03167669A/ja
Priority to US08/083,199 priority patent/US5315535A/en
Application granted granted Critical
Publication of JP2522420B2 publication Critical patent/JP2522420B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0005Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0286Programmable, customizable or modifiable circuits
    • H05K1/0292Programmable, customizable or modifiable circuits having a modifiable lay-out, i.e. adapted for engineering changes or repair

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は印刷配線板の配線の経路を設計する自動配線
設計装置に関し,特に,既配線を移動し新配線を挿入す
る自動配線設計装置に関する。
[従来の技術] 従来,この種の自動配線設計装置は,新配線を布線す
るために既配線を引き剥がし再配線するリップアップ手
法と,既配線を押し開けてその間に新配線を挿入するよ
うにしたシャビング手法が用いられていた。(文献:Wil
liam A. Dees,jr.and Patrick G.Karger,“Automated R
ip−up and Reroute Techniques",Proc.19th Design Au
to.Conference,1982,PP.432−439.) リップアップ手法は引き剥がす既配線を選択する手段
に,配線のコストを計算する手段を用いて,コストの少
ない配線を優先的に配線する。
シャビング手法は,既配線の間に微小寸法の線を挿入
し,その周囲を押し開けることにより経路を探索する。
[発明が解決しようとする課題] 上述した従来のリップアップ手法による自動配線設計
装置は,新配線を布線するために既配線の再配線を試行
錯誤するので,配線率を向上するのに多大な時間を要す
るという欠点があった。
また,従来のシャビング手法による自動配線設計装置
は,既配線を押し開けながら経路を探索していたので,
既配線を押し開けることが不成功に終わると,他の部分
を押し開けて再度探索するというように試行錯誤し,経
路を探索するのに多大な時間を要するという欠点があっ
た。
本発明は,配線率の向上および経路の探索に多大の時
間を必要としない自動配線設計装置を提供することにあ
る。
[課題を解決するための手段] 本発明によれば、印刷配線板の配線の経路を設計する
自動配線設計装置において、既配線及びビアホールを移
動可能なものとして取り扱った場合になおかつ存在す
る、配線設置の障害領域を表すチャネル障害データ(2
6)及びビアホール設置の障害領域を表す障害群データ
(54)を、予め、検出し、記憶しておく経路障害検出手
段(10)と、この経路障害検出手段に接続され、既配線
の間の領域で、前記チャネル障害データ及び前記障害群
データで表された前記障害の領域を除いた領域内で、仮
経路を探索する仮経路探索手段(37)と、この仮経路探
索手段に接続され、該仮経路上に及び該仮経路周囲に存
在する、移動可能な既配線及びビアホールを移動して、
前記仮経路に新配線を挿入する経路確定手段(38)とを
備えることを特徴とする自動配線設計装置が得られる。
これにより試行錯誤すること無くシャビング手法の経
路探索ができる。
また本発明の自動配線設計装置は、障害を既配線の表
示に重ねて表示する機能を備えている。
したがってこの表示により、人手操作により障害を容
易に除去できる。
[実施例] 次に本発明につき図面を参照して説明する。
(第1の実施例) 第1図は本発明の一実施例の構成を示すブロック図で
ある。この装置の(A)の側は,制御回路1,画像表示部
2,操作卓3,印刷部4,通信部5,記憶回路6,及び磁気記録部
7を有する電子電子計算機であり、(B)の側は、この
電子計算機に組み込まれている機能手段を示す。即ち、
制御回路1は、仮経路探索手段37および経路確定手段38
を有する経路探索手段9と、経路障害検出手段10と、部
品形状入力手段13と、結線点入力手段14とを備え、記憶
回路6は、配線位置記憶手段8と、配線単位記憶手段11
と、障害記憶手段12とを備えている。
第2図は第1図の自動配線設計装置の処理を説明する
図であって,部品形状入力手段13により,部品の形状と
配線とを決めて,部品端子15の配線位置データ16を作
り,配線位置記憶手段8に記憶させる。次に結線点入力
手段14によりピンペアデータ17毎に経路探索手段9と経
路障害検出手段10を働かせ,経路を探索し,配線単位デ
ータ18と配線位置データ16及び交叉線データb9を作る。
これをくりかえし,全部のピンペアデータ17を1つずつ
結線していく。全ピンペアデータ17を結線し終えたら,
全配線の設計を終える。
以下にこれら各手段の構造と動作を詳細に述べる。
配線位置記憶手段 配線位置データ16は,第3図に示す印刷配線板20の導
体模様21を第4図(1)に示すようにビアホール22,部
品端子23,及び,配線導体24を区別して,その位置と形
状を記述したものであり,つぎに説明する配線単位デー
タ18を双方向のポインタで指すデータ構造を持つ。
また,正規の配線位置データ16を配線位置記憶手段8
に記憶させ,後述する片寄せ手段29の結果である仮の配
線位置データ16を仮配線位置記憶手段8−1に記憶させ
る。
配線単位記憶手段 第4(2)図に示す導体模様21の各配線位置データの
集合を,第5図に示すすように,その各部の配線位置デ
ータ16をポインタで指すデータ構造を持つ配線単位デー
タ18で表わし,配線単位記憶手段11に記憶させる。配線
単位データ18は印刷配線板20の層面ごとに作成する。ま
た,配線単位データ18は配線導体24等が1本の鎖状に連
結した集合体で,配線導体24の分岐点やビアホール22,
あるいは,部品端子23を端とする。
第3図に示す印刷配線板20には,各層面毎に優先方向
25を定め,配線導体24の配線の流れは,その方向を優先
させる。
第6図に示すように,或る配線単位データ18と,その
端が優先方向25に垂直な方向で隣り合う他の配線単位デ
ータ18とが,第7図にしめすように,双方向にポインタ
で指し合うデータ構造にする。また,接続する配線単位
データ18どうしも,双方向にポインタで指し合うデータ
構造にする。
障害記憶手段 交叉点データ19(第2図)を記憶する障害記憶手段12
は,第5図に示すように,チャネル障害データ26と端子
網データ27から成る。
上記のチャネル障害データ26は,第16図に示すよう
に,導体模様21のビアホール22あるいは部品端子23と,
その間に存在する配線導体24の各配線単位データ18をポ
インタで指すデータ構造を持つ。また,これに指された
配線単位データ1も逆にそのチャネル障害データ26をポ
インタで指すデータ構造にする。
端子網データ27は、第9図を参照すると,配線導体24
とビアホール22あるいは,部品端子23を指すポインタを
有する。しかし,配線導体24を除くビアホール22あるい
は部品端子23の配線単位データ18のみが端子網データ27
を指すポインタを有する。
経路障害検出手段 経路障害検出手段10は,第8図に示すように,端子網
作成手段28,片寄せ手段29,及び,チャネル障害作成手段
30から成る。第2図から分かるように、この経路障害検
出手段10は,経路探索手段9の後に行なうが,その結果
は,経路探索手段9の前程として用いるので,経路障害
検出手段の前に説明する。
端子網作成手段 端子網作成手段28は,端子網データを示す第9図を参
照すると、ビアホール22あるいは部品端子23を与えられ
て,端子網データ27を作成し,障害記憶手段12(第2
図)に記憶させる手段である。端子網作成手段28は,与
えられたビアホール22等の近隣のビアホール22あるいは
部品端子23の配線位置データ16を読みだし,層面毎に,
両者間を結ぶ線分と交叉する配線導体24の幅と必要最小
間隙の総和を計算する。この値を配線束太さ31と呼ぶ。
端子網作成手段28は,第9図を参照して更に説明すれ
ば,与えられたビアホール22等の近隣のビアホール22等
を中心に持つ,各辺が(式1)で与えられる長方形を求
める。
(一辺)=(近隣のビアホール等の寸法) +(配線束太さ)×2 …(式1) 与えられたビアホール22等の位置の座標の成分が,こ
の長方形の座標の成分の範囲内にあるか否かを判定す
る。結果が「可」の場合,与えられたビアホール22等と
近隣のビアホール22等を結ぶ端子網データ27を作る。横
方向の座標成分が重なるならば,それを縦方向端子網デ
ータ27−1と定義し,縦方向の座標成分が重なるなら
ば,それを横方向端子網データ27−2と定義する。この
場合、縦方向端子網データ27−1であり,かつ,横方向
端子網データ27−2である場合もあり得る。
端子網データ27は,端子網データと胴体模様の関係を
示す第10図を参照すると,あるビアホール22が縦方向あ
るいは横方向に移動すると,それによって,配線導体24
を介して押されるビアホール22あるいは部品端子23を示
すものである。この端子網データ27は,両端のビアホー
ル22や部品端子23とその間の配線導体24の配線単位デー
タ18をポインタで指す。そして先に説明したように,端
子網データ27は障害記憶手段12に記憶される。
片寄せ手段 片寄せ手段29は,第12図に示すように,片寄せ順番計
算手段33と片寄せ探索手段34および片寄せ順番記憶手段
35から成っている。そして第11図に示すように,ビアホ
ール22と片寄せ方向32が指定されて,そのビアホール22
と他のビアホール22を片寄せ方向32に片寄せ移動して,
その配線位置データ16を作成し,仮配線位置記憶手段8
−1に記憶させる。
片寄せ順番計算手段 片寄せ順番計算手段33は,第13図に示すように,与え
られたビアホール22に片寄せ方向32側に接続する端子網
データ27と,このビアホール22に片寄せ方向32の反対側
に接続する端子網データ27と,接続された後者の端子網
データ27のもう一方の端で,片寄せ方向32の反対側に次
々と接続する全端子網データ27を読みだす手段を有す
る。
片寄せ順番計算手段33は,又,これら全部の端子網デ
ータ27のビアホール22を,片寄せ方向42に近いものから
順位付け,第14図に示すように,その順に,ビアホール
22をポインタで指す片寄せ順番データ36を作成し,片寄
せ順番記憶手段35に記憶させる手段(第2図)を有す
る。
片寄せ探索手段 片寄せ探索手段34は,片寄せ順番データ36の順に,そ
れがポインタで指すビアホール22をその接続する端子網
データ27の他端のビアホール22あるいは部品端子23との
間隙が端子網データ27が指す配線導体24の配線束太さ31
になるまで,片寄せ方向32に最大限に移動する。このビ
アホール22の位置を記述する配線位置データ16を作成し
て,仮配線位置記憶手段8−1へ記憶させる。そして第
5図に示すように,移動前のビアホール22の配線位置デ
ータ16がポイbタで指す配線単位データ18にその新しい
配線位置データ16を指すポインタを付す。以上の処理を
片寄せ順番データ36の順に行なう(第14図)。
チャネル障害作成手段 チャネル障害作成手段30は,ビアホール22あるいは部
品端子23を与えられて,チャネル障害データを示す第16
図を参照すると,それに関連するビアホール22等を結ぶ
チャネル障害データ26を作成し,それを障害記憶手段12
に記憶させる。
チャネル障害の判定 v チャネル障害作成手段30の動作を以下に説明する。
チャネル障害作成手段30は,与えられたビアホール22
あるいは部品端子23とその近隣のビアホール22あるいは
部品端子23の配線束太さ31を計算する。次に,この近隣
のビアホール22等を中心に持つ,一辺が(式2)で与え
られる長b形を計算する。
(一辺)=(ビアホール等の寸法) +(配線束太さ)×2 +(挿入する配線導体の幅)×2 +(必要最小間隙)×2 …(式2) 第15図(1)に示すように,与えられたビアホール22
等とこの長方形が重なる場合に,両者の離れる位置の配
線位置データ16を仮配線位置記憶手段8−1から読みだ
して,両者の重なりが解除されるか否かを判定する。第
15図(2)に示すように,両者が最大限に離れてもなお
重なり合うならば,両者を結んでチャネル障害データ26
を作成する。
連続するチャネル障害の検出 チャネル障害作成手段30は,このチャネル障害データ
26の両端から続けて,その近傍のビアホール22あるいは
部品端子23との間でチャネル障害データ26を検出し,作
成する。このようにして第16図に示すように次々とチャ
ネル障害データ26を作成していく。
以上で経路障害検出手段10の各手段の説明を終える。
つぎに経路探索手段9を説明する。
経路探索手段 経路探索手段9は,第17図に示す仮経路探索手段37と
経路確定手段38とから成る。この手順は,第18図に示す
ように,仮経路探索手段37は,ビアホール22や配線導体
24を挿入すれば結線できると想定される多数の経路を,
それらを挿入しないもとのままで,網羅的に探索する。
経路選定手段38は,これらの経路のうち1つを選び,ビ
アホール22や配線導体24を挿入していく。この過程で不
成功に終った経路については経験的知識を障害群記憶手
段53(第20図参照)に貯えて利用する。また,経路確定
手段38がピンペアデータ17を結線できなかったならば,
再び仮経路探索手段37を働かせ,より多くの経路の候補
を探索し,再度,経路確定手段38を働かせる。
以下にこの各手段の内容を詳細に説明する。
仮経路探索手段 仮経路探索手段37は,第3図に示すように,始点39と
終点40とのピンペアデータ17を与えられて,第18図〜19
図に示すように引出し線領域データ41を作成し,仮経路
記憶手段42(第20図)へ記憶させる手段である。
仮経路探索手段37が引出し線領域データ41を作成する
動作を第20図をさ参照して説明する。仮経路探索手段37
は,引出し線領域作成手段43とビアホール探索手段44か
ら成る。引出し線領域作成手段43は第21図に示すよう
に,配線単位データ18の間隙を,配線単位データ18が互
いを指すポインタやチャネル障害データ26を指すポイン
タで区切った単位領域データ46を作る。この単位領域デ
ータ46は,第22図に示すようにその両側に位置する配線
単位データ18を指すポインタを有し,始点39側の既存の
単位領域データ46を指すポインタを有するデータ構造を
持つ。このようにして印刷配線板20の端まで,あるいは
チャネル障害データ26で遮られるまで,単位領域データ
46を接続し,第18図に示すような,引出し線領域データ
41とする。
ビアホール探索手段 ビアホール探索手段44は,第18図に示すような第1の
層面の引出し線領域データ41の各単位領域データ46毎
に,ビアホール22を介して接続する,第19図に示すよう
な第2の層面の単位領域データ46を探索する。
第23図第1の層を示す(1)に描かれている単位領域
データ46のを,障害群記憶手段53の障害群データ54
(第20図)と比較し,既に記憶されていれば,ビアホー
ル22の挿入が不可能と判定する。該当する障害群データ
54が無ければ,単位領域データ46の両端のポインタが
指すビアホール22あるいは部品端子23の間に(2)に示
す第2の層面の単位領域データ46,,を作成す
る。単位領域を表す第24図(1)に示すように,これら
の単位領域データ46,,,を囲む全部端子23及
びビアホール22毎に,各辺が次の(式3)で与えられる
長方形のビアホール障害領域47を設定する。
(一辺)=(ビアホール等の寸法) +(配線束太さ)×2 +(挿入するビアホールの直径) …(式3) ここで,(配線束太さ)31は,部品端子23等と単位領
域データ46の間に存在する配線束の幅と必要最小間隙
を合計した太さである。このビアホール障害領域47に遮
られない部分をビアホール設置可能領域48と呼ぶ。
ビアホール設置可能領域48が存在しないときは,第25
図に示すように,ビアホール22が他のビアホール22等と
最大限に離れる位置を,仮配線位置記憶手段8−1から
配線位置データ16を読みだして選ぶ。図のCは仮配線位
置記憶手段8−1に記憶してある配線位置データの位置
を示す。それでもビアホール設置可能領域48が存在しな
い場合は,ビアホール22の挿入が不可能と判定する。ま
た,ビアホール設置可能領域48が存在しない場合は,そ
の単位領域データ46を障害群データ54として障害群記憶
手段53に記憶する(第20図)。
ビアホール設置可能領域48が存在する場合は,第24図
の単位領域を表す(2)に示すように,第2の層面の
単位領域データ46に関して配線束太さ31を計算し,同
様にビアホール障害領域47を計算する。単位領域データ
46と単位領域データ46のビアホール障害領域47の和
集合を求め,第26図に示すようにビアホール設置可能領
域48が残れば,ビアホール22を介して単位領域データ46
に単位領域データ46を結合することが可能である。
このとき,単位領域データ46に単位領域データ46を
指すポインタを付す。また,ビアホール設置可能領域48
が存在しない場合は,その単位領域データ46の組合せを
障害群記憶手段53に記憶する。同様にして,単位領域デ
ータ46,と単位領域データ46の結合可能性を調
べ,結合が可能であるので,それらに単位領域データ46
を指すポインタを付す。以上でビアホール探索手段44
を終了し,仮経路探索手段37にもどる。
仮経路探索手段37は,引出し線領域作成手段43で第1
の層面に引出し線領域データ41を作成し,それに対して
ビアホール探索手段44が第2の層面に新生の単位領域デ
ータ47を作成する。この新生の単位領域データ47から,
再び,引出し線領域作成手段43で,第19図に示すよう
に,引出し線領域データ41を作る。第2の層面の引出し
線領域データ41から,さらに,ビアホール探索手段44
で,第27図に示すように,第1の層面に新生の単位領域
データ47を作成する。この新生の単位領域データ47か
ら,引出し線領域作成手段43で引出し線領域作成手段43
で引出し線領域データ41を作る。第27図の例では,この
引出し線領域データ41が終点40に達した。このように,
終点40に達するまで順次,引出し線領域データ41を作成
する。探索の結果は,第28図に示すように,仮経路記憶
手段42に,単位領域データ46がポインタで接続する網構
造が作られる。これを配線候補データ49と呼ぶ。
経路確定手段 経路確定手段38は,仮経路探索手段37で得た配線候補
データ49に基づき,ビアホール22と配線導体24とを新設
し,それらを表す配線位置データ16を作る。そして,そ
の配線位置データ16を指す配線単位データ18を作成す
る。経路確定手段38は,第29図に示すように,バックト
レース手段50,ビアホール挿入手段51,配線導体挿入手段
52,及び,配線位置確定手段56を用いる。
バックトレース手段 バックトレース手段50は,第18−20図を参照して、終
点40から始点39まで、ポインタをたどりながら,配線候
補データ49の単位領域データ46を順次選んでいく。ま
た,ビアホール22を介して結合する単位領域データ46の
組合せの集合の部分集合が障害群記憶手段53の障害群デ
ータ54と一致するか否か照合する。一致する場合は,ビ
アホール22を介して結合する別の単位領域データ46の組
合せを選び直す。
経路確定手段38は,バックトレース手段50が済んだ
ら,ビアホール22を介して接続する単位領域データ46の
組合せ毎に,ビアホール探索手段44とビアホール挿入手
段51を交互に用いる。ビアホール探索手段44はビアホー
ル22の挿入可否を判定する。ビアホール22の挿入が可能
な場合は,ビアホール挿入手段51を実行する。
ビアホール挿入手段 ビアホール挿入手段51は,押し寄せ手段55と経路障害
検出手段21を用る。ビアホール挿入手段51はビアホール
設置可能領域48にビアホール22を設置する配線位置デー
タ16を作成し,配線位置記憶手段8へ記憶させ,この配
線位置データ16を指すポインタを有する配線単位データ
18を作成し,配線単位記憶手段11に記憶させる手段を持
つ。
新設のビアホールの周囲の移動 ビアホール挿入手段51は,さらに,以下の手段を動作
させる。すなわち,ビアホール挿入手段51は,第30図に
示すように,新設のビアホール22に対して必要な間隙が
無いビアホール22を,仮配線位置記憶手段8−1の位置
の限界以内で,そのビアホール22に対して(式3)によ
り計算して長方形を得る。(式3)で,そのビアホール
22の直径を(ビアホール等の寸法)とし,新設のビアホ
ール22の直径を(挿入するビアホールの直径)とする。
新設のビアホール14の中心位置が長方形の外に出るまで
ビアホール22と長方形を移動し、その位置に配線位置デ
ータ16を更新する。また,ビアホール挿入手段51は,新
設のビアホール22に端子網作成手段28を用いて,周囲の
ビアホール22と結ぶ端子網データ27を作り,障害記憶手
段12に記憶させる手段を有する。
ビアホールの押し寄せ 次に,ビアホール挿入手段51は,新設のビアホール22
の周囲のビアホール22毎に,以下に説明する押し寄せ手
段55を動作させる。
押し寄せ手段 押し寄せ手段55は,以下の手段を有する。すなわち,
押し寄せ手段55は,第31図に示すように,そのビアホー
ル22に対してその移動方向でそれと結合する端子網デー
タ27を読みだす。その他端のビアホール22との間に(式
3)による必要な間隙が無い場合には,第31図に示すよ
うに,他端のビアホール22をその片寄せ方向32に必要な
間隙を満足させる位置まで移動し,その配線位置データ
16を更新する。さらに,そのビアホール22につながる端
子網データ27の他端のビアホール22を押して移動させ
る。第32図に示すように,これら,移動したビアホール
22に端子網作成手段28を用いて周囲のビアホール22とつ
ながる端子網データ27を追加更新して作成し,障害記憶
手段12に記憶させる。この押し寄せ手段55を終えたら,
ビアホール挿入手段51にもどる。
ビアホールの片寄せ ビアホール挿入手段51は,新設のビアホール22とその
周囲で押し寄せ移動させられた全部のビアホール22に前
後左右の四方に片寄せ手段29を実行させ,仮配線位置記
憶手段8−1を更新する手段を有する。
この結果,第5図に示すように,4方向の片寄せに対応
して4種類の片寄せされた配線位置データ16が仮配線位
置記憶手段8−1に記憶される。以上の押し寄せ手段55
と片寄せ手段29を動作させたら,ビアホール挿入手段51
は動作を終了する。
ビアホールの挿入が不可能な場合 ビアホール探索手段44の結果,ある単位領域データ46
の組合せで,ビアホール22を挿入することが不可能であ
ったならば,経路確定手段38は,最近に設置したビアホ
ール22からバックトレース手段50(第29図)をやり直
す。
ビアホールがあとのビアホールを妨げる場合の処理 経路確定手段32は,あるビアホール22の挿入以降にバ
ックトレース手段50が,始点39と終点40を結ぶ経路を見
いだせなかったならば,配線位置記憶手段8,仮配線記憶
手段8−1,障害記憶手段12,及び,配線単位記憶手段23
を,このビアホール22を挿入する以前の状態にもどす。
そして,バックトレース手段50をやり直して,経路を探
索させる。
チャネル障害データの作成(その1) 経路確定手段38は,バックトレース手段50が選んだ単
位領域データ46の組合せの全ビアホール22を挿入できた
ならば,これらのビアホール22毎に,チャネル障害作成
手段30を実行し,チャネル障害データ26を作成して障害
記憶手段12へ記憶する。
配線導体挿入手段 経路確定手段32は,このようにチャネル障害データ26
を作成した後に,以前に単位領域データ46により結ばれ
たビアホール22間に,再度出し線領域作成手段43を用い
て引出し線領域データ41を作成して,経路を探索する。
この結果,経路が存在する場合に,このビアホール22間
の経路毎に配線導体挿入手段52を動作させる。配線単位
データの作成 配線導体挿入手段52は,第33図に点線で示すような新
設の配線導体24に対して,以下の処理を行なう手段を持
つ。すなわち,第34図に示す単位領域データ46は,第35
図に示すデータ構造を持つ。これをつないで,第36図に
示すようなデータ構造を持つ新設の配線単位データ18を
作り,配線単位記憶手段11へ記憶する手段を有する。
新設の配線単位の周囲の移動 配線導体挿入手段75は,新設の配線単位データ18の周
囲の部品端子23あるいはビアホール22毎に,それと新設
の配線単位データ18との間の配線束太さ31を計算し,第
37図に示すように,そのビアホール22等を中心に持つ1
辺が次の(式4)で与えられる長方形の領域を計算す
る。
(一辺)=(ビアホール等の寸法) +(配線束太さ)×2 +(挿入する配線導体の幅) …(式4) 新設の配線単位データ18の両側の長方形の領域どうし
が重なる場合に,長方形の一方を形成するビアホール22
を,第37図に示すように,その長方形どうしの重なりが
解除されるまで,仮配線位置記憶手段8−1の配線位置
データ16の限界以内で移動させ,その位置の配線位置記
憶手段8の配線位置データ16を更新する。
また,配線導体挿入手段52は,配線位置データ16を更
新したビアホール22毎に,押し寄せ手段55を動作させ
る。さらに,これで押し寄せ移動させられた全部のビア
ホール22に関して;前後左右の四方に片寄せ手段29を実
行させ,仮配線位置記憶手段8−1を更新する。これを
終えたら配線導体挿入手段52から経路確定手段38に戻
る。
チャネル障害データの作成(その2) 経路確定手段32は,この新設の配線単位データ18の両
側のビアホール22に関して,チャネル障害作成手段30を
実行し,チャネル障害データ26を作成し,障害記憶手段
12へ記憶させる。
次に,経路確定手段38は,引出し線領域作成手段43を
用いて,残りの結線されていないビアホール22間の経路
を探索する。
このように,ビアホール22間に引出し線領域作成手段
43と配線導体挿入手段52とチャネル障害作成手段30を繰
り返し,経路確定手段32が配線経路を確定していく。
経路探索の中止 経路確定手段32は,チャネル障害データ26を作成した
結果,残りの経路が遮られた場合は,このピンペアデー
タ17の経路探索手段9を中止する。つまり,このピンペ
アデータ17に関わる処理の記憶を消して,他のピンペア
データ17に対して経路探索手段9を働かせる。
配線位置確定手段 経路確定手段38は,新配線を挿入し終えたならば,挿
入した配線単位データ18と従来位置から移動したビアホ
ール22の配線位置データ16に配線位置確定手段56を動作
させる。
配線位置確定手段56は,従来位置から移動したビアホ
ール22の隣接する配線導体24の従来の配線位置データ16
が,このビアホール22と必要な間隙を持つか否かを判定
する。必要な間隙を持たない場合は,このビアホール22
からその配線導体24の方向に存在する他のビアホール22
あるいは部品端子23を求め,その間に存在する配線導体
24の配線単位データ18を未設置の配線単位データ18とし
て登録する。
挿入した配線単位データ18に対しては,これを両側か
らはさんで隣接する配線導体24等の従来の配線位置デー
タ16の間隙が,この配線単位データ18の配線導体24を挿
入する十分な広さをもつか否かを判定する。十分な間隙
を持たない場合は,この配線単位データ18から周囲の部
品端子23あるいはビアホール22までの間に存在する配線
導体24の配線単位データ18を未設定のものとして登録す
る。
このようにして,未設定として登録された配線単位デ
ータ18毎に,第38図に示すように,その周囲のビアホー
ル22や部品端子23あるいは,設置済みの配線導体24の配
線位置データ16からこの配線単位データ18までの間の配
線束太さ31を計算し,そのビアホール22等の中心から
(式4)で与えられる長方形の領域を計算する。第38図
に示すように,この領域以外の位置にこの配線単位デー
タ18の配線導体24を布線していき,その配線位置データ
16を作り,配線位置記憶手段8へ記憶させる。そして,
第5図に示すように,その配線位置データ16を指すポイ
ンタを配線単位データ18に付す。
第39図に示すように全部の未設定の配線単位データ18
を布線し終えたら,配線位置確定手段56を終了し,同時
に,経路探索手段9を終える。この後に,再び,結線点
入力手段14によりピンペアデータ17を読みだし,そのピ
ンペアデータ17に対して,再び経路探索手段9と経路障
害検出手段10を働かせ,このようにしてピンペアデータ
17を一つずつ結線していく。
(第2の実施例) 第2の実施例は,チャネル障害データ26とビアホール
設置可能領域48が存在しない単位領域データ46の位置
を,すなわち障害を配線位置データ16の表示に重ねて表
示する機能を持つ自動配線設計装置である。この表示が
あるので,操作者が容易に障害を把握し,除去できる。
(第3の実施例) 第3の実施例は,第1の実施例においてつねに作成し
ている仮配線位置記憶手段8−1を必要に応じて更新
し,端子網データ27も作成しない。すなわち,仮配線位
置記憶手段8−1の配線位置データ16を必要とするとき
にのみ,片寄せ手段29を実行して,それを得る。
片寄せ手段 そのために,片寄せ手段29は,障害線検出手段57と片
寄せ順番計算手段33と片寄せ探索手段34と片寄せ順番記
憶手段35で構成する。
障害線検出手段 障害線検出手段57は,片寄せ手段29に与えられたビア
ホール22に対し,片寄せ方向32側の近隣のビアホール22
あるいは部品端子23の配線位置データ16を読みだし,両
者の存在する層面毎に以下の処理を行なう。
与えられたビアホール22と近隣のビアホール22等の間
を結ぶ線分と交叉する配線導体24の幅と必要最小間隙の
総和(配線束太さ31)を計算する。次に,近隣のビアホ
ール22等を中心に(式1)で与えられる長方形を計算す
る。次に,以下の2つの条件を判定して,障害線データ
58を作成する。
(1)与えられたビアホール22等を片寄せ方向32に垂直
な座標軸へ投影した影の範囲が,この長方形を同座標軸
へ投影した影の範囲と重なること。
(2)片寄せ方向32に平行な座標軸へ投影した両者の座
標軸上での距離が,挿入する対象(ビアホール22あるい
は配線導体24の幅と,必要最小間隙の和)よりも小さい
こと。
この場合に,与えられたビアホール22と近隣のビアホ
ール22等を結ぶ線を,両端とその間の配線導体24等の配
線単位データ18をポインタで指す障害線データ58で記述
する。さらに、その障害データ58の他端のビアホール22
から続けて,障害線データ58を作成する。このようにし
て,第10図の端子網データ27と同様に,障害線58を次々
と作成していく。この障害線データ58の連鎖は,部品端
子23や印刷配線板20の端で止める。
片寄せ順番計算手段 片よせ順番計算手段33は,障害線データ58を端子網デ
ータ27のかわりにして,第1の実施例と同様に働かせ
る。
片寄せ探索手段 片寄せ探索手段34は,端子網データ27のかわりに障害
線データ58を用いて,第1の実施例と同様に働かせて,
仮配線位置記憶手段8−1を更新する。
チャネル障害作成手段 チャネル障害作成手段30は,ビアホール22に移動する
べき方向と挿入する対象の配線導体24の幅と必要最小間
隙を指定して,本実施例の片寄せ手段29を働かせてビア
ホール22の移動できる位置の配線位置データ16を得る。
また,チャネル障害データ26が得られたら,その際に得
た障害線データ58毎に,得られた仮配線位置記憶手段8
−1を配線位置データ16を用いて,連続するチャネル障
害データ26を作成する。
ビアホール探索手段 ビアホール探索手段44は,ビアホール22に移動するべ
き方向と挿入する対象のビアホール22の直径と必要最小
間隙を指定して,本実施例の片寄せ手段29を働かせて,
ビアホール22の移動できる配線位置データ16を得る。
ビアホール挿入手段 ビアホール挿入手段51は,ビアホール探索手段44と同
様にして,、ビアホール22の移動できる配線位置データ
16を得る。また,そのビアホール22に対する押し寄せ手
段55は,端子網データ25のかわりに,本実施例の片寄せ
手段29が作成した障害線データ58を用いる。
配線導体挿入手段 配線導体挿入手段52は,配線単位データ18を新設した
後に,周囲のビアホール22を移動する際に,本実施例の
片寄せ手段29を働かせてビアホール22の移動できる配線
位置データ16を得る。また,その結果作成した障害線デ
ータ58を端子網データ25のかわりに用いて,そのビアホ
ール22に対する押し寄せ手段55を働かせる。
(第4の実施例) 第4の実施例は,第1および第3の実施例において,
仮経路探索手段37により経路を探索した後に,経路確定
手段38でビアホール22や配線導体24を挿入していたの
を,仮経路探索手段37の過程で,ビアホール22や配線導
体24を挿入していくように変える。また,新たに経路別
障害記憶手段59を用いる。
仮経路探索手段 本実施例の仮経路探索手段37は,引出し線領域作成手
段43により,第18図に示すように,始点39より第1の層
面に第1段階の引出し線領域データ41を得て,その後に
ビアホール探索手段44が第2の層面に新設の単位領域デ
ータ47を作成する。この新設の単位領域データ47から,
再び,引出し線領域作成手段43で,第19図に示すよう
に,第2段階の引出し線領域データ41を作成する。
このようにして,第1段階の引出し線領域データ41か
ら,可能な全ての第2段階の引出し線領域データ41を作
成する。次に,第2段階の引出し線領域データ47を1つ
選んで,それと第1段階の引出し線領域データ41を仲介
する新設のビアホール22を,ビアホール挿入手段51を用
いて設置する。そのビアホール22に対して,第40図に示
すように,チャネル障害作成手段30を用いてチャネル障
害データ26を作成し,そのビアホール22の配線位置デー
タ16と組合せて,経路別障害記憶手段59へ記憶する。そ
して,その第2段階の引出し線領域データ47から,第41
図に示すように,ビアホール探索手段44により第1の層
面(あるいは第3の層面)に新設の単位領域データ47を
作成する。そこから,引出し線領域作成手段43で,第3
段階の引出し線領域データ41を作成する。第41図の例で
は,この引出し線領域データ41が終点に達した。
他方,この探索の過程で,ビアホール探索手段44が,
第2段階の引出し線領域データ41のある単位領域データ
46にビアホール22の挿入を不可能と判定したら,既に新
設のビアホール22を挿入して結合している2つの単位領
域データ46の組合せとビアホール22の挿入が不可能な単
位領域データ46を集合させて,障害群データ54として障
害群記憶手段53に記憶する。
第3段階の引出し線領域データ41が終点40に達しない
ときは,第1段階の引出し線領域データ41と第2段階の
引出し線領域データ41を仲介する新設のビアホール22を
除去し,第2段階の他の引出し線領域データ41を選ん
で,再び,それと第1段階の引出し線領域を仲介する他
のビアホール22を仮に設置する。そして,同様にして,
第3段階の引出し線領域データ41を作成する。
全ての第2段階の引出し線領域データ41から可能なす
べての第3段階の引出し線領域データ41を作成したら,
第3段階の引出し線領域データ41を一つ選んで,それと
第2,第1段階の引出し線領域データ47を仲介する2つの
ビアホール22をビアホール挿入手段51を用いて設置す
る。そして,同様に,第4段階の引出し線領域データを
作成する。
このようにして,終点40に達するまで,順次,各段階
の引出し線領域データ41を作成する。この探索の結果,
配線候補データ49を得る。
経路確定手段 経路確定手段38は,仮経路探索手段37において設置し
たビアホール22間を結ぶ経路を引出し線領域作成手段43
で再探索して配線候補データ49を得てから,バックトレ
ース手段50で経路を選び,配線導体挿入手段52で新設の
配線単位データ18を作成する。そして,その周囲にチャ
ネル障害作成手段30を用いてチャネル障害データ26を作
成する。このようにして,始点39と終点40が結合した
ら,配線位置確定手段56で配線導体24の配線位置データ
16を作成する。
(第5の実施例) 第5の実施例は,第1,2,3および4の実施例のビアホ
ール22の障害群データ26により表現される障害を構成す
る既配線を除去し再配線する配線最適化手段60を備え
る。
配線最適化手段 配線最適化手段60は,ビアホール22の障害群データ54
を読み出し,その含む単位領域データ46の周囲のビアホ
ール22をそれにつながる配線単位データ18とともに除去
する。そして,それらにより構成されるチャネル障害デ
ータ26と障害群データ54を除去する。次に,その除去し
た配線単位データ18のかわりの配線を,経路探索手段9
と経路障害検出手段10を用いて再配線し,チャネル障害
データ26と障害群データ54を新設し,この障害がビアホ
ール22等の除去前の障害より少い場合に,この新しい配
線位置を確定する。
[発明の効果] 以上説明したように本発明は、経路障害検出手段(1
0)により、既配線及びビアホールを移動可能なものと
して取り扱った場合になおかつ存在する、配線設置の障
害を表すチャネル障害データ(26)及びビアホール設置
の障害を表す障害群データ(54)を、予め、検出し、記
憶しておき、仮経路探索手段(37)より、前記チャネル
障害データ及び前記障害群データで表された前記障害と
既配線との間に仮経路を探索し、経路確定手段(38)に
より、該仮経路上に及び該仮経路周囲に存在する、移動
可能な既配線及びビアホールを移動して、前記仮経路に
新配線を挿入するようにしたので、試行錯誤をしないで
短時間でシャビング手法の経路を探索できる効果を有す
る。
また,本発明は,チャネル障害データ26とビアホール
22の障害群データ54により,障害を把握するので,この
障害を除去するためにリップアップ手法を使えるので,
試行錯誤をしないで,短時間で配線位置の最適化が行な
える効果を有する。
以上の様に,本発明は,第42図に示すように従来のリ
ップアップ手法と比較して短い計算処理時間で高配線を
実現する効果を有する。
【図面の簡単な説明】
第1図は本発明の一実施例の構成を示すブロック図,第
2図は本発明の各処理手段の関係を示すブロック図,第
3図は印刷配線板の構造を示す斜視図,第4図は印刷配
線板の導体模様の要素を示す図,第5図は本発明の各デ
ータの関係を示すブロック図,第6図は配線単位データ
の位置を示す図,第7図は配線単位データのデータ構造
を示すブロック図,第8図は経路障害検出手段の構造を
示すブロック図,第9図は端子網データを示す模式図,
第10図は,その端子網データと導体模様とを示す図,第
11図は片寄せ手段の動作を示す図,第12図は片寄せ手段
の構造を示すブロック図,第13図,第14図は片寄せ順番
計算手段の動作を示す図,第15図はチャネル障害作成手
段の動作を示す図,第16図はチャネル障害データを示す
図,第17図は経路探索手段の構造を示すブロック図,第
18,19,21,23,27図は単位領域データの位置を示す図,第
20図は仮経路探索手段の構造を示すブロック図,第22図
は単位領域データのデータ構造を示すブロック図,第2
4,26図はビアホール探索手段の動作を示す図,第25図は
仮配線位置記憶手段の仮の配線位置データの位置を示す
図,第28図は配線候補データのデータ構造を示すブロッ
ク図,第29図は経路確定手段の構造を示すブロック図,
第30,31,32図はビアホール挿入手段の動作を示す図,第
33図は新設の配線導体の位置を示す図,第34図は単位領
域データの位置を示す図,第35図は単位領域データのデ
ータ構造を示すブロック図,第36図は新設の配線単位デ
ータのデータ構造を示すブロック図,第37図は,配線導
体挿入手段の動作を示す図,第38は配線位置確定手段の
動作を示す図,第39図は新設の配線導体の位置を示す
図,第40図は本発明の第4の実施例において仮に設置し
たビアホールとチャネル障害データを示す図,第41図は
同実施例における単位領域データ47の位置を示す図,第
42図は本発明の配線時間と配線率の関係を示すグラフを
示す図である。 記号の説明:1……制御回路,2……画像表示部,3……操作
卓,4……印刷部,5……通信部,6……記憶回路,7……磁気
記録部,8……配線位置記憶手段,8−1……仮配線位置記
憶手段,9……経路探索手段,10……経路障害検出手段,11
……配線単位記憶手段,12……障害記憶手段,13……部品
形状入力手段,14……結線点入力手段,16……配線位置デ
ータ,17……ピンペアデータ,18……配線単位データ,19
……交叉線データ,20……印刷配線板,22……ビアホー
ル,23……部品端子,24……配線導体,25……優先方向,26
……チャネル障害データ,27……端子網データ,27−1…
…縦方向端子網データ、27−2……横方向端子網デー
タ,28……端子網作成手段,,29……片寄せ手段,30……チ
ャネル障害作成手段,32……片寄せ方向,33……片寄せ順
番計算手段,34……片寄せ探索手段,35……片寄せ順番記
憶手段,36……片寄せ順番データ,37……仮経路探索手
段,38……経路確定手段,39……始点,40……終点,41……
引出し線領域データ,42……仮経路記憶手段,43……引出
し線領域作成手段,44……ビアホール探索手段,46……単
位領域データ,47……ビアホール障害領域,48……ビアホ
ール設置可能領域,49……配線候補データ,50……バック
トレース手段,51……ビアホール挿入手段,52……配線導
体挿入手段,54……障害群データ,55……押し寄せ手段,5
6……配線位置確定手段。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】印刷配線板の配線の経路を設計する自動配
    線設計装置において、 既配線及びビアホールを移動可能なものとして取り扱っ
    た場合になおかつ存在する、配線設置の障害を表すチャ
    ネル障害データ(26)及びビアホール設置の障害を表す
    障害群データ(54)を、予め、検出し、記憶しておく経
    路障害検出手段(10)と、 この経路障害検出手段に接続され、既配線の間の領域
    で、前記チャネル障害データ及び前記障害群データで表
    された前記障害の領域を除いた領域内で、仮経路を探索
    する仮経路探索手段(37)と、 この仮経路探索手段に接続され、該仮経路上に及び該仮
    経路周囲に存在する、移動可能な既配線及びビアホール
    を移動して、前記仮経路に新配線を挿入する経路確定手
    段(38)とを備えることを特徴とする自動配線設計装
    置。
  2. 【請求項2】前記特許請求の範囲第1項の自動配線設計
    装置が、前記チャネル障害データ及び前記障害群データ
    で表された前記障害を既配線の表示に重ねて表示する機
    能を持つことを特徴とする自動配線設計装置。
JP1306500A 1989-11-28 1989-11-28 自動配線設計装置 Expired - Lifetime JP2522420B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1306500A JP2522420B2 (ja) 1989-11-28 1989-11-28 自動配線設計装置
US08/083,199 US5315535A (en) 1989-11-28 1993-06-25 Automatic router capable of searching for a new wiring with reference to connection failures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1306500A JP2522420B2 (ja) 1989-11-28 1989-11-28 自動配線設計装置

Publications (2)

Publication Number Publication Date
JPH03167669A JPH03167669A (ja) 1991-07-19
JP2522420B2 true JP2522420B2 (ja) 1996-08-07

Family

ID=17957775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1306500A Expired - Lifetime JP2522420B2 (ja) 1989-11-28 1989-11-28 自動配線設計装置

Country Status (2)

Country Link
US (1) US5315535A (ja)
JP (1) JP2522420B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5430734A (en) * 1993-02-12 1995-07-04 Metalithic Systems, Inc. Fault-tolerant waferscale integrated circuit device and method
JPH07152802A (ja) * 1993-12-01 1995-06-16 Nec Corp 配線設計方法
JP3150527B2 (ja) * 1994-04-04 2001-03-26 富士通株式会社 プリント配線板の改造支援装置
US5777887A (en) * 1995-05-12 1998-07-07 Crosspoint Solutions, Inc. FPGA redundancy
US6330707B1 (en) * 1997-09-29 2001-12-11 Matsushita Electric Industrial Co., Ltd. Automatic routing method
JP3933286B2 (ja) * 1998-01-29 2007-06-20 富士通株式会社 プリント配線板改造設計編集方法及びシステム
JP3382889B2 (ja) * 1999-06-11 2003-03-04 山形日本電気株式会社 信号観測用電極配置方法及び装置
US6528735B1 (en) 2001-09-07 2003-03-04 International Business Machines Corporation Substrate design of a chip using a generic substrate design
US6922822B2 (en) * 2002-07-19 2005-07-26 Hewlett-Packard Development Company, L.P. Verifying proximity of ground vias to signal vias in an integrated circuit
GB2393533A (en) * 2002-09-27 2004-03-31 Zuken Ltd Routing of interconnected regions e.g. of electrical circuits
JP2004287681A (ja) * 2003-03-20 2004-10-14 Hitachi Ltd 配線設計支援システム、および、配線設計支援方法
US8510703B1 (en) * 2005-04-01 2013-08-13 Cadence Design Systems, Inc. Method and mechanism for implementing PCB routing

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59189471A (ja) * 1983-04-13 1984-10-27 Nec Corp 配線経路探索システム
JPS61199166A (ja) * 1985-03-01 1986-09-03 Nec Corp 配線経路探索装置
JPH0679319B2 (ja) * 1985-04-10 1994-10-05 株式会社日立製作所 配置更新方法
JPS63137A (ja) * 1986-02-17 1988-01-05 Mitsubishi Electric Corp 配線領域決定処理装置
JPS6386597A (ja) * 1986-09-30 1988-04-16 三菱電機株式会社 プリント配線板におけるパタ−ンの自動配線処理方法
JPS63225869A (ja) * 1986-10-09 1988-09-20 Nec Corp 配線経路探索方式
US4768154A (en) * 1987-05-08 1988-08-30 Telesis Systems Corporation Computer aided printed circuit board wiring

Also Published As

Publication number Publication date
JPH03167669A (ja) 1991-07-19
US5315535A (en) 1994-05-24

Similar Documents

Publication Publication Date Title
JP2522420B2 (ja) 自動配線設計装置
US7886249B2 (en) Printed circuit board design support apparatus, method, and recording medium storing program therefor
JPH0786883B2 (ja) 網図または諭理回路図自動生成方法およびそのシステム
CN113591430A (zh) 检测版图布线线网违例的方法
JP4575258B2 (ja) 配線作業支援システム
CN111353270A (zh) 自动检查走线的处理方法、装置、电子设备与存储介质
JP4311244B2 (ja) 配線経路決定方法及びシステム
JP2002062112A (ja) 位置決め装置及び位置決め方法
US5139963A (en) Method and a system for assisting mending of a semiconductor integrated circuit, and a wiring structure and a wiring method suited for mending a semiconductor integrated circuit
JP4188711B2 (ja) 配線略図データ入力方式
JP2713969B2 (ja) 自動配線パターン設定方式
JPH01132134A (ja) 電子回路の配置配線方式
JP2831738B2 (ja) 配線経路探索装置
EP0213670A2 (en) Computer aided design system
JPH03250266A (ja) クロストークを考慮した自動配線方法
JP3158803B2 (ja) 連結曲線作成用cadシステム
JPH08123831A (ja) 回路図データ編集方法
JPH05165907A (ja) 結線修正方法
JPH0822481A (ja) 配線径路修正支援装置
JP2674054B2 (ja) イベントドリブン配線処理方式
JPH0754532B2 (ja) 多層同時配線方法
JP2839005B2 (ja) 回路図作成方式
JPH05315452A (ja) 集積回路装置の回路パターンレイアウト設計システム
JPH08202753A (ja) 回路図の配線自動修正方法
JPH10214273A (ja) 寄り寸法表示装置