JPS63137A - 配線領域決定処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

〔産業上の利用分野°〕 この発明は、ゲートアレイの自動配線処理において、配
線に用いる領域の縦幅を決める配線領域決定処理装置に
関するものである。 〔従来の技術〕 以下、従来の配線処理装置について第５図〜第９図によ
り説明する。 第７図は、大規模集積回路（ＬＳＩ）チップのチャネル
構造の例である。 図において、（ロ）はある論理機能を持つ７’（論理設
計、レイアクト設計上の最小単位であるセルで、これが
横一列に並べられている。（至）は人出カバツファセル
であ抄、それ以外の（至）は配線領域（以下チャネルと
称する）である。 各チャネル■の横幅は縦長のチャネルを除き同一である
が、縦幅は異なっていてもよい。各チャネルの横幅や縦
幅は計算機による自動配置配線を行なう前に個々のチャ
′ネルの配線混雑度を考慮せずに予め人手で決めておく
。 セル６υや人出力バッファセル四の各セル間の自動配ａ
ｈ通常次のように行なう。即ち、それぞれの配線がどの
チャネル峙を通るかの概略の配線経路を決める。その後
、個々のチャネル曽をある順序に従ってすべて配線する
。個々のチャネル（至）内の詳細な配線経路全チャネル
（至）毎に決めていくと全体として配線が完了したこと

【なる。 第７図の１つのチャネル（至）に対する配線の例を第８
図に示す。縦長のチャネルはこれを９０度一回転せて考
えるとよい。チャネルの上辺及び下辺上には位置固定の
セルの端子（Ｈａ）が並んでおり、その左辺及び右辺は
通常、他のチャネルと境を接しているため、この左辺及
び右辺上にはその位置が固定されない端子（８３’ｂ）
がある。 等電位に結線すべき端子（８１）ａ）、（Ｈｂ）の集合
を信号ネットと呼ぶ。チャネルは層間絶縁膜を介して形
成される２層配線万式であり、第１層に横方向配線（８
３ｃ）を置き、第２層に縦方向配線を置き、同一信号ネ
ットの異なる層上の配線は前記層間絶縁膜に設けられた
ピアホール（＄３（１）によって結合される。（８８ｅ
）はトラックと呼ばれる横方向配線格子線で、横方向配
線（ａａＣ）はトラック（ａａＣ）上に置かれ、縦方向
配線は縦方向配線格子線上に置かれる。 第９図は配線処理の入出力構成の説明図であり、＋Ｉｌ
ｌはセルの並び方のデータ（第６図参照）を記憶する記
憶装置、Ｉは各チャネルの縦幅のデータ（トラック数）
（第易図参照）ｔ−記憶する記憶装置、ｑ輪灯配線処理
を行なう計算機、　Ｑｌは配線された結果を記憶する記
憶装置である。従来の配線処理では、チャネルのトラッ
ク数は予め人手で決めたものを用いており、個々の品種
毎に各チャネルの配線混雑度に応じて随意にチャネルの
トラック数を決めるこ七はできない。 〔発明が解決しようとする問題点〕 上記のような自動配線処理では予め決められた配線領域
を用いて計算機に配線を行なわせているので、回路規模
が大きくなると配線の混雑による配線不能が生じやすく
、また配線の少ない部分の配線領域を狭めることができ
ないため素子の集積度が上がらないという問題があった
。 この発明は以上のような問題点を解消するためになされ
たもので、配線領域の縦幅を効果的に決め配線不能を減
らし素子の集積度を上げることのできる配線領域決定処
理装置を提供すること全目的としている。 〔問題点を解決するための手段〕 この発明に係る配線領域決定処理装置は、チップ上のト
ランジスタ列の配列データを記憶する記憶手段と、各信
号ネット毎にその信号ネットがどの配線領域（チャネル
）を通るかを予測する概略配線経路算出手段と、前記概
略配線経路に基づき各チャネル毎の概略配線本数を算出
する概略配線本数演算手段と、前記概略配線本数を用い
各チャネルにトランジスタ列を何列割り当てるかを決め
チャネルの縦幅のデータを作成する配線領域割当手段と
を設けたものである。 〔作用〕 この発明においては、実際に配線を行なう前に各チャネ
ル毎の概略配線本数を予測し、配線が多く通るチャネル
は大きく取り（トラック数？多くして）あまり多く通ら
ないチャネルは小さく取って（トラック数を少なくして
）チャネルの大きさを効果的に決めるものである。 〔実施例〕 以下、本発明の実施例を図について説明する。 第１図は本発明の一実施例（ＣＭＯ１３）ランジスタ敷
き詰め式ゲートアレイ）による自動配線処理における配
線領域決定処理装置？示す。 図において、（１））は予め作成されたセルの並び方の
データ（第５図参照）を記憶する第１の記憶装置（第１
の記憶手段）、（＋２）ｔ’！チップ上のトランジスタ
列の配列データ（第４図参照）を記憶する第８の記憶装
置（第８の記憶手段）、Ｈに配線領域の決定処理を行な
う計算機、（＋４は各チャネルの縦幅のデータ（トラッ
ク数）（第６図参照）を記憶する第３の記憶装置（第８
の記憶手段）、０６Ｊは配線処理全行なう計算機、０・
け配線された結果を記憶する第４の記憶装置である。 上記計算機−にお−て、（１３ａ）は各信号ネット毎に
その信号ネットがどのチャネルを通るかを予測する概略
配線経路算出手段、（ｘｓｂ）は算出された概略配線経
路に基づき各チャネル毎の概略配線経路を予測する概略
配線本数演算手段、（１３ｃ）は前記概略配線本数音用
−各テヤネルにトランジスタの列を何列割り当てるかを
決めチャネルの縦幅のデータＣトラック数）を作成する
配線領域割当手段である。このような配線領域決定処理
（ｌ濁では、第１の記憶装置（川内の配置データと第２
の記憶装置０２）内のトランジスタ配列データを計算機
Ｏ埠に入力し、計算機０３）からチャネルの縦幅のデー
タを出力させる。配線処理は、計算機ｔＩ６１に計算機
０１による配線領域割当手段３の記憶装置Ｑ４に記憶さ
れたテ２ヤネルの縦幅のデータ及び記憶装置（Ｉｌｌ内
のセルの並び方のデータを入力し、計算機ａ〜から配線
結果のデータを出力させる。 第２図はチャネル縦幅決定前のＬ日エチップ全模式的に
表わしたもので、圓、囚はそれぞれ横に一列に並んだｐ
型トランジスタ列、ｎ型トランジスタ列であり、曽は入
出力バッ７アセルである。 第２図のトランジスタの配列データは第４図のように表
わされる。第４図においてトランジスタの列はＩ、Ｓエ
テップの下から順［１，２゜３　、−−−一と番号づけ
る。 配線領域決定処理によってチャネルの縦幅（）？７り数
】が決まり、チャネルの縦幅のデータが第３の記憶装置
Ｈに出力される。チャネル縦幅決定後の１，１９エチツ
プの１例を第８図に示す。セル０１）はｐ型及びｎ型ト
ランジスタのペアで構成するが、ｐ−ｎの順にトランジ
スタ金剛いてもｎ−ｐの順に用−ても構わないため、チ
ャネルの縦幅はトランジスタ列の縦幅単位で変えること
ができる。 次に自動配線処理における配線領域決定処理動作につい
てより詳細に説明する。 まず、入力されたセルの並び方のデータに基づき各信号
ネット毎に、他の信号ネットが存在しないものと仮定し
てその信号ネットがどのチャネルを通るかを予測する。 次に、各チャネル毎に予測される配線本数を算出でる。 そして、配線本数の多いチャネルには多くのトランジス
タ列を割り当て配線本数の少ないチャネルにはトランジ
スタ列を少ししか（あるいは全く）割り当てないように
する。チャネルがトランジスタ列を全く含まない場合で
も、トランジスタ列間の隙間を配線に利用できるので、
そのチャネルは数本のトラックを何してｈる。このよう
にして各チャネルの縦幅（トラック数）を決定する。 なお、前記の実施例では、０ＭＯ８）ランジスタ敷き詰
め式ゲートアレイの場合の配線領域決定処理の方法を示
したが、この配線領域決定処理装置はＦｉＣＩ、トラン
ジスタ敷き詰め式ゲートアレイ等も扱うこともできる。 〔発明の効果〕 この発明は以上説明した通り、各信号ネット毎にどの配
線領域（チャネル）を通るかを予測し、各チャネルの概
略配線本数を予測して、各チャネルの縦幅全最適に決め
るようにしたので、配線不能を生じに＜＜シ、素子の集
積度を向上できる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例による自動配線処理における
配線領域決定処理装置の概略構成図、第２図及び第３図
は前記装置か扱う大規模集積回路のチップ構造の例を示
す図、第４図は前記装置におけるトランジスタ列データ
の一例を示す図、第５図は前記装置及び従来の自動配線
処理装置が扱うチャネル縦幅（トラック数）データを示
す図、第６図は前記装置及び従来の自動配線処理装置が
扱うセルの並び方のデータを示す図、第７図は従来の自
動配置処理装置が扱うＬＳＩチップ構造の例を示す図、
第８図はチャネル配線の一例を示す図、第９図は従来の
自動配線処理装置の概略構成図である。 図にお−て、（１））は第１の記憶装置、（Ｉ２）は閘
２の記憶装置、０１は配線領域決定処理を行なう計算機
、（ｌｓａ）　Ｆｉ概略配線経路算出手段、（Ｉｎ）は
概略配線本数演算手段、（１３ａ）は配線領域割当手段
である。 なお図中同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）トランジスタをチップの左端から右端まで横に一
   列に敷き詰めた列がチップの上端から下端までチップ全
   面に予め構成してあり、セルとして使えるトランジスタ
   が任意に選べ、セルとして使わないトランジスタの部分
   を配線領域として使用することのできる集積回路のチッ
   プ上の自動配線処理において、その前処理として、１つ
   あるいは複数のトランジスタ列より構成されセルが横に
   一列に並べられるセル列とそのセル列の上あるいは下の
   セル列との間の配線領域（チャネル）の縦幅を決定する
   配線領域決定処理装置であつて、 予め作成されたセルの並び方のデータを記 憶する第１の記憶手段と、 チップ上のトランジスタ列の配列データを 記憶する第２の記憶手段と、 等電位に結線すべきセルの端子の集合であ る信号ネット毎にその信号ネットがどのチャネルを通る
   かの概略配線経路を予測する概略配線経路算出手段と、 前記概略配線経路に基づき各チャネル毎の 概略配線本数を算出する概略配線本数演算手段と、 前記概略配線本数を用い各チャネルにトラ ンジスタ列を何列割り当てるかを決めチャネルの縦幅の
   データを作成する配線領域割当手段とを備えたことを特
   徴とする配線領域決定処理装置。