JPH06196563A - Vlsiの配線設計に対するコンピュータ実施可能な過密領域配線方法 - Google Patents

Vlsiの配線設計に対するコンピュータ実施可能な過密領域配線方法

Info

Publication number
JPH06196563A
JPH06196563A JP5229689A JP22968993A JPH06196563A JP H06196563 A JPH06196563 A JP H06196563A JP 5229689 A JP5229689 A JP 5229689A JP 22968993 A JP22968993 A JP 22968993A JP H06196563 A JPH06196563 A JP H06196563A
Authority
JP
Japan
Prior art keywords
wiring
design
sub
area
overcrowded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5229689A
Other languages
English (en)
Inventor
Richard Laverne Malm
リチャード・ラバーン・マーム
Charles L Meiley
チャールス・エル・メイレイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH06196563A publication Critical patent/JPH06196563A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing

Abstract

(57)【要約】 【目的】 VLSIの広域配線処理に失敗した局部的領
域に対する配線処理をコンピュータにより迅速且つ確実
に完成すること。 【構成】 VLSIの広域配線設計において過密領域を
検出し110、過密領域に対する境界領域を判別し11
0、配線と境界領域との交差点から周辺接続点を固定し
120、境界領域及び周辺接続点から副設計を抽出し1
30、配線パラメータを副設計に関連付け140、配線
パラメータに配線の重みを設定し150、配線の重みに
従い副設計を配線し160、それが成功するまで配線の
重みを変更して配線を反復し165、配線に成功した副
設計を広域配線設計に戻す170ことを特徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はVLSI設計のコンピュ
ータによる配線方法に関し、特にVLSIに対する広域
配線の試に失敗した後に続く局部的過密区域に試みる配
線方法に関する。
【0002】
【従来の技術】配線又は“経路指定”は回路基板の指定
位置に配置された処理要素の端子に存在するかもしれな
い2つ以上の回路点の間に経路を探し出すことに関係す
る。VLSIの設計のような複雑な回路の配線は、途方
もない複雑さが内在するため、自動配線プログラムが使
用される。かかる設計は複数の層上に配置された何千も
の信号経路とか、層間に設けられた層間経路又は経由を
含むことができる。
【0003】図1は、解決されるべき非常に簡単な配線
問題をグラフ的に例示した図である。この格子システム
又は配列は多くて1本の配線を各格子点に配置すること
ができることを示す。この格子は、配線の中心間距離が
技術の基本原則による制限に合致するよう位取りされ
る。
【0004】図2は、格子点に斜線を引いて、それが配
線を有する格子(阻害と呼ばれる)であることを示すよ
う描き直したレイアウトの図である。今、A点からB点
に対する経路の探索を希望するものと仮定する。すなわ
ち、この問題は迷路を通る経路の探索に相当する。
【0005】従来の経路指定手順は、2点間の迷路のう
ち、最少コストの経路(存在する場合)の探索を試みる
ようにしていた。コストは、完全に全体的であり、例え
ば、長さ、密度、凹凸(又は揺れ)の数、及び他のパラ
メータのような要因に依存して変化するかもしれない。
【0006】ある場合、最短経路長の判別は最も重要な
関心事かもしれない。図2において、格子点Aから開始
し、その後に続き阻害のない格子点に対して累積コスト
値が割当てられる。この処理は、格子点Bに達し、その
格子点までの最低累積コスト値が識別されたときに終了
する。
【0007】経路検出のため、図3に示すように、A点
からB点まで格子点を再トレースする。経路検索におい
て、最短経路長が必ずしも回路の2点間の最適経路とは
限らない。すなわち、好ましい配線の方向、経路及び
(又は)経由の数等のようなその他各種設計パラメータ
が最適経路の判別に影響を及ぼすかもしれない。これら
設計パラメータに対応するコスト又は重み値をそこに戦
略的に割当てることによって、好ましい方向の経路を迅
速に得ることができる。
【0008】かかるコストは下記リストのものを含む。 1.個々の格子点を使用するコスト。このコストは密度
の関数であってよい。 2.層上を好ましい方向に1つの格子点を移動するコス
ト。 3.層上を好ましくない方向に1つの格子点を移動する
コスト。 4.経由する、すなわち、1つの層から他の層に移動す
るコスト。
【0009】図4は、隣接する3つの格子点b,c,d
を示す。これら格子点b,c,dに対する格子点のコス
トCIb ,CIc 及びCId は、それぞれ、3,2及び
1であると仮定する。層1の好ましい方向に1格子点を
移動するコストはCP1 =1,層1の好ましくない方向
に1格子点を移動するコストはCN1 =5、及び経由の
コストをCv =12であると仮定する。
【0010】格子点aにおける累積コストが20の場
合、格子点b,c,dに対する累積コストは下記のよう
になる。 CCb =CCa +CP1 +CIb =20+1+3=24 CCc =CCa +CN1 +CIc =20+5+2=27 CCd =CCa +CV +CId =20+12+1=33
【0011】格子点aから格子点bに移動するコストが
他の方向へのものより最低コストとなる。自動手順を使
用して、最低コストの最終経路が判別されるまで、最低
コストの分析に基づく複数の配線方向を検査することが
できる。しかし、かかる処理手順は、接続されるべき点
間の格子点の数の増加により、その関数として複雑性が
急激に増加する。事実、複雑なVLSIの設計の配線に
対する現存プログラムは、走行するのにCPU時を何日
も必要とするかもしれない。
【0012】広域配線の努力に対し個有の処理要求があ
る場合、大きな回路セグメントに対して試みる配線の数
を制限することが望ましい。しかし、屡回路成分の再配
置の結果として局部的設計変更が要求される。その場
合、全設計の再配線をせずに、かかる設計変更を行う方
法を提供することが有益である。
【0013】更に、屡広域配線プログラムが、局部的な
配線阻害、又は“オーバーフロ”のため、広域配線プロ
グラムがその終了に成功しない場合がある。“オーバー
フロ”状態は、配線の割当てが1以上の設計原則に違反
したときに発生する。オーバーフロが発生したとき、従
来の配線プログラムは典型的に複数のパス又は経路の
“はぎ取り”(又は経路の削除)(rip out)を実行し、
過密領域のオーバーフロ・カウントを減少するよう再配
線を試みる。
【0014】
【発明が解決しようとする課題】これら再配線の試み
は、通常、設計全体を変更しない原配線攻撃計画又は配
線の重み付け計画に基づいて行われるが、配線全てが自
動経路指定できない場合は手動で“組込”まなければな
らない。しかし、この処理は、局部最適化に欠けるた
め、配線が許容しうる最大長を越えるかもしれず、貧弱
な設計操作(実行が遅い)となるかもしれない。
【0015】その上、手動配線は、過密領域を図形表示
する表示端末を使用し、通常、サイトにいる人間のオペ
レータによって行われる。この組込処理は努力しなけれ
ばならない程遅く、誤り傾向である。配線スクリーン上
で修正を行う配線の解決は実際に1以上の設計の基本原
則に違反し、はぎ取りが要求されるかもしれない。
【0016】従って、本発明の目的は、VLSI設計に
おいて、失敗した広域配線処理の後に続き、過密領域に
対しコンピュータにより再配線実施可能な配線方法を提
供することである。更に、本発明の目的は、局部的に設
計変更した領域の再配線を可能にする方法を提供するこ
とである。
【0017】
【課題を解決するための手段】本発明は、その一実施例
によると、VLSI設計の過密領域を示すオーバーフロ
を検出して、過密領域の周囲の境界領域を定義する。こ
の“オーバーフロ”は、回路成分又は他の配線によって
生じた阻害のため、回路の2点間が配線できないときに
発生する。
【0018】配線が境界領域を越えた位置に接続点が作
成され、接続点を有する全境界領域はVLSIの設計か
ら副設計として抽出される。初期配線の重みが副設計に
関連する配線パラメータに割当てられる。各配線パラメ
ータは配線しうる方向を示し、各重みはその方向に対す
るコストを表わす。典型的な方向パラメータは北−南、
東−西、上−下(層間の経路)、正−負(又は左右)の
対角線、及び凹凸等を含む。
【0019】その後、反復処理を行い、副設計に対する
配線の解決を導き出す。反復処理の最初のステップにお
いて、割当てられた配線の重みを使用して副設計により
配線経路を“設定”し、又は“マップ”する試みが行わ
れる。その後のステップにおいて、開始時の値の上又は
下の値の範囲上で選ばれた配線の重みが変更される。そ
れに続き、新たな配線の重み値を使用して、副設計を配
線する試みが行われる。
【0020】処理はこのような方法で、配線の試みが成
功終了するまで、すなわち、オーバーフロの残りが0
(オーバーフロ0又はオーバーフロなし)になるまで続
行される。副設計に対する配線が解決すると、VLSI
の設計に戻る。
【0021】
【実施例】以下、添付図面に基づき本発明の好ましい実
施例を詳細に説明する。本発明による副問題抽出法は、
先ず、VLSIの設計を配線するため、従来の広域配線
手段を実行するための入力データ集合を供給し、その配
線手段を外部で操作しようとするものである。この広域
配線手段は、事実上、選ばれた配線パラメータに対応す
る配線の重みを割当てることによって操作する如何なる
ものでも使用することができる。
【0022】しかし、ここで述べる副問題抽出法が使用
するパラメータのあるものは広域配線プログラムの使用
に対応するよう変更しなければならないかもしれない。
実際に、この副問題抽出法は、パスカルの言語を含む任
意の数の従来のプログラミング言語で書くことができる
コンピュータ・ソフトウェア・プログラムとして実現さ
れる。
【0023】本発明に従って書かれるプログラムは、M
VS又はVMオペレーティング・システムの下に走行す
るIBMラインの370メインフレーム・システム、又
は、UNIX又はAIXオペーレーティング・システム
の下に走行するワーク・ステーション等を含む各種コン
ピュータ・ハードウェア・プラットホームで有益に走行
することができるものである。このような環境におい
て、副問題抽出法は、オーバーフロの解決が0に達する
まで、連続的にデータ集合を生成し、広域配線プログラ
ムを繰返し呼出し、入力配線の重みを使用して配線の解
決を試みる。
【0024】図5は、好ましい副問題抽出法の各構成成
分を模式的に例示した図である。以下の記述から明らか
なように、この副問題抽出法は、局部的問題領域を識別
し、その副領域に対する個有の解決が検出されるまでそ
れを分離し、その配線の重みパラメータを変更しつつ配
線過密エラーを解決する、いわゆる分離克服(又は解
決)方法を採用する。
【0025】これらの重みは、高密度領域の物理的レイ
アウトのような特定の局部的属性に従って、有益に調節
される。この処理は、図5に示す流れの処理ステップ1
00に示すように、その第1ステップにおいて、広域配
線プログラムを開始し、一群の汎用配線の重みを使用し
て、VLSI設計全体に亘り1以上の配線を試み、でき
る限り多くの配線を終了する。
【0026】広域配線プログラムは、VLSIチップの
設計においては、10乃至20時間の走行時間を必要と
するかもしれない。局部的領域の失敗は、通常、数個の
長い配線の走行が終了するまで知られない。これら局部
的領域はチップ上に配置された配線の変更に対する最初
の試みが行われた後でさえ、配線不能に維持されるかも
しれない。
【0027】1以上の広域配線が行われた後、過密領域
は、従来、局部的過密領域に対応する行及び列情報(x
及びy座標)と、全ネット・リストと、配線されるべき
回路ノード対のリストと、既回路成分の配置を示す阻害
データとを含む広域配線プログラムの出力から識別する
ことができる。過密領域の例は図6に示す。
【0028】次に、処理ステップ110において、発生
した副問題抽出領域を選択する。このステップは1以上
のオーバーフロ・ネットを含む使用可能な副領域の判別
のため、広域配線プログラムの出力から関係情報を抽出
するコンピュータ・ソフトウェア・ルーチンとして有益
に実行することができる(ここで、ネットとは回路の2
点間又はノード間の配線接続である)。
【0029】各オーバーフロ・ネットは、2つの部分又
はセグメント、無効ネット・セグメント(ISEG)、
及び有効ネット・セグメント(VSEG)を含むものと
考えることができる。VSEGはオーバーフロ・ネット
の有効な配線の副セクションである。ISEGは基本原
則違反を有するオーバーフロ・ネットの無効配線副セク
ションである。これらはネットが取ることを希望する経
路と、オーバーフロ・ネットの配線に対し広域配線の試
み中に取られた経路とを示す。基本原則違反は、ネット
が同一プレーンの他のネットを遮断したとき、又はある
他の設計パラメータ(例えば、最少のネット空間)に対
し違反したときに発生する。
【0030】図6は2つの配線層を有する過密領域を例
示する。第1層の配線は相対的に広幅に示し、第2層の
配線は相対的に狭幅に示す。図6は4つのオーバーフロ
・ネットを含む。第1のオーバーフロ・ネットはa点と
a′点間に延び、第2のオーバーフロ・ネットはb点と
b′点間に延び、第3のオーバーフロ・ネットはc点と
c′点間に延び、第4のオーバーフロ・ネットはd点と
d′点間に延びる。
【0031】a点とa′点間に配線されたオーバーフロ
・ネットは一連の有効及び無効セグメントを含み、第1
のセグメント200は有効である。このネットは、既に
使用されている第2層に対する層変更を使用しなければ
ならないので、セグメント202において無効となる。
セグメント204もセグメント202同様、第2層に前
から配線されていた他の配線と重なるので無効となる。
セグメント206,208,210,212,214,
216,218,及び220は全て有効であり、基本原
則違反は含まない。
【0032】b点とb′点間のオーバーフロ・ネットも
一連の有効及び無効セグメントを含む。第1のセグメン
ト230は有効であり、第2のセグメント232は第2
層で前から配線されたネットと重複するので無効であ
る。セグメント234は有効であるが、次のセグメント
226は第1層で前に配線されたネットと重複するので
無効である。残りのセグメント238,240は両方共
有効である。
【0033】次のc点とc′点間の第3のネットにおい
ては、更に有効セグメント及び無効セグメントがある。
連続する2つのセグメント252,254は無効である
が、続くセグメント256は有効である。セグメント2
58,260は無効であるが、最終セグメント262は
有効である。d点とd′点間の第4のセグメントの最初
のセグメント270は有効であるが、最終セグメント2
72は無効である。
【0034】抽出されるべき局部的又は境界領域の座標
の大きさは、好ましくは1秒以下の予期副領域走行時間
に基づき指定することができる。図6において、最小副
領域300を含むVLSI過密領域は図の端部に対して
ISEGを延長し、拡張することにより定めることがで
きる。VSEGネット・セグメント全てを含むわずか大
きい矩形領域310は、十分小さな問題を完全に解決し
ながら、より可能なネット経路を許諾することができ
る。これは、模擬評価、模擬アニーリング、又は半網羅
的反復のような従来の配線方式を副領域の各々に適用し
て、それを解決することを可能にする。
【0035】処理ステップ110における適切な副領域
の判別に続き、処理ステップ120,130は、副領域
周辺の配線位置を固定し、副領域内の接続に必要な順序
付きノード対のネット・リストを生成する。処理ステッ
プ120において、広域配線プログラムの走行出力から
判別した境界ボックスをネット配線が横切る座標位置を
使用して、その境界に対する境界ボックスに失敗のない
ネットに対する配線位置を固定する。
【0036】この境界ボックスは、ボックスの内外を通
過する全ネットがその周辺位置に割振られうるよう十分
大きいことが望ましい。次に、処理ステップ130にお
いて、広域配線走行から判別したオーバーフロ・ネット
のVSEG部の座標位置を使用して、識別された副領域
ボックスの端部にオーバーフロ・ネットが割振される。
処理ステップ140において、座標位置を含む阻害デー
タと回路成分の大きさとが副領域内に入れられる。
【0037】副領域ネットの配線の点及び阻害データが
識別されると、反復方式を使用して各副問題を解決す
る。処理ステップ150において、局部的ネット・リス
ト及び阻害データによって定義された副領域の問題が広
域配線プログラムに入力される。図5のフローチャート
の処理ステップ160に進み、配線方向、配線の凹凸
(又は揺れ)、レベル変更、最大配線長、経由カウン
ト、経由方向、ネット・リスト順序、又は希望する他の
パラメータに対応する配線の重みに対する初期値を使用
して、広域配線プログラムの第1のパスを実行する。
【0038】これら初期値はユーザからの入力として供
給され、ユーザによる一群の設計制約に基づき経験的に
判別される。例えば、その設計目標は全配線長を最短化
することかもしれない。初期配線の重み値はその目標に
対する最良の達成のために選ばれる。他の設計最適化目
標として、初期配線の重み値が異なるものを選択するか
もしれない。
【0039】例えば、ネット・リストは長さ増加又は減
少順の好ましい初期順序で配列することができる。これ
ら初期入力値の選択の後、及びオーバーフロの解決が0
でないと判別されたとき、配線の重みは処理ステップ1
65において調節され、再び広域配線プログラムが遂行
される。この反復処理は、オーバーフロ0の解決が発生
するまで、処理ステップ160,165において、必要
に応じ1回以上進められる。
【0040】この好ましい方法において、オーバーフロ
の解決に応答する戦略は、まず 、一長さを有する各対
のネットを交換して、各長さの全ての対が検査されるま
で、副領域を再配線することである。このネット・リス
トの調節は連続するネット・リスト対を交換し、広域配
線プログラムを反復呼出し、新たな入力値について操作
するソフトウェア・ルーチンを使用して迅速に実行する
ことができる。
【0041】ネット・リスト対の交換により、オーバフ
ロ0状態を発生させることができる。オーバーフロ0で
ない場合、オーバーフロ0の解決を検出するまで、最大
合計重み値を含むかもしれない他の配線の重みに対して
プログラムを反復遂行する。それは、“最良の推定”の
配線の重みから開始し、“はぎ取り”及び再配線まで、
最大許容可能な配線の重み付き距離(広域重み値)をゆ
っくり増加することにより、迅速に解決することができ
る。
【0042】オーバーフロ0でない場合、配線の重みは
開始時における配線の重み値の上下の値の範囲で連続調
節される。オーバーフロ0が検出されると、結果は解決
サブセットとして捕獲される。捕獲された結果は、処理
ステップ170において、設計のサブセルとして供給さ
れ、及び広域設計に対しこの解決サブセットを組込むこ
とにより、初期の不完全な配線イメージに対して“相互
接続”される。
【0043】追加する過密領域が存在する場合、この処
理は経路180を介して処理ステップ110に戻る。全
領域を終了し、最終設計がオーバーフロなしに完全に配
線されると、副問題抽出処理はステップ190で終了す
る。
【0044】次に、図7及び8を参照する。図7及び8
は図5の処理ステップ165で実行する配線の重み値の
変更処理手順を詳細に例示した図である。この手順は、
又、付表Aの擬似コードの書式にも示される。それは、
配線方向、凹凸、レベル変更、及び配線長等を示す重み
値を含む配線の重み値を使用する如何なる従来の広域配
線プログラムでも操作することができることを意図する
ものである。
【0045】配線の重み付け手順は処理ステップ400
から開始して、初期化ステップ410に進む。ステップ
410において、プログラムは初期配線の重み値を含む
予め生成されたマスタ・テスト・ファイルTESTを読
取る。サンプルTESTファイルは下記に例示する。
【0046】それはユーザから供給された判別済み配線
の重み値を経験的に使用して生成され、“プレーン1”
及び“プレーン2”と識別された2つのレベルから成る
VLSIの設計に対する配線の重み情報を含む。この例
で有益な配線パラメータは、NS=北−南、EW=東−
西、UP=上、DN=下、PD=正対角線、ND=負対
角線、及びJ=凹凸である。又、最大合計重み値がある
(TESTファイルの第(4)行に示す)。
【0047】TESTファイルは下記のように配列され
る。 (1) Y 100 100 Y *反復(Y/N)
IMAX DMAX (2) I *配線プレーン1と
2間の経路に対する経路−経路隣接点 (3) F *最大配線長に対す
る長さ(L)又は係数(F) (4) 3.5000 *最大長又は係数 (5) *NS EW UP DN PD ND J * (6) 02 04 04 00 00 00 2 *配線プレーン1に
対する重み値 (7) * (8) 02 01 00 02 00 00 2 *配線プレーン2に
対する重み値
【0048】TESTファイルの第(3)行にある文字
“L”は、第(4)行の数値が最大配線長を表わすとい
うことを示す。第(3)行が文字“F”を含む場合、第
(4)行の値は、ノード間の“マンハッタン”(manahat
tan)(最短)距離に乗算されて最大長を得るための係数
である。“L”は全ネットに対する最大長を設定する。
文字“F”は各ネットに対し最大長を設定することを可
能にする。
【0049】初期化ステップ410は付表Aの擬似コー
ドの第4〜15行に例示する。処理ステップ420に進
み、方向値“u”が読取られ、配線反復処理中、広域重
み値を変更するべき方向を表示する。この処理ステップ
は付表Aの擬似コードの第16〜25行に亘って例示さ
れる。擬似コードの第26〜38行は処理ステップ43
0に示す配線の重み反復の範囲値の設定を例示する。
【0050】これら範囲値は、処理中、配線の重みを増
加及び減少する量を表わす。擬似コードに示すように、
この例では2つの45度配線の重みPD,NDは使用さ
れないが、希望により加えることができる。付表Aの擬
似コードの第39〜54行にはその内容を示した処理ス
テップ440において、開始最大配線長及び配線の重み
値がTESTファイルから得られる。擬似コードの第4
1行において、配線プレーン1に対する配線の重みを表
わすTESTファイルの第6行を変数sr1 sr2sr3 sr4 s
r5 sr6 及びsr7 に割当てる。
【0051】同様に、擬似コードの第42行において、
TESTファイルの第11行に示す配線の重みを変数sg
1 sg2 sg3 sg4 sg5 sg6 及びsg7 に割当てる。各種重み
値に対するヘッディングは擬似コードの第45行に示
す。
【0052】処理ステップ450に進み、付表Aの擬似
コードの第55〜70行に示した新重み(New Weight)
ルーチンが配線の重み調節のために呼出される。新重み
ルーチンは付表Bに擬似コード形式で示す。付表Aの擬
似コードに示すように、新重みルーチンは、調節するべ
き配線の重み値の1つに対応する一連のネストされた配
線の重み調節ループごとに呼出される。配線の重みパラ
メータの各々に対し、新重みはステップ430で設定し
た範囲値に等しい回数だけ呼出される。
【0053】新重みが呼出される度に、関係する配線の
重みに対する前の値が索引値と共に新重みルーチンに渡
される。索引値に従い、配線の重みは関連する配線の重
み範囲値に達するまで、初期配線の重み値の上下の重み
範囲において連続的に大きい範囲増加し、及び減少す
る。調節された配線の重み値は変数“rr ”として付
表Aの擬似コードルーチンに戻される。
【0054】最初、新重み値が各配線の重み値に対して
呼出されると、戻される配線の重み値(最初新重み値が
呼出されたときの初期TEST値から変更していない)
は付表Aの擬似コードの第71〜73行に示すように、
処理ステップ460において、TESTファイルに戻さ
れる(新重みに対するその後の呼出しにおいては配線の
重み値を変更する)。
【0055】付表Aの擬似コードの第81行から開始す
る処理ステップ470において、副領域に関連する許諾
可能な最大合計重み値は処理ステップ420で判別され
た索引値だけ増分(又は減分)される。最大合計重み値
に対する反復の調節は配線の重み手順の最内部ループで
行われる。
【0056】最大合計重み値が調節される度に、付表A
の擬似コードの第95〜104行に示す処理ステップ4
80において、広域配線プログラムが呼出される。処理
ステップ490において、配線プログラムの結果が検査
され、付表Aの擬似コードの第105〜111行に示す
ように、オーバーフロ0解決が検出されたか否か判断さ
れる。オーバーフロ0解決が検出された場合、その結果
は処理ステップ500において印刷され、そのプログラ
ムは、付表Aの擬似コードの第107〜110に例示す
るように、処理ステップ510において終了する。
【0057】オーバーフロ0なし状態が検出されると、
手順は、最大合計重み値を再び増分(又は減分)する処
理ステップ470に戻る(付表Aの擬似コードの第81
行)。最大合計重み値の増分は、付表Aの擬似コードの
第81行に示すように、処理ステップ520において、
この例では50に等しい指定反復数だけ続けられる。
【0058】最大合計重み値の反復後においてもオーバ
ーフロ0解決が検出されない場合、処理手順はステップ
450に戻り、配線の重み値の1つを調節するため新た
な配線の重み値が呼出される。再び、最大合計重み値に
ついて反復を開始する。この反復手順は、処理ステップ
530において、ネストされた配線の重み調節ループの
各々が処理ステップ430で指定した配線の重み値の範
囲全域に亘り走行するまで繰返えされる。
【0059】その時点までに、オーバーフロ0解決が検
出されなかった場合、プログラムは処理ステップ540
において終了する。次のステップはステップ430で指
定した範囲を拡張して、処理手順を反復することであ
る。しかし、処理はステップ510で終了するようオー
バーフロ0解決となることが望ましい。このオーバーフ
ロ0解決は、経路カウント、全長、阻害カウント、及び
配線解決の質を示す広域配線プログラムにより出力とし
て作成された他の設計値のような各種設計の属性により
特徴付けられる。
【0060】設計目標に基づき、オーバーフロ0解決は
選択された1以上の設計パラメータの最適レベルを表わ
す示性数(figure of merit)を割当てることができる。
この示性数は特定の最適化目標に基づき経験的に決めら
れる。かくして、希望する最適化の値に従い、各オーバ
ーフロなし解決に対して異なる示性数を計算することが
できる。
【0061】この示性数は、TESTファイルの1以上
の初期配線の重みパラメータを変更して前述の副配線プ
ログラムを再走行することにより生成された連続的なオ
ーバーフロ0解決の比較に使用される。副配線プログラ
ムがオーバーフロ0解決と判別する度ごとに、その0解
決に対し、全長、経路カウント、阻害カウント、及び副
設計内の過密のような1以上の値の配線の重みの変化の
結果を表わす示性数が割当てられる。
【0062】示性数を減少する効果を有する配線の重み
の変化は放棄され、示性数を増加する効果を有する配線
の重みの変化は継続することができる。明らかに、オー
バーフロ0解決のリストを生成して、選ばれた設計パラ
メータのうち最適化を示す希望する解決を最終設計に挿
入するよう選択することができる。かかる付表Aの擬似
コード処理の出力を表わすリストの例は付表Cに示す。
【0063】以上、VLSI配線設計において、局部的
過密領域を配線するための新規な副問題抽出方法につい
て説明した。この方法は大規模な配線問題を迅速且つ完
全に解決する新規な解決方法を提供するものである。以
上、数個の実施例を説明したが、本発明はその範囲に限
定するべきでなく、本発明の理念の範囲内において、そ
の各部の変化、変更及び適用の変更をなしうることは明
らかである。
【0064】
【0065】
【0066】付表C これらの解は、従来の方式が失敗したときに、本発明を
使用して検出された。 オーバ レベル1 レベル2 wt Via Len ーフロ N E V J N E V J MaxF 3.5000 38 5240.0 0 2 4 4 2 2 1 2 2 2.079 2.8750 40 5260.0 0 1 3 4 2 3 1 2 2 1.386 2.1250 41 5260.0 0 2 2 3 2 2 1 2 2 1.491 4.0000 39 5270.0 0 1 4 4 3 2 1 2 2 3.111 2.5625 39 5270.0 0 2 3 4 2 3 1 2 2 1.980 3.1875 39 5270.0 0 2 4 3 3 3 1 2 2 2.044 1.6875 40 5270.0 0 1 2 3 2 2 1 2 2 1.371 2.7500 39 5280.0 0 1 2 4 3 2 1 2 2 1.734 2.1250 39 5280.0 0 1 2 3 3 3 1 2 2 1.359 2.3125 39 5280.0 0 2 2 3 3 3 1 2 2 2.036 2.1875 39 5280.0 0 2 2 4 3 3 1 2 2 1.596 3.2500 40 5280.0 0 1 4 4 4 3 1 2 2 1.590 2.3750 41 5280.0 0 2 3 4 2 2 1 2 2 1.521 2.8750 42 5280.0 0 1 2 4 2 2 1 2 2 1.078 2.9375 38 5290.0 0 2 3 5 3 3 1 2 2 2.212 2.9375 38 5290.0 0 2 4 5 3 3 1 2 2 1.632 3.0000 39 5290.0 0 2 2 5 4 3 1 2 2 2.414 2.6875 41 5290.0 0 2 2 3 3 2 1 2 2 2.234 2.3125 43 5290.0 0 1 3 2 3 2 1 2 2 1.200 3.1250 43 5290.0 0 1 3 2 4 2 1 2 2 2.113 3.6875 45 5290.0 0 2 4 2 4 3 1 2 2 2.135 3.5625 38 5300.0 0 1 4 5 2 2 1 2 2 2.783 2.7500 40 5300.0 0 2 2 5 3 3 1 2 2 2.228 3.7500 43 5300.0 0 1 4 2 3 2 1 2 2 2.005 2.5000 40 5310.0 0 2 2 4 4 2 1 2 2 1.885 2.8750 42 5310.0 0 2 3 2 4 2 1 2 2 1.732 3.5000 43 5310.0 0 2 3 2 5 2 1 2 2 2.755 2.2500 45 5310.0 0 2 2 3 2 3 1 2 2 2.216 4.0000 45 5310.0 0 2 3 4 4 3 1 2 2 2.821 3.3750 49 5310.0 0 1 4 2 2 3 1 2 2 1.508 3.3750 49 5310.0 0 1 3 2 3 3 1 2 2 1.508 2.8125 41 5320.0 0 1 3 4 3 2 1 2 2 2.176 2.8125 44 5320.0 0 2 3 3 2 3 1 2 2 2.222 3.6250 47 5320.0 0 1 4 2 5 2 1 2 2 1.312 3.4375 50 5320.0 0 1 4 2 3 3 1 2 2 1.482 3.5000 54 5320.0 0 1 2 2 5 3 1 2 2 2.500 2.6875 40 5330.0 0 2 3 5 3 2 1 2 2 2.129 2.8750 41 5330.0 0 2 2 4 3 2 1 2 2 1.617 2.6250 42 5330.0 0 1 3 2 2 2 1 2 2 1.312 2.8125 42 5330.0 0 2 4 4 3 2 1 2 2 1.616 2.8750 42 5330.0 0 2 3 4 4 2 1 2 2 1.617 2.8750 42 5330.0 0 2 2 4 5 2 1 2 2 1.617 3.8750 43 5330.0 0 2 4 5 4 3 1 2 2 1.742 3.4375 45 5330.0 0 2 4 3 5 2 1 2 2 2.466 3.0625 46 5330.0 0 1 3 4 4 3 1 2 2 2.414 2.8125 47 5330.0 0 1 2 4 4 2 1 2 2 2.049 3.5000 39 5340.0 0 2 2 4 4 3 1 2 2 2.038 3.6250 45 5340.0 0 2 4 4 5 2 1 2 2 1.943 4.0000 59 5340.0 0 1 4 3 4 2 1 2 2 2.077 2.8750 39 5350.0 0 2 2 2 2 3 1 2 2 2.009 4.0000 40 5350.0 0 1 2 5 2 2 1 2 2 1.103 2.6875 45 5350.0 0 1 2 3 2 3 1 2 2 1.039 3.0000 56 5350.0 0 1 3 3 5 2 1 2 2 1.519 2.7500 39 5360.0 0 2 3 5 2 3 1 2 2 2.332 2.5000 40 5360.0 0 1 2 3 3 2 1 2 2 1.354 3.2500 44 5360.0 0 1 4 3 3 2 1 2 2 1.971 2.8125 44 5360.0 0 2 3 2 2 3 1 2 2 2.014 3.8750 46 5360.0 0 1 2 5 2 3 1 2 2 1.799 3.1875 49 5360.0 0 1 3 3 4 3 1 2 2 1.663 3.0625 39 5370.0 0 1 3 5 2 2 1 2 2 1.427 2.6250 46 5370.0 0 1 2 4 4 3 1 2 2 1.500 3.0000 47 5370.0 0 1 2 4 3 3 1 2 2 2.789 2.8125 48 5370.0 0 2 4 3 4 2 1 2 2 1.612 2.8125 48 5370.0 0 2 3 3 5 2 1 2 2 1.650 3.7500 48 5370.0 0 2 4 2 3 3 1 2 2 3.155 2.7500 42 5380.0 0 2 4 5 2 2 1 2 2 2.630 2.7500 42 5380.0 0 1 3 5 4 2 1 2 2 1.784 4.0000 42 5380.0 0 2 4 4 3 3 1 2 2 3.000 3.3750 45 5380.0 0 1 2 5 3 2 1 2 2 1.898 3.6250 45 5380.0 0 1 4 4 5 2 1 2 2 3.387 3.7500 46 5380.0 0 2 4 2 5 2 1 2 2 2.005 3.0625 47 5380.0 0 2 4 2 3 2 1 2 2 1.621 3.3125 47 5380.0 0 1 2 2 4 2 1 2 2 1.242 3.1875 48 5380.0 0 1 4 3 3 3 1 2 2 2.603 2.8125 50 5380.0 0 1 3 2 2 3 1 2 2 1.539 2.5625 41 5390.0 0 2 2 5 4 2 1 2 2 1.907 1.8125 44 5390.0 0 1 2 2 2 2 1 2 2 1.160 2.8750 45 5390.0 0 2 2 4 2 2 1 2 2 2.078 1.9375 45 5390.0 0 1 3 4 2 2 1 2 2 1.435 1.9375 46 5390.0 0 1 4 5 2 3 1 2 2 1.661 3.2500 38 5400.0 0 1 4 5 3 2 1 2 2 1.279 3.1875 44 5400.0 0 2 3 3 4 3 1 2 2 1.557 2.9375 46 5400.0 0 1 4 2 2 2 1 2 2 1.313 3.2500 56 5400.0 0 1 2 3 5 2 1 2 2 1.556 2.2500 41 5410.0 0 2 2 2 2 2 1 2 2 2.059 3.1250 43 5410.0 0 1 3 5 5 2 1 2 2 2.225 2.8125 46 5410.0 0 2 2 2 3 3 1 2 2 2.639 3.0000 47 5410.0 0 1 4 3 2 2 1 2 2 1.577 3.0000 47 5410.0 0 1 4 4 2 2 1 2 2 1.615 3.6875 52 5410.0 0 1 4 3 4 3 1 2 2 2.399 4.0000 43 5420.0 0 1 4 5 4 3 1 2 2 2.706 3.8125 44 5420.0 0 2 2 5 2 3 1 2 2 1.978 3.1250 48 5420.0 0 2 4 2 4 2 1 2 2 1.701 3.5000 47 5430.0 0 2 2 2 4 3 1 2 2 2.269 3.8125 50 5430.0 0 1 3 4 4 2 1 2 2 1.973 2.8125 49 5440.0 0 1 3 3 3 2 1 2 2 2.344 3.3125 43 5450.0 0 1 2 5 5 2 1 2 2 1.306 3.0625 48 5450.0 0 1 3 5 4 3 1 2 2 2.055 3.6875 54 5450.0 0 2 4 3 4 3 1 2 2 2.226 2.1875 45 5460.0 0 1 2 4 2 3 1 2 2 1.528 3.8125 48 5460.0 0 1 2 4 5 2 1 2 2 3.276 3.0625 48 5460.0 0 1 4 5 3 3 1 2 2 1.706 2.9375 46 5480.0 0 1 3 5 2 3 1 2 2 1.576 3.000 46 5480.0 0 1 2 5 3 3 1 2 2 1.607 3.0000 46 5480.0 0 1 3 5 3 3 1 2 2 1.679 3.0000 46 5480.0 0 1 2 5 4 3 1 2 2 1.714 2.7500 49 5490.0 0 1 4 4 2 3 1 2 2 1.250 2.7500 49 5490.0 0 1 3 4 3 3 1 2 2 1.250 2.2500 43 5500.0 0 2 2 2 4 2 1 2 2 1.835 3.1875 45 5500.0 0 2 4 3 3 2 1 2 2 1.975 2.7500 45 5500.0 0 2 2 3 4 2 1 2 2 1.915 3.1875 45 5500.0 0 2 3 3 4 2 1 2 2 1.975 3.6875 45 5500.0 0 2 4 4 4 2 1 2 2 2.087 3.6875 45 5500.0 0 2 4 5 4 2 1 2 2 2.122 3.1875 45 5500.0 0 2 2 3 5 2 1 2 2 1.975 3.6875 45 5500.0 0 2 3 4 5 2 1 2 2 2.087 3.1875 45 5500.0 0 2 2 5 5 2 1 2 2 2.044 3.6875 45 5500.0 0 2 3 5 5 2 1 2 2 2.122 3.3125 55 5500.0 0 2 3 2 4 3 1 2 2 1.893 2.9375 56 5500.0 0 1 4 2 4 3 1 2 2 1.739 2.8125 49 5510.0 0 1 2 3 4 2 1 2 2 2.123 3.2500 48 5550.0 0 2 2 5 2 2 1 2 2 2.321 3.3125 48 5550.0 0 2 3 5 2 2 1 2 2 2.311 3.3125 48 5550.0 0 2 2 5 3 2 1 2 2 2.311 2.8750 49 5570.0 0 1 3 5 3 2 1 2 2 1.797 2.8750 49 5570.0 0 1 2 5 4 2 1 2 2 1.797
【0067】
【発明の効果】本発明は、以上説明したように構成し
て、失敗した広域配線処理の後、局部的過密領域を抽出
して、コンピュータによる再配線処理を実行することに
より大規模な配線処理を迅速且つ完全に実行可能な方法
を提供することができる。
【図面の簡単な説明】
【図1】従来の配線経路指定方法に従い、異なる配線方
向にコスト値を割当てることにより簡単な配線問題の解
決を示す模式図
【図2】従来の配線経路指定方法に従い、異なる配線方
向にコスト値を割当てることにより簡単な配線問題の解
決を示す模式図
【図3】従来の配線経路指定方法に従い、異なる配線方
向にコスト値を割当てることにより簡単な配線問題の解
決を示す模式図
【図4】従来の配線経路指定方法に従い、異なる配線方
向にコスト値を割当てることにより簡単な配線問題の解
決を示す模式図
【図5】本発明による副問題抽出方法を例示したフロー
チャート
【図6】過密オーバーフロを含む領域を示す回路ボード
の配線図
【図7】本発明により配線の重みを変更する方法を例示
するフローチャート
【図8】本発明により配線の重みを変更する方法を例示
するフローチャート
【図9】図6に示す回路ボードにおける配線オーバーフ
ロの過密領域の修正を例示する配線図
【符号の説明】
a,a′ 第1のオーバーフロ・ネットを示す点 b,b′ 第2のオーバーフロ・ネットを示す点 c,c′ 第3のオーバーフロ・ネットを示す点 d,d′ 第4のオーバーフロ・ネットを示す点 200〜270 セグメント 300 最小副領域 310 矩形領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 チャールス・エル・メイレイ アメリカ合衆国95120、カリフォルニア州、 サン・ジョセ、ドライタウン・プレイス、 5926番地

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 VLSIの設計において過密領域を検出
    し、 前記過密領域に対する境界領域を判別し、 配線が前記境界領域と交差した位置に周辺接続点を固定
    し、 前記VLSIの設計から前記境界領域及び周辺接続点を
    副設計として抽出し、 配線パラメータを前記副設計に関連付け、 前記配線パラメータに対し配線の重みを設定し、 下記副工程(イ)乃至(ハ)により前記副設計を配線し
    て配線済解決を導き出し、 (イ)前記配線の重みに従い前記副設計を配線するよう
    試み、 (ロ)配線の試みが不成功に終ったことに応答して、少
    くとも1つの配線の重みを変更し、 (ハ)前記配線の試みが成功に終るまで前記工程(イ)
    及び(ロ)を反復し、 前記副設計に対する配線済解決を前記VLSIの設計に
    戻すようにした各工程から成ることを特徴とするVLS
    Iの設計に対するコンピュータ実施可能な過密領域配線
    方法。
  2. 【請求項2】 前記過密領域は、VLSIの設計におけ
    る阻害を識別することによって検出することを特徴とす
    る請求項1記載の過密領域配線方法。
  3. 【請求項3】 前記境界領域は、長方形形状であること
    を特徴とする請求項1記載の過密領域配線方法。
  4. 【請求項4】 無効ネット・セグメントを識別すること
    により最小境界領域を判別することを特徴とする請求項
    1記載の過密領域配線方法。
  5. 【請求項5】 有効ネット・セグメントを使用して拡張
    境界領域を判別することを特徴とする請求項1記載の過
    密領域配線方法。
  6. 【請求項6】 前記境界内で回路阻害を捕獲することを
    特徴とする請求項1記載の過密領域配線方法。
  7. 【請求項7】 前記副工程(イ)は、前記副設計の配線
    の成功に必要な前記副設計の部分をはぎ取り、再配線す
    る工程を含むことを特徴とする請求項1記載の過密領域
    配線方法。
  8. 【請求項8】 前記配線の重みは配線方向、配線の凹
    凸、レベル変更、配線レベル、最大配線長、経由カウン
    ト、経路隣接規則、及びネット・リスト順序のいずれか
    を含むことを特徴とする請求項1記載の過密領域配線方
    法。
  9. 【請求項9】 前記配線方法は、更に、前記副設計を配
    線する副工程の後、示性数を判別する工程を含み、前記
    示性数は、配線全長、経由カウント、阻害カウント、又
    は副設計内の過密を表わす1以上の値に関する配線の重
    みの効果の関数であることを特徴とする請求項1記載の
    過密領域配線方法。
  10. 【請求項10】 VLSIの設計において過密領域を検
    出し、 前記過密領域に対する境界領域を判別し、 配線が前記境界領域と交差した位置に周辺接続点を固定
    し、 前記VLSIの設計から前記境界領域及び周辺接続点を
    副設計として抽出し、 配線パラメータを前記副設計に関連付け、 前記副設計に関連する最大合計重み値を含む配線パラメ
    ータに対する初期重み値を生成し、 前記最大合計重み値を変更するよう方向を設定し、 配線の重み反復範囲値を設定し、 一連のネストされた反復ループにおいて、選ばれた他の
    配線の重み値がその後に続く最大合計重み値を変更し、 各配線の重み変更反復中、下記工程を実行し、 (イ)変更した配線の重み値に基づき広域配線プログラ
    ムを走行し、 (ロ)オーバーフロ0解決に対し検査し、 (ハ)オーバーフロ0解決が検出された場合、前記オー
    バーフロ0解決に関連する1以上の属性を出力し、 (ニ)オーバーフロ0解決が検出されない場合、次に変
    更した配線の重みパラメータを使用して前記工程(イ)
    〜(ニ)を反復する、 各工程を含むことを特徴とするVLSIの設計に対する
    コンピュータ実施可能な過密領域配線方法。
JP5229689A 1992-09-29 1993-08-24 Vlsiの配線設計に対するコンピュータ実施可能な過密領域配線方法 Pending JPH06196563A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US95361192A 1992-09-29 1992-09-29
US953611 1992-09-29

Publications (1)

Publication Number Publication Date
JPH06196563A true JPH06196563A (ja) 1994-07-15

Family

ID=25494262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5229689A Pending JPH06196563A (ja) 1992-09-29 1993-08-24 Vlsiの配線設計に対するコンピュータ実施可能な過密領域配線方法

Country Status (2)

Country Link
US (1) US5673201A (ja)
JP (1) JPH06196563A (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5835156A (en) * 1996-08-14 1998-11-10 Samsung Electroncis, Ltd. Television graphical user interface employing remote random access pointing device
JP2858566B2 (ja) * 1996-08-15 1999-02-17 日本電気株式会社 自動配線方法
US6266802B1 (en) * 1997-10-27 2001-07-24 International Business Machines Corporation Detailed grid point layout using a massively parallel logic including an emulator/simulator paradigm
US6182272B1 (en) * 1998-07-16 2001-01-30 Lsi Logic Corporation Metal layer assignment
US7065729B1 (en) 1998-10-19 2006-06-20 Chapman David C Approach for routing an integrated circuit
TW495686B (en) * 1998-10-19 2002-07-21 David S Chapman Approach for routing an integrated circuit
US7055120B2 (en) * 2000-12-06 2006-05-30 Cadence Design Systems, Inc. Method and apparatus for placing circuit modules
US7441220B2 (en) * 2000-12-07 2008-10-21 Cadence Design Systems, Inc. Local preferred direction architecture, tools, and apparatus
US7594196B2 (en) * 2000-12-07 2009-09-22 Cadence Design Systems, Inc. Block interstitching using local preferred direction architectures, tools, and apparatus
US7107564B1 (en) * 2001-06-03 2006-09-12 Cadence Design Systems, Inc. Method and apparatus for routing a set of nets
US7069531B1 (en) * 2002-07-15 2006-06-27 Cadence Design Systems, Inc. Method and apparatus for identifying a path between source and target states in a space with more than two dimensions
US7624367B2 (en) 2002-11-18 2009-11-24 Cadence Design Systems, Inc. Method and system for routing
US7480885B2 (en) * 2002-11-18 2009-01-20 Cadence Design Systems, Inc. Method and apparatus for routing with independent goals on different layers
US7506295B1 (en) 2002-12-31 2009-03-17 Cadence Design Systems, Inc. Non manhattan floor plan architecture for integrated circuits
US6912704B1 (en) * 2002-12-31 2005-06-28 Adence Design Systems, Inc. Method and system for floor planning non Manhattan semiconductor integrated circuits
US6990648B2 (en) * 2003-04-04 2006-01-24 International Business Machines Corporation Method for identification of sub-optimally placed circuits
US7340711B2 (en) * 2004-06-04 2008-03-04 Cadence Design Systems, Inc. Method and apparatus for local preferred direction routing
US7412682B2 (en) * 2004-06-04 2008-08-12 Cadence Design Systems, Inc Local preferred direction routing
WO2005122027A2 (en) * 2004-06-04 2005-12-22 Cadence Design Systems, Inc. Local preferred direction routing and layout generation
US7707537B2 (en) * 2004-06-04 2010-04-27 Cadence Design Systems, Inc. Method and apparatus for generating layout regions with local preferred directions
JP2006065403A (ja) * 2004-08-24 2006-03-09 Toshiba Corp 自動設計方法、自動設計プログラム及び半導体集積回路
WO2007074402A2 (en) 2005-06-21 2007-07-05 Pulsic Limited High-speed shape-based router
US7472366B1 (en) * 2005-08-01 2008-12-30 Cadence Design Systems, Inc. Method and apparatus for performing a path search
JP4562625B2 (ja) * 2005-09-12 2010-10-13 新光電気工業株式会社 自動配線決定方法、およびこの自動配線決定処理をコンピュータに実行させるためのコンピュータプログラム
US7478348B2 (en) * 2006-03-27 2009-01-13 International Business Machines Corporation Method and apparatus of rapid determination of problematic areas in VLSI layout by oriented sliver sampling
US8201128B2 (en) 2006-06-16 2012-06-12 Cadence Design Systems, Inc. Method and apparatus for approximating diagonal lines in placement
US8250514B1 (en) 2006-07-13 2012-08-21 Cadence Design Systems, Inc. Localized routing direction
US8001514B2 (en) * 2008-04-23 2011-08-16 Synopsys, Inc. Method and apparatus for computing a detailed routability estimation
TWI381282B (zh) * 2008-11-13 2013-01-01 Mstar Semiconductor Inc 防止壅塞配置方法及裝置
CN112736027A (zh) 2019-10-14 2021-04-30 台湾积体电路制造股份有限公司 具有约束金属线布置的集成电路
CN112149378A (zh) * 2020-11-04 2020-12-29 深圳华大九天科技有限公司 一种基于拥塞协商的拆线重布方法、设备及可读存储介质
CN113449479B (zh) * 2021-06-30 2022-05-10 福州大学 一种考虑总线时序匹配的层分配方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH033349A (ja) * 1989-05-31 1991-01-09 Toshiba Corp 半導体集積回路の自動配線方法
JPH04676A (ja) * 1990-04-18 1992-01-06 Hitachi Ltd 最短経路決定方法及び最短経路決定システム

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4484292A (en) * 1981-06-12 1984-11-20 International Business Machines Corporation High speed machine for the physical design of very large scale integrated circuits
US4607339A (en) * 1983-06-27 1986-08-19 International Business Machines Corporation Differential cascode current switch (DCCS) master slice for high efficiency/custom density physical design
US4593363A (en) * 1983-08-12 1986-06-03 International Business Machines Corporation Simultaneous placement and wiring for VLSI chips
US4686629A (en) * 1984-05-10 1987-08-11 Rca Corporation Logic cell placement method in computer-aided-customization of universal arrays and resulting integrated circuit
US4571451A (en) * 1984-06-04 1986-02-18 International Business Machines Corporation Method for routing electrical connections and resulting product
US4613941A (en) * 1985-07-02 1986-09-23 The United States Of America As Represented By The Secretary Of The Army Routing method in computer aided customization of a two level automated universal array
JPS63137A (ja) * 1986-02-17 1988-01-05 Mitsubishi Electric Corp 配線領域決定処理装置
JPH0763074B2 (ja) * 1986-02-25 1995-07-05 株式会社東芝 半導体論理集積回路の論理セル配置方法
JPH0770598B2 (ja) * 1986-03-20 1995-07-31 株式会社東芝 半導体集積回路装置の配線方法
US4858143A (en) * 1986-09-25 1989-08-15 Bell-Northern Research, Ltd. Work ordering routine for use in a method of routing
DE3650323T2 (de) * 1986-12-17 1996-01-25 Ibm VLSI-Chip und Verfahren zur Herstellung.
US4908772A (en) * 1987-03-30 1990-03-13 Bell Telephone Laboratories Integrated circuits with component placement by rectilinear partitioning
US4918614A (en) * 1987-06-02 1990-04-17 Lsi Logic Corporation Hierarchical floorplanner
IT1222956B (it) * 1987-10-21 1990-09-12 Sama S R L Dispositivo automatico per la fustellatura l'estrazione e il posizionamento di porzioni di prodotti alimentari
JP2535976B2 (ja) * 1987-11-17 1996-09-18 株式会社日立製作所 形態接続構成自動作成システム
US5249134A (en) * 1988-04-12 1993-09-28 Matsushita Electric Industrial Co., Ltd. Method of layout processing including layout data verification
US5163046A (en) * 1989-11-30 1992-11-10 At&T Bell Laboratories Dynamic window sizing in a data network
US5014265A (en) * 1989-11-30 1991-05-07 At&T Bell Laboratories Method and apparatus for congestion control in a data network
US5359537A (en) * 1990-05-14 1994-10-25 Vlsi Technology, Inc. Automatic synthesis of integrated circuits employing controlled input dependency during a decomposition process
JPH0743742B2 (ja) * 1990-09-12 1995-05-15 株式会社日立製作所 自動配線方法
US5208764A (en) * 1990-10-29 1993-05-04 Sun Microsystems, Inc. Method for optimizing automatic place and route layout for full scan circuits
US5202840A (en) * 1990-12-19 1993-04-13 Vlsi Technology, Inc. Method for partitioning of connected circuit components before placement in one or more integrated circuits
US5225991A (en) * 1991-04-11 1993-07-06 International Business Machines Corporation Optimized automated macro embedding for standard cell blocks
US5471398A (en) * 1991-07-01 1995-11-28 Texas Instruments Incorporated MTOL software tool for converting an RTL behavioral model into layout information comprising bounding boxes and an associated interconnect netlist
US5311443A (en) * 1992-08-13 1994-05-10 Motorola Inc. Rule based floorplanner

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH033349A (ja) * 1989-05-31 1991-01-09 Toshiba Corp 半導体集積回路の自動配線方法
JPH04676A (ja) * 1990-04-18 1992-01-06 Hitachi Ltd 最短経路決定方法及び最短経路決定システム

Also Published As

Publication number Publication date
US5673201A (en) 1997-09-30

Similar Documents

Publication Publication Date Title
JPH06196563A (ja) Vlsiの配線設計に対するコンピュータ実施可能な過密領域配線方法
EP0145925B1 (en) Iterative method for establishing connections between nodes and the resulting product
KR0153392B1 (ko) Lsi용 상호접속 배선 설계 방법
JP3063828B2 (ja) 集積回路の自動概略配線方法
US8112733B2 (en) Method and apparatus for routing with independent goals on different layers
US7080342B2 (en) Method and apparatus for computing capacity of a region for non-Manhattan routing
US20070256045A1 (en) V-shaped multilevel full-chip gridless routing
US6996789B2 (en) Method and apparatus for performing an exponential path search
US7171635B2 (en) Method and apparatus for routing
JP2009054172A (ja) 配線処理方法及び配線処理装置並びに配線処理プログラム用記録媒体
JPH07334565A (ja) 物体の配置方法
US20040098696A1 (en) Method and apparatus for routing
US20040098698A1 (en) Method and apparatus for searching for a global path
US7047513B2 (en) Method and apparatus for searching for a three-dimensional global path
KR20010087374A (ko) 집적회로를 배선하기 위한 접근방법
US6988257B2 (en) Method and apparatus for routing
Cha et al. A simple and effective greedy multilayer router for MCMs
US6775710B1 (en) Path determination method and computer-readable storage medium determining a path within a path determination region with an improved utilization efficiency
JP3068892B2 (ja) 自動配線方法
JPH0567178A (ja) 自動配線処理方法
JP4268694B2 (ja) 配線処理方法及び配線処理装置並びに配線処理プログラム用記録媒体
JP2751199B2 (ja) 配線経路探索方式及び装置
JP3178905B2 (ja) 自動配線方式
JP2921454B2 (ja) 集積回路の配線方法
JP3191393B2 (ja) 層間接続方式