KR0153392B1 - Lsi용 상호접속 배선 설계 방법 - Google Patents

Lsi용 상호접속 배선 설계 방법

Info

Publication number
KR0153392B1
KR0153392B1 KR1019940032072A KR19940032072A KR0153392B1 KR 0153392 B1 KR0153392 B1 KR 0153392B1 KR 1019940032072 A KR1019940032072 A KR 1019940032072A KR 19940032072 A KR19940032072 A KR 19940032072A KR 0153392 B1 KR0153392 B1 KR 0153392B1
Authority
KR
South Korea
Prior art keywords
cost
net
grid
path
current
Prior art date
Application number
KR1019940032072A
Other languages
English (en)
Other versions
KR950021227A (ko
Inventor
아끼오 이시즈까
Original Assignee
가네꼬 히사시
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR950021227A publication Critical patent/KR950021227A/ko
Application granted granted Critical
Publication of KR0153392B1 publication Critical patent/KR0153392B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

LSI에서의 상호접속 배선 설계 방법은 현재 네트의 가능한 경로들 중에서 최소 비용 경로를 찾는 단계들을 포함하는데, 가능한 경로들은 현재 네트 전에 배선되는 현존하는 네트들을 오버랩한다. 가능한 경로들을 스코어하기 위해 그리드에 할당되는 단위 비용은 길이 비용과 그리드에서 현재 네트를 오버랩하는 현존하는 네트들의 립업 및 재배선을 위한 립업 및 재배선 비용을 포함한다. 그러나, 현존하는 네트들이 지금까지 배선된 다른 그리드에서 현재 네트를 또한 오버랩할때, 립업 및 재배선 비용은 스코어되지 않는다. 배선은 다수의 현존하는 네트들 각각의 단일 세그먼트를 오버랩하는 경로보다는 단일 현존하는 네트의 여러 와이어 세그먼트들을 오버랩하는 경로에서 가능한한 선택될 것이다. 립업 및 재배선 과정의 수는 배선 과정의 속도가 향상되도록 감소되는데, 립업 및 재배선 과정의 수는 컴퓨터에서 상호접속 배선을 배선하기 위해 적은 비용을 제공한다.

Description

LSI용 상호접속 배선 설계 방법
제1도는 현존하는 네트에 있는 현재 네트의 배선 전의 배선 영역의 개략 평면도.
제2도는 종래의 방법을 사용하는 현재 네트의 최소 비용 경로를 선택한 후의 제1도의 배선 영역의 개략 평면도.
제3도는 종래의 방법을 사용하는 현존하는 네트의 립업 및 재배선 과정과 현재 네트의 배선 후의 최종 형태로 제2도의 배선 영역의 개략 평면도.
제4도는 본 발명의 실시예에 따른 상호접속 배선 설계 방법의 플로우챠트.
제5도는 제4도의 방법을 사용하는 현존하는 네트에 있는 현재 네트의 배선전의 배선 영역의 개략 평면도.
제6도는 제4도의 방법을 사용하는 현재 네트의 최소 비용 경로를 선택한 후의 제5도의 배선 영역의 개략 평면도.
제7도는 제4도의 방법을 사용하는 현존하는 네트의 립업 및 재배선과 현재 네트의 배선 후의 제5도 및 제6도의 배선 영역의 개략 평면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 배선 영역 11,12 : 네트
11A,12A : 재배선된 네트 13 : 그리드
14 : 얇은 화살표 15 : 두꺼운 화살표
본 발명은 LSI에서의 상호접속 배선(interconnection route) 설계 방법, 특히 선행하는 배선 네트의 립업(rip-up) 및 재배선(reroute) 동작을 사용하여 LSI에서의 상호접속 배선을 설계하기 위한 방법에 관한 것이다.
대규모 집적 회로에 대해, 2가지 배선 기법이 있는데, 하나는 다수의 상호접속들 또는네트들이 개별 배선 영역에서 집단적으로 한번에 배선되는 것이고, 다른 하나는 네트(net)들이 전체 배선 영역에서 차례로 배선되는 것이다. 본 발명은 후자에 관한 것인데, 여기서 립업 및 재배선 동작이 배선 영역에서 이미 배선된 선행 배선 네트의 재배선을 위해 도입된다.
립업 및 재배선 기법은 일반적으로 메이즈(maze) 방법으로 사용된다. 메이즈 방법에서, LSI에서의 배선 영역은 일반적으로 다수의 그리드(grid)들의 행렬로 표시되는데, 각각의 그리드는 다수의 수직 또는 칼럼 트랙들과 다수의 수평 또는 로우 트랙들의 교점들중 하나로서 얻어진다. 각각의 그리드들은 단일 네트의 와이어 세그먼트를 수용할 수 있다. 배선시 만약 그리드가 현재 네트(current net)가 배선되기 전에 배선된 현존하는 네트의 와이어 세그먼트에 의해 그리드가 점유된다면, 그리드는 현재 네트의 경로를 저지하기 위해 데이타를 보유한다.
실제적인 배선 프로세스에서, 네트들은 일반적으로 배선 영역에서 한번에 하나의 네트가 배선된다. 만약 현재의 네트가 현존하는 네트로 인해 최적 경로로 동작할 수 없다면, 립업 및 재배선 기법이 현존하는 네트를 제거하기 위해 사용된다. 현존하는 네트의 립업 및 재배선 동작 전에, 현재 네트는 배선의 질과 현존하는 네트의 립업 및 재배선 비용을 계산하기 위한 스코어(score) 갖고 있다. 스코어 계산을 포함하는 메이즈 방법은 린 연롱(Youn-Long Lin)외 다수에 의해 출판된 A Detailed Router Based On Incremental Routing Modifications : Mighty(CAD의 IEEE 트랜잭션, CAD-6권, 1987년)라는 제목으로 된 문서에 기술되어 있다.
이상에서 언급한 방법에서, 현재 네트가 다른 네트의 어떤 와이어 세그먼트도 수용하지 않는 그리드로 진입(enter)할때 스코어가 소량으로 증가되는 반면, 현재 네트가 다른 현존하는 네트의 와이어 세그먼트를 수용하는 그리드를 통과할때 스코어가 일정한 다량으로 증가되도록, 현재 네트의 스코어 계산이 수행된다. 이 방법에서, 현재 네트는 현재 네트를 방해하는 다른 네트의 존재에 상관없이, 현재 네트의 가능한 경로들 중에서 현재 네트에 대한 최소 비용을 제공하는, 즉 최소의 스코어의 배선을 제공함으로써 현재 네트의 최적 배선을 가능하게 해주는 최소 비용 경로로 배선된다. 만약 현재 네트가 현재 네트의 최소 비용 경로에서 현존하는 네트에 의해 방해를 받는다면, 현존하는 네트는 현재 네트가 최소 비용 경로로 동작할 수 있도록 립업 및 재배선된다. 이 방법은 예를 들면, 신현철 외 다수에 의해 출판된 SILK: A Simulated Evolution Router(CAD의 IEEE 트랜잭션, 1989년, pp.1108-1114)이라는 제목의 문서에 방법이 기술되어 있다.
본 발명의 목적은 배선하는데 보다 적은 시간을 사용함으로써 LSI 설계에 대한 비용을 감소시키는, LSI에서의 상호접속 배선 설계 방법을 제공하는데 있다.
본 발명에 따라, 다음 단계를 포함하는 LSI에서의 상호접속 배선을 설계하는 방법이 제공되며, 이러한 설계 방법은: 각각의 그리드들이 제1 비용 및 제1 비용보다 적은 제2 비용으로부터 선택된 단위 비용에 할당되는 다수의 그리드들의 행렬로 표시되는 배선 영역에서 배선될 미배선된 네트들 중에서 현재 네트를 선택하는 단계; 현재 네트에 대한 가능한 경로들 각각이 그리드들중 하나의 그리드와 대응해서 각각 수용된 다수의 경로 세그먼트들을 포함하는 다수의 가능한 경로들을 선택하는 단계; 비용 합계는 다수의 경로들 각각의 경로 세그먼트들 각각을 수용하는 그리드들 각각의 단위 비용 각각을 포함하고, 제1 비용이 지금까지 배선된 가능한 경로들 각각의 경로 세그먼트들 중 하나의 경로 세그먼트를 수용하는 다른 그리드들에서 수용되는 어떤 와이어 세그먼트도 갖고 있지 않는 제1 현존하는 네트의 와이어 세그먼트를 수용하는 그리드들 중 하나의 그리드에 할당되고, 제2 비용이 지금까지 배선된 가능한 경로들 각각의 경로 세그먼트들 중 하나의 세그먼트를 수용하는 다른 그리드들에서 수용되는 다른 와이어 세그먼트를 갖고 있는 제2 현존하는 네트의 와이어 세그먼트를 수용하는 그리드들 중 하나에 할당되는 다수의 가능한 경로들 각각의 비용 합계를 산출(scoring)하는 단계; 및 가능한 경로들 중에서 비용 합계의 최소 스코어를 제공하는 최소 비용 경로를 선택하는 단계를 포함한다.
본 발명의 특징 및 장점 뿐만 아니라 상술된 목적과 다른 목적들은 첨부된 도면을 참조한 다음의 상세한 설명으로부터 명확히 이해될 것이다.
본 발명의 양호한 실시예를 기술하기에 앞서, 본 발명의 이해를 돕기 위해 종래의 방법 및 문제들을 기술하겠다.
제1도 및 제2도는 VLSI 또는 ULSI에서의 상호 접속 배선 설계에 있어 종래의 배선과정을 설명하기 위해 도시된 배선 영역의 개략 평면도이다. 제1도 및 제2도는 네트(11)와 네트(12)를 포함하는 현존하는 네트에 있는 현재 네트의 배선을 선택하기 전후의 배선 영역(10)을 각각 도시한 것이다. 배선 영역(10)은 다수의 그리드들(13)의 행렬로 표시되는데, 그리드들 각각은 단일 네트의 단일 와이어 세그먼트를 수용한다. 각각의 그리드들(13)은 다수의 칼럼 트랙들과 다수의 로우 트랙들의 교점으로 구성된다. 현재 네트가 그리드 S로부터 그리드 D로 배선되는데, 상기 그리드들 둘다 현재 네트의 접속 핀들 또는 전극들을 수용한다고 가정된다.
배선 영역(10)에서 각각 인접한 2개의 그리드들(13) 사이에, 얇은 화살표들(14)와 두꺼운 화살표들(15)가 보인다. 얇은 화살표들(14) 각각은 네트가 얇은 화살표(14)의 방향으로 그리드들 증가(advance)시킬때 추가되는 길이 비용을 표시하는 비용 값을 1로 가정하는 낮은 비용을 가리킨다. 두꺼운 화살표들(15) 각각은 길이 비용과 립업 및 재배선 비용을 포함하는 비용 값을 10으로 가정하는 높은 비용을 가리킨다. 즉, 립업 및 재배선 비용은 비용 값을 9로 가정하는데, 여기에서 네트가 현존하는 네트의 와이어 세그먼트를 수용하는 인접한 그리드로 진입하기 위해 두꺼운 화살표(15)의 방향으로 증가할때 길이 비용이 부가된다. 따라서, 예를 들면, 현재 네트의 스코어는 현재 네트가 하나의 그리드를 그리드 S로부터 네트(12)의 와이어 세그먼트를 수용하는 그리드 A 위쪽으로 증가시킬 때 10만큼 증가되고, 게다가 현재 네트가 하나의 그리드를 그리드 A로부터 위쪽으로 증가시킬때 10만큼 또 증가된다.
그리드 S로부터 그리드 D로의 현재 네트에 대한 다수의 가능한 경로들이 있는데, 제1 경로에서 현재 네트는 그리드 S로부터 그리드 A 및 그리드 B를 통과하여 그리드 D로 증가하고(S-A-B-D), 제2 경로에서 현재 네트는 그리드 S로부터 그리드 A 및 그리드 C를 통과하여 그리드 D로 증가한다(S-A-C-D). 제1 경로 S-A-B-D는 5개의 길이 비용들과 2개의 립업 및 재배선 비용들을 포함하는 스코어가 23으로 되는 한편, 제2 경로 S-A-C-D가 5개의 길이 비용들과 3개의 립업 및 재배선 비용들을 포함하는 스코어가 32로 된다. 따라서, 제2도의 점선(16)으로 도시된 현재 네트의 제1 경로 S-A-B-D가 현존하는 네트들의 와이어 세그먼트와 오버랩하는 것을 허용하는 반면, 그리드 S로부터 그리드 D로의 가능한 경로들 중에서 최소 비용 경로로 선택된다.
그러나, 이상에서 언급된 경우에서, 네트(11) 및 네트(12)는 현재 네트가 제2 경로 S-A-B-D(16)으로 작동할 수 있도록 립업 및 재배선되어야 한다. 현존하는 네트들의 립업 및 재배선과 현재 네트의 배선의 결과, 현재 네트(16) 및 재배선된 네트들(11A 및 12A)를 포함하는 상호 접속의 최종 형태로서 제3도에 도시되어 있다.
이상에서 언급된 종래의 방법에서, 2개의 현존하는 네트들, 네트(11) 및 네트(12)는 현재 네트가 최소 비용 경로(16)에서 작동할 수 있도록 립업 및 재배선된다. 이해되겠지만, 종래의 방법에서 현재 네트가 단일 현존하는 네트의 수개의 와이어 세그먼트들 보다는 다수의 현존하는 네트들 각각의 단일 와이어 세그먼트와 오버랩하도록 현재 네트의 최소 비용 경로가 선택될 수도 있다. 그러나 다수의 현존하는 네트들 각각의 단일 와이어 세그먼트와 오버랩하는 경우에, 상호접속 배선을 설계하기 위한 배선 컴퓨터에서 많은 프로세싱 시간이 소비되는데, 이러한 것은 다수의 현존하는 네트들 각각이 배선 컴퓨터의 배선 과정에서 개별적으로 립업 및 재배선되기 때문이다. 따라서, 종래의 방법에서, 현존하는 네트들의 립업 및 재배선 작동을 위해 많은 시간이 소비될 수 있고, 상호 접속 배선을 설계하는데 많은 비용이 드는 결과를 낳게 된다.
이하, 첨부 도면을 참조하여 본 발명을 상세히 설명하고자 한다.
제4도를 참조하면, 본 발명의 양호한 실시예에 따른 방법의 플로우챠트가 도시되어 있다. 플로우챠트는 제1 단계 S1 내지 제7 단계 S7을 포함한다. 제1 단계 S1에서, 현태 네트를 지정하기 위해 미배선된 네트들 중 하나를 선택한다. 남아 있는 미배선 네트가 없다면, 배선 과정을 종료하는 단계 S2로 진행하게 된다. 현재 네트가 단계 S1에서 선택된 후에, 현재 네트의 배선 과정이 뒤따르게 된다. 먼저, 현재 네트의 최소 비용 경로를 획득하기 위한 탐색 단계 S3이 수행된다. 이 단계에서, 현재 네트가 현존하는 네트들을 오버랩하도록 허용하면서, 다수의 가능한 경로들이 현재 네트의 제1 경로로 선택된다. 그후, 가능한 경로들 각각의 비용이 가능한 경로들 각각의 비용 합계를 획득하기 위해 배선을 따라 산출된다. 그후, 최소 비용 합계를 제공하는 최소 비용 경로가 현재 네트의 가능한 경로들 중에서 선택된다.
그 후, 현존하는 네트들의 립업을 위해 립업 단계 S4가 수행된다. 그후, 현재 네트가 선택된 최소 비용 경로 또는 선택된 최소 비용 경로를 수정함으로써 획득되는 수정된 경로에서 고정된다. 현재 네트의 고정 후에 최종 단계 S6이 립업된 현존하는 네트들을 재배선하고 고정하기 위해 수행된다. 그후 플로우는 남아 있는 미배선된 네트들 모두를 배선하기 위해 루프 플로우(loop flow)를 작동시키도록 제1 단계 S1로 복귀된다. 만약 단계 S1에서 미배선된 네트가 없다면, 단계는 종료 단계 S2로 진행한다.
상술된 프로세스에서, 현재 네트의 가능한 경로들 각각의 비용 합계는 제1 비용 내지 제4 비용을 포함할 수도 있다. 제1 비용은 가능한 경로들 중 하나를 작동시키는 현재 네트가 현존하는 네트의 와이어 세그먼트를 수용하는 그리드로 진입할 때, 즉, 가능한 경로들 각각을 작동시키는 현재 네트가 상기 그리드로 진입할 때 스코어되는데, 여기서 현존하는 네트의 와이어 세그먼트는 지금까지 배선된 가능한 경로들 중 한 경로의 경로 세그먼트와 오버랩하는 다른 어떤 와이어 세그먼트도 갖고 있지 않다. 제2 비용은 가능한 경로들 중 하나의 경로를 작동시키는 현재 네트가 현존하는 네트의 와이어 세그먼트를 수용하는 그리드로 진입시킬 때 산출되는데, 현존하는 네트의 와이어 세그먼트는 현존하는 네트의 다른 와이어 세그먼트가 이미 지금까지 배선된 가능한 경로들 중 하나의 경로의 경로 세그먼트를 오버랩함에 따라 탐색되었기 때문에 현존하는 네트를 오버랩함에 따라 메모리에 저장된다. 제3 비용은 현재 네트가 다층 상호접속의 층들 각각에 하나의 그리드를 증가시킬때 스코어되는 반면, 제4 비용은 현재 네트가 비아-홀(via-hole)을 통과하여 하나의 층으로부터 인접한 층으로 통과할때 스코어된다.
제2 비용은 본 발명의 원리에 따른 제1 비용의 비용보다 적게 설정된다. 현재 네트의 최적 배선의 탐색은 가능한 경로들 중에서 최소 비용 경로, 즉 현재 네트의 전체 배선에서 스코어된 최소 비용 합계를 제공하는 경로를 찾기 위해 행해진다.
단계 S5에서, 현재 네트의 실제 경로는 현재 네트의 선택된 경로에서의 벤드(bend) 수가 선택된 배선보다 더 간단한 상호접속 배선을 찾기 위해 선정된 수보다 작도록 수정된다. 그러한 수정은 전술된 바와 같은 현철 외 다수에 의해 출판된 문서에 기술되어 있다. 만약 그러한 수정이 불필요하다면, 즉, 경로의 결합들이 상호 접속의 질을 낮추리라고 생각되지 않는다면, 수정은 단계 S5에서 수행되지 않고 현재 네트는 단계 S3에서 선택된 최소 비용 경로에서 단순히 고정된다. 단계 S6에서, 립업된 현존하는 네트들은 현재 네트가 고정된 경로로 작동할 수 있도록 재배선된다. 재배선될 현존하는 네트들의 수는 종래의 방법으로 재배선될 현존하는 네트들의 수보다 적거나 또는 그 이하일 것이다.
간단히, 종래의 방법에 비해서 본 발명의 특징은 제2 비용이 제1 비용보다 더 낮게 설정됨으로써 현재의 네트로 하여금 후에 점유된 그리드들을 통과할 수 있도록 하기 위해 립업 및 재배선될 현존하는 네트들의 수를 감소시킨다는 것이다. 이러한 특징들을 제5도 내지 제7도를 참조하여 자세히 설명하겠다.
현재 네트의 최소 비용 경로의 탐색은 제1도의 배선 영역과 같은 기하학 구조를 갖고 있는 제5도의 배선 영역에서 수행되어진다고 생각된다.
제5도에서, 화살표들(14 및 15) 각각은 제1도의 비용과 마찬가지로 인접한 2개의 그리드에 대한 비용을 나타낸다. 다시 말하면, 얇은 화살표들(14) 각각은 길이 비용을 표시하고 두꺼운 화살표들(15) 각각은 길이 비용과 인접한 2개의 그리드들의 목적하는 그리드에 할당되는 립업 및 재배선 비용의 조합을 표시한다. 이 실시예에서, 얇은 화살표(14)는 비용 값이 1인 비용을 표시하는 반면, 두꺼운 화살표(15)는 비용 값이 10인 비용을 표시한다. 따라서, 가능한 경로들 중 하나의 경로를 따라 작동하는 현재 네트가 그리드로부터 인접한 그리드로 진입하여 가능한 경로들 중 한 경로의 배선 과정에서 지금까지 배선된 현재 네트와 오버랩하는 어떤 다른 와이어 세그먼트도 갖고 있지 않은 현존하는 네트의 와이어 세그먼트를 수용한다면, 가능한 경로들 중 한 경로에 대한 스코어는 10만큼 추가된다. 그러나, 가능한 경로들 중 하나의 경로를 따라 작동하는 현재 네트가 현존하는 그리드로 진입하여 네트의 와이어 세그먼트를 수용한다면 립업 및 재배선 비용은 길이 비용에 추가되지 않는데, 여기서 현존하는 네트의 와이어 세그먼트는 지금까지 수행된 가능한 경로들 중 한 경로의 커런트 배선 과정 동안, 즉, 현재 네트가 그리드에 진입하기 전에, 다른 그리드로 현재 네트를 오버랩하는 것으로 발견된다.
제5도에서, 가능한 경로들 중 한 경로를 따라 작동하는 현재 네트가 배선 과정에서 그리드 S로부터 그리드 A 위쪽으로 한 그리드 증가시킨다면, 현재 네트의 스코어는 네트(12)로 인해 10으로 가정된다. 게다가, 현재 네트가 그리드 A로부터 한 그리드를 위쪽으로 증가시킨다면, 현재 네트의 스코어는 1씩, 즉, 얇은 화살표(14)로 표시되는 길이 비용만큼 추가된다. 이러한 것은 현재 네트가 현재 네트와 함께 이미 오버랩된 네트(12)를 단순히 오버랩함으로써 목적하는 그리드에서 네트(12)를 오버랩하는 것과 상관없이 립업 및 재배선되기 때문이다.
유사한 방법에서, 현재 네트의 비용 합계가 그리드 S로부터 그리드 A 및 그리드 C를 통과하여 그리드 D로의 제2 경로(S-A-C-D)에서 14가 되는 반면, 그리드 S로부터 그리드 A 및 그리드 B를 통과하여 그리드 D로의 제1 경로(S-A-B-D)에서 그리드 S로부터 현재 네트의 비용 합계가 23이 되도록, 각각의 가능한 경로를 따라 작동하는 현재 네트의 비용이 카운트된다. 그러므로, 제2 경로(17)은 현태 네트의 가능한 경로들 중에서 최소 비용 경로로 선택된다. 현태 네트가 제6도에 점선으로 도시된대로 제2 경로(17)를 통과시키도록, 오직 하나의 네트, 즉, 네트(12)를 립업 및 재배선하는 것으로 충분하다.
제7도는 수정된 현존하는 네트(12B)를 획득하기 위해 네트(12)를 립업 및 재배선함으로써 그리고 선택된 최소 경로에서 현재 네트(17)을 고정함으로써 획득된 배선 영역의 최종 형태를 도시한 것이다. 따라서, 현재 네트의 배선이 완료되고, 다른 현재 네트가 다음의 미배선된 네트의 배선을 처리하기 위해 선택된다.
양호한 실시예에 따라, 보다 작은 수의 현존하는 네트의 배선과정이 보다 적은 시간을 소비하도록 립업 및 재배선될 것이다. 예를 들면, 500개의 미배선 네트들이 본 발명에 따라 배선되는데, 여기서 2개의 현존하는 네트들의 평균이 립업 및 재배선되는 종래의 방법에 비해서 단일 현존하는 네트의 평균은 립업 및 재배선된다고 가정하고, 네트들 각각의 배선 또는 재배선 과정이 배선 컴퓨터에서 1초의 시간이 걸린다고 가정하자. 종래의 방법에서는
500 x 3 x 1 = 1500초
의 시간이 걸리는 반면, 본 방법에서는
500 x 2 x 1 = 1000초
의 시간이 걸린다. 결국 종래의 방법에 비해서 500초의 시간이 감소된다.
이상에서 언급된 실시예에서, 제2 비용은 값이 0으로 선택된다. 그러나, 제2 비용은 제2 비용이 제1 비용보다 적은 한에 있어서는 어떤 값일 수도 있다. 유사하게, 제1 비용은 제3 비용(제1 길이 비용) 및 제4 비용(제2 길이 비용)과 평균을 내서 설정된 어떠한 값으로도 선택될 수 있다. 예를 들면, 제2 비용은 현존하는 네트의 재배선에 요구되는 시간의 양을 고려하면서 선택될 수 있다.
지금까지, 본 발명의 양호한 실시예를 참조하여 상세하게 기술하였지만, 이 설명은 단지 예에 불과하고, 제한적 의미로 해석되지 않는다. 또한, 본 분야에 숙련된 기술자들은 본 발명의 실시예를 여러가지 형태로 변화시킬 수 있다. 이러한 변환 및 부수적인 실시예는 첨부된 특허 청구의 범위에 의해서만 제한된다.

Claims (8)

  1. 각각의 단위 비용(unit cost)이 할당되어 있는 그리드(grid)들의 행렬로 표시되는 LSI 내의 네트(net)에 대해, 다수의 가능한 경로들에 대응하는 비용을 기초로 하여 상호 접속 배선(interconnection route)을 설계하는 방법에 있어서, a) 상기 그리드들 중 하나에 각각 대응하는 다수의 경로 세그먼트들을 각각 포함하는 상기 다수의 가능한 경로를 상기 네트에 대해 선택하는 단계; b) 각 경로에 대하여 상기 경로 내의 각각의 세그먼트에 대응하는 비용들을 합산하되, 상기 각 세그먼트의 비용은 대응하는 그리드와 관련되며, 상기 각 그리드와 관련되는 비용이 b-1) 다른 네트로부터 와이어 세그먼트(wire segment)를 이전에 받지 않는 빈 그리드(empty grid)와 관련된 최소 비용(the smallest cost), b-2) 다른 네트로부터 와이어 세그먼트를 이전에 받은 그리드와 관련되어 있는 최대 비용으로서, 상기 다른 네트가 다른 그리드에서 상기 경로의 세그먼트와 교차하지 않아서, 그러한 최대 비용 그리드에서 상기 가능한 경로가 다른 네트와 처음으로 교차하게 되어 있는 최대 비용(the largest cost), 및 b-3) 다른 네트로부터 와이어 세그먼트를 이전에 받은 그리드와 관련되어 있는 중간 비용으로서, 상기 다른 네트가 다른 그리드에서 상기 경로의 세그먼트와 교차하여서, 그러한 중간 비용 그리드에서 상기 가능한 경로가 다른 네트와 교차하는 것이 처음이 아닌 중간 비용(intermediate cost)중 하나인 단계; 및 c) 상기 가능한 경로 중 최소의 합산 비용을 갖는 경로를 상기 네트에 대한 상기 상호 접속 배선으로서 선택하는 단계를 포함하는 것을 특징으로 하는 LSI에서의 상호 접속 배선 설계 방법.
  2. 제1항에 있어서, 상기 중간 비용은 길이 비용(length cost)으로 구성되는 것을 특징으로 하는 LSI에서의 상호 접속 배선 설계 방법.
  3. 제1항에 있어서, 상기 최대 비용, 중간 비용 및 최소 비용 각각은 상기 각 경로 세그먼트의 길이를 나타내는 길이 비용을 포함하는 것을 특징으로 하는 LSI에서의 상호 접속 배선 설계 방법.
  4. 제3항에 있어서, 상기 최소 비용은 상기 길이 비용으로 구성되는 것을 특징으로 하는 LSI에서의 상호 접속 배선 설계 방법.
  5. 제1항에 있어서, 상기 중간 비용은 상기 최소 비용과 동일한 것을 특징으로 하는 LSI에서의 상호 접속 배선 설계 방법.
  6. 다수의 그리드의 행렬로 표시되는 상호 접속 배선 영역에서의 상호 접속 배선 설계 방법에 있어서, 상기 방법은 상기 제1 그리드로부터 상기 제2 그리드로 연장되는 현재 네트에 대해 최적의 경로를 구하는 단계를 포함하고; 상기 방법은 상기 현재 네트에 대해 상기 제1 그리드로부터 상기 제2 그리드까지 가능한 경로를 지정하는 단계; 상기 현재 네트가 현재의 그리드로부터 상기 제1 그리드와 제2 그리드 사이에 있는 다음의 그리드로 진행할 경우, a) 상기 전류 그리드가 제1의 현존하는 네트의 와이어 세그먼트에 의해 점유되지 않고 상기 다음 그리드가 상기 제1의 현존하는 네트의 와이어 세그먼트에 의해 점유되는 경우에는 제1 비용, b) 상기 전류 그리드가 제2의 현존하는 네트의 와이어 세그먼트에 의해 점유되고 상기 다음 그리드가 상기 제2의 현존하는 네트의 다른 와이어 세그먼트에 의해 점유되는 경우에는 제2 비용으로서, 상기 제2 비용은 상기 제1 비용보다 작고, 상기 제1 및 제2의 현존하는 네트가 상기 현재 네트의 배선 이전에 배선되게 되어 있는 제2 비용, 및 c) 상기 현재 네트가 상기 전류 그리드로부터 상기 다음의 그리드로 진행할 때에는 그 때마다 제3 비용을 계산함으로써 상기 다수의 가능한 경로 각각에 대한 비용 합계를 산출하는 단계; 상기 다수의 가능한 경로에 대한 상기 비용 합계를 비교하는 단계; 상기 현재 네트에 대한 상기 최적의 배선으로서, 상기 다수의 가능한 경로에 대한 상기 비용 합계 중 최소의 비용 합계를 제공하는 제1 배선을 선택하는 단계: 및 상기 제1 배선을 따라 연장되어 있는 상기 현재 네트에 의해 점유된 그리드를 우회(circumvent)하기 위해, 상기 제1의 현존하는 네트와 상기 제2의 현존하는 네트가 있으면 이들을 립-업(ripping-up)하고 재배선(rerouting)하는 단계를 포함하는 것을 특징으로 하는 상호접속 배선 영역에서의 상호 접속 배선 설계 방법.
  7. 제6항에 있어서, 상기 제2 비용은 영(zero)이고, 상기 제1 비용은 영보다 큰 것을 특징으로 하는 상호접속 배선 영역에서의 상호 접속 배선 설계 방법.
  8. 제6항에 있어서, 상기 제2 비용은 상기 현재 네트와 간섭하지 않도록 상기 제2의 현존하는 네트를 재배선하는데 필요한 시간량과 직접적으로 관련되는 것을 특징으로 하는 상호접속 배선 영역에서의 상호 접속 배선 설계 방법.
KR1019940032072A 1993-12-01 1994-11-30 Lsi용 상호접속 배선 설계 방법 KR0153392B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-301398 1993-12-01
JP5301398A JPH07152802A (ja) 1993-12-01 1993-12-01 配線設計方法

Publications (2)

Publication Number Publication Date
KR950021227A KR950021227A (ko) 1995-07-26
KR0153392B1 true KR0153392B1 (ko) 1998-11-16

Family

ID=17896392

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940032072A KR0153392B1 (ko) 1993-12-01 1994-11-30 Lsi용 상호접속 배선 설계 방법

Country Status (3)

Country Link
US (1) US5717600A (ko)
JP (1) JPH07152802A (ko)
KR (1) KR0153392B1 (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6266802B1 (en) * 1997-10-27 2001-07-24 International Business Machines Corporation Detailed grid point layout using a massively parallel logic including an emulator/simulator paradigm
US6889372B1 (en) 2000-07-15 2005-05-03 Cadence Design Systems Inc. Method and apparatus for routing
US6898773B1 (en) 2002-01-22 2005-05-24 Cadence Design Systems, Inc. Method and apparatus for producing multi-layer topological routes
US7107564B1 (en) 2001-06-03 2006-09-12 Cadence Design Systems, Inc. Method and apparatus for routing a set of nets
US6877146B1 (en) 2001-06-03 2005-04-05 Cadence Design Systems, Inc. Method and apparatus for routing a set of nets
US6957411B1 (en) 2001-06-03 2005-10-18 Cadence Design Systems, Inc. Gridless IC layout and method and apparatus for generating such a layout
US6829757B1 (en) 2001-06-03 2004-12-07 Cadence Design Systems, Inc. Method and apparatus for generating multi-layer routes
US6957408B1 (en) 2002-01-22 2005-10-18 Cadence Design Systems, Inc. Method and apparatus for routing nets in an integrated circuit layout
US7069530B1 (en) 2001-06-03 2006-06-27 Cadence Design Systems, Inc. Method and apparatus for routing groups of paths
US6795958B2 (en) * 2001-08-23 2004-09-21 Cadence Design Systems, Inc. Method and apparatus for generating routes for groups of related node configurations
US6678876B2 (en) * 2001-08-24 2004-01-13 Formfactor, Inc. Process and apparatus for finding paths through a routing space
US6862727B2 (en) 2001-08-24 2005-03-01 Formfactor, Inc. Process and apparatus for adjusting traces
US7117468B1 (en) 2002-01-22 2006-10-03 Cadence Design Systems, Inc. Layouts with routes with different spacings in different directions on the same layer, and method and apparatus for generating such layouts
US7089524B1 (en) 2002-01-22 2006-08-08 Cadence Design Systems, Inc. Topological vias route wherein the topological via does not have a coordinate within the region
US7013451B1 (en) 2002-01-22 2006-03-14 Cadence Design Systems, Inc. Method and apparatus for performing routability checking
US6973634B1 (en) 2002-01-22 2005-12-06 Cadence Design Systems, Inc. IC layouts with at least one layer that has more than one preferred interconnect direction, and method and apparatus for generating such a layout
US6938234B1 (en) 2002-01-22 2005-08-30 Cadence Design Systems, Inc. Method and apparatus for defining vias
US7080329B1 (en) 2002-01-22 2006-07-18 Cadence Design Systems, Inc. Method and apparatus for identifying optimized via locations
US7096449B1 (en) 2002-01-22 2006-08-22 Cadence Design Systems, Inc. Layouts with routes with different widths in different directions on the same layer, and method and apparatus for generating such layouts
US6944841B1 (en) 2002-01-22 2005-09-13 Cadence Design Systems, Inc. Method and apparatus for proportionate costing of vias
US6892371B1 (en) 2002-01-22 2005-05-10 Cadence Design Systems, Inc. Method and apparatus for performing geometric routing
US7047512B1 (en) 2002-06-04 2006-05-16 Cadence Design Systems, Inc. Method and apparatus for specifying a cost function that represents the estimated distance between an external state and a set of states in a space
US6889371B1 (en) 2002-06-04 2005-05-03 Cadence Design Systems, Inc. Method and apparatus for propagating a function
US7073151B1 (en) 2002-06-04 2006-07-04 Cadence Design Systems, Inc. Method and apparatus for identifying a path between a set of source states and a set of target states in a triangulated space
US7069531B1 (en) 2002-07-15 2006-06-27 Cadence Design Systems, Inc. Method and apparatus for identifying a path between source and target states in a space with more than two dimensions
KR20040008382A (ko) * 2002-07-18 2004-01-31 정문영 최저요금 사업자 루트 접속기
US7216308B2 (en) * 2002-11-18 2007-05-08 Cadence Design Systems, Inc. Method and apparatus for solving an optimization problem in an integrated circuit layout
US6892369B2 (en) * 2002-11-18 2005-05-10 Cadence Design Systems, Inc. Method and apparatus for costing routes of nets
US7093221B2 (en) * 2002-11-18 2006-08-15 Cadence Design Systems, Inc. Method and apparatus for identifying a group of routes for a set of nets
JP2007165487A (ja) * 2005-12-12 2007-06-28 Nec Electronics Corp 半導体装置及びその設計方法
US7851298B2 (en) * 2007-10-29 2010-12-14 Hynix Semiconductor Inc. Method for fabricating transistor in a semiconductor device utilizing an etch stop layer pattern as a dummy pattern for the gate electrode formation
US8291366B2 (en) * 2008-12-04 2012-10-16 Stmicroelectronics Pvt Ltd Routing system and method using a routing tree rip-up
US8239808B2 (en) * 2008-12-05 2012-08-07 Stmicroelectronics International N.V. Routing system
US8312409B1 (en) * 2010-03-05 2012-11-13 Xilinx, Inc. Multi-threaded deterministic router
US10747936B1 (en) * 2019-07-31 2020-08-18 Cadence Design Systems, Inc. System, method, and computer program product for genetic routing in an electronic circuit design

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3702004A (en) * 1970-01-08 1972-10-31 Texas Instruments Inc Process and system for routing interconnections between logic system elements
US3702003A (en) * 1970-10-09 1972-10-31 Marathon Oil Co Algorithm to minimize iterative computation in a process for the analysis or design of a physical system
US3681782A (en) * 1970-12-02 1972-08-01 Honeywell Inf Systems Machine process for positioning interconnected components to minimize interconnecting line length
US4495559A (en) * 1981-11-02 1985-01-22 International Business Machines Corporation Optimization of an organization of many discrete elements
US4615011A (en) * 1983-12-19 1986-09-30 Ibm Iterative method for establishing connections and resulting product
US4636965A (en) * 1984-05-10 1987-01-13 Rca Corporation Routing method in computer-aided-customization of universal arrays and resulting integrated circuit
US4754408A (en) * 1985-11-21 1988-06-28 International Business Machines Corporation Progressive insertion placement of elements on an integrated circuit
JPH0748221B2 (ja) * 1989-01-19 1995-05-24 富士通株式会社 経路探索処理方法
JP2522420B2 (ja) * 1989-11-28 1996-08-07 日本電気株式会社 自動配線設計装置
US5361214A (en) * 1990-07-09 1994-11-01 Kabushiki Kaisha Toshiba Method for automatically determining wiring routes
US5309370A (en) * 1990-12-13 1994-05-03 Vlsi Technology, Inc. Method for placement of connectors used interconnecting circuit components in an integrated circuit
JPH05242200A (ja) * 1992-01-31 1993-09-21 Nec Corp 引きはがし再配線処理方式

Also Published As

Publication number Publication date
US5717600A (en) 1998-02-10
JPH07152802A (ja) 1995-06-16
KR950021227A (ko) 1995-07-26

Similar Documents

Publication Publication Date Title
KR0153392B1 (ko) Lsi용 상호접속 배선 설계 방법
US8386984B2 (en) Interconnect routing methods of integrated circuit designs
US5657242A (en) Method of determining routes for a plurality of wiring connections and a circuit board produced by such a method
US6609237B1 (en) Routing path finding method for automated routing/designing process and computer-readable storage medium having stored thereon routing path finding program
EP0145925B1 (en) Iterative method for establishing connections between nodes and the resulting product
US5880970A (en) Towards optimal Steiner tree routing in the presence of rectilinear obstacles
US6353918B1 (en) Interconnection routing system
US20010009031A1 (en) Method and apparatus for global routing, and storage medium having global routing program stored therein
JPH077427B2 (ja) ノードの相互接続方法
JPH10270563A (ja) 集積回路の自動概略配線方法
US5550714A (en) Schematic generator and schematic generating method
US6766502B1 (en) Method and apparatus for routing using deferred merging
US20140215426A1 (en) Routing interconnect of integrated circuit designs with varying grid densities
Liu et al. Chip-level area routing
US5825659A (en) Method for local rip-up and reroute of signal paths in an IC design
US6477690B1 (en) In-place repeater insertion methodology for over-the-block routed integrated circuits
Cha et al. A simple and effective greedy multilayer router for MCMs
US6477692B1 (en) Method and apparatus for channel-routing of an electronic device
US20180285507A1 (en) Engineering change order aware global routing
Fisher A multi-pass, multi-algorithm approach to PCB routing
JP2002215704A (ja) モジュールの端子位置決定方法及び装置
JP3178905B2 (ja) 自動配線方式
JPH0512384A (ja) 自動配線方法
JP3111970B2 (ja) 半導体集積回路の自動配線方法
JP2836434B2 (ja) 多層チャネル配線装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040624

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee