JPH07152802A - 配線設計方法 - Google Patents
配線設計方法Info
- Publication number
- JPH07152802A JPH07152802A JP5301398A JP30139893A JPH07152802A JP H07152802 A JPH07152802 A JP H07152802A JP 5301398 A JP5301398 A JP 5301398A JP 30139893 A JP30139893 A JP 30139893A JP H07152802 A JPH07152802 A JP H07152802A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- net
- cost
- short
- nets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】配線設計の引きはがし再配線処理において、引
きはがすネットを少なくして再配線の時間を短縮するこ
とにある。 【構成】他ネットとのショートを許してコスト最小の配
線経路を求める処理ステップと、ショートされた配線を
はがす処理ステップと、ネットの配線と最初にショート
するときのコストを同一ネットとショートし続けるとき
のコストより重くする処理ステップとを含み、引きはが
したネットの再配線を行う。
きはがすネットを少なくして再配線の時間を短縮するこ
とにある。 【構成】他ネットとのショートを許してコスト最小の配
線経路を求める処理ステップと、ショートされた配線を
はがす処理ステップと、ネットの配線と最初にショート
するときのコストを同一ネットとショートし続けるとき
のコストより重くする処理ステップとを含み、引きはが
したネットの再配線を行う。
Description
【0001】
【産業上の利用分野】本発明は配線の設計方法に関し、
特に引きはがし再配線の設計方法に関する。
特に引きはがし再配線の設計方法に関する。
【0002】
【従来の技術】従来、集積回路の配線設計においては、
複数のネットを一括して配線する方法と、1ネットずつ
配線する手法とがある。特に、後者の場合は先に配線し
たネットの配線が後から配線するネットの障害となり、
後のネットの配線ができなくなることがある。従来これ
を解決する技術として引きはがし再配線手法が用いられ
ている。
複数のネットを一括して配線する方法と、1ネットずつ
配線する手法とがある。特に、後者の場合は先に配線し
たネットの配線が後から配線するネットの障害となり、
後のネットの配線ができなくなることがある。従来これ
を解決する技術として引きはがし再配線手法が用いられ
ている。
【0003】かかる引きはがし配線手法は通常迷路法に
基づいている。この迷路法に基づく引きはがし配線手法
では、作業用データ領域は垂直方向配線格子と水平方向
配線格子の交点の集合であり、各交点にはそこに存在す
るネットの配線や配線禁止を保持している。
基づいている。この迷路法に基づく引きはがし配線手法
では、作業用データ領域は垂直方向配線格子と水平方向
配線格子の交点の集合であり、各交点にはそこに存在す
るネットの配線や配線禁止を保持している。
【0004】実際の配線処理ではネットを一本ずつ配線
し、ネットがすでにある配線に邪魔されて配線できなく
なったときに引きはがし配線処理に入る。この引きはが
し配線手法とは、すでにある配線とショートすること
(配線相互が重なり合うこと)を許してコスト付き迷路
法配線で配線経路を求めておき、この配線経路を優先し
て実現した後、ショートした配線を引きはがして引き直
す手法である。例えば、このコスト付き迷路法に関して
は、文献「A Detailed RouterBas
ed on Incremental Routing
Modifications:Mighty」(IE
EE Transactions onCompute
r−Aided Design,Vol.CAD−6,
1987)等に述べられている。
し、ネットがすでにある配線に邪魔されて配線できなく
なったときに引きはがし配線処理に入る。この引きはが
し配線手法とは、すでにある配線とショートすること
(配線相互が重なり合うこと)を許してコスト付き迷路
法配線で配線経路を求めておき、この配線経路を優先し
て実現した後、ショートした配線を引きはがして引き直
す手法である。例えば、このコスト付き迷路法に関して
は、文献「A Detailed RouterBas
ed on Incremental Routing
Modifications:Mighty」(IE
EE Transactions onCompute
r−Aided Design,Vol.CAD−6,
1987)等に述べられている。
【0005】また、従来の引きはがし手法は配線のある
格子点を通過するたびに一定のコストを加算するという
条件のもとでコスト最小の経路を求めることにより、な
るべく他のネットとショートする個所を少なくするとい
うものであった。このようなコスト付けの様子は、LI
N他の文献「SILK:A Simulated Ev
olution Router」IEEE Trans
action ofComputer−aided D
esign,1989年、1108−1114ページに
記載されている。
格子点を通過するたびに一定のコストを加算するという
条件のもとでコスト最小の経路を求めることにより、な
るべく他のネットとショートする個所を少なくするとい
うものであった。このようなコスト付けの様子は、LI
N他の文献「SILK:A Simulated Ev
olution Router」IEEE Trans
action ofComputer−aided D
esign,1989年、1108−1114ページに
記載されている。
【0006】図4(a),(b)はそれぞれ従来の一例
を説明するための再配線前後の配線図である。図4
(a)に示すように、ここでは格子7の集まりで表され
る配線図において、ネットの配線10,11がすでに引
かれており、ネットとショートするときのコストを9、
格子7を一つ進むときのコストを1と設定した例を示し
ている。例えば、格子Sから上に進むとネット11とシ
ョートするので、このときはショートのコスト9と格子
7を進むコスト1を足した第1コスト値(10)8(太
い矢印で表現されている)が加算される。また、格子S
の上の格子からさらに上の格子に進むときもやはりネッ
ト11とショートするので、第1のコスト値(10)8
が加算される。
を説明するための再配線前後の配線図である。図4
(a)に示すように、ここでは格子7の集まりで表され
る配線図において、ネットの配線10,11がすでに引
かれており、ネットとショートするときのコストを9、
格子7を一つ進むときのコストを1と設定した例を示し
ている。例えば、格子Sから上に進むとネット11とシ
ョートするので、このときはショートのコスト9と格子
7を進むコスト1を足した第1コスト値(10)8(太
い矢印で表現されている)が加算される。また、格子S
の上の格子からさらに上の格子に進むときもやはりネッ
ト11とショートするので、第1のコスト値(10)8
が加算される。
【0007】ここで、未配線ネットXの接続すべき端子
が格子7における点Sと点Dにあるとする。このとき、
点Sから点Dに進むのに格子7のうち点S,A,B,D
の順で通って行くと、点Sから点Aへ行くのにコスト1
0、点Aから点Bへ行くのにコスト10、点Bから点D
へ行くのにコスト3がそれぞれかかるので、合計コスト
は23かかる。一方、格子7における点S,A,C,D
の順に通って行く経路の合計コストは32かかる。
が格子7における点Sと点Dにあるとする。このとき、
点Sから点Dに進むのに格子7のうち点S,A,B,D
の順で通って行くと、点Sから点Aへ行くのにコスト1
0、点Aから点Bへ行くのにコスト10、点Bから点D
へ行くのにコスト3がそれぞれかかるので、合計コスト
は23かかる。一方、格子7における点S,A,C,D
の順に通って行く経路の合計コストは32かかる。
【0008】次に、図4(b)に示すように、コスト最
小の経路としては点A,Cを通る経路よりも点A,Bを
通る最小経路12aが選ばれる。この最小経路12aを
実現するためには、2つのネット10,11の配線を引
きはがさなければならない。
小の経路としては点A,Cを通る経路よりも点A,Bを
通る最小経路12aが選ばれる。この最小経路12aを
実現するためには、2つのネット10,11の配線を引
きはがさなければならない。
【0009】図5は図4における最終配線図である。図
5に示すように、ネット10,11を引き剥がし、格子
7における点S,D間の最小経路12aにネット配線1
3aを施す。しかる後、再配線15,16を施す。
5に示すように、ネット10,11を引き剥がし、格子
7における点S,D間の最小経路12aにネット配線1
3aを施す。しかる後、再配線15,16を施す。
【発明が解決しようとする課題】上述した従来の配線設
計方法は、ある配線経路がN個のネットと1個所ずつシ
ョートするのと、1つのネットとN個所でショートする
のとでは、ショートにより加算されるコストは同じであ
る。このため、多数のネットと少しずつショートする配
線経路が選ばれることがしばしば起こり、多くのネット
を引きはがして再配線しなければならない。その結果、
ネットの引き直しの時間が増大するという欠点がある。
計方法は、ある配線経路がN個のネットと1個所ずつシ
ョートするのと、1つのネットとN個所でショートする
のとでは、ショートにより加算されるコストは同じであ
る。このため、多数のネットと少しずつショートする配
線経路が選ばれることがしばしば起こり、多くのネット
を引きはがして再配線しなければならない。その結果、
ネットの引き直しの時間が増大するという欠点がある。
【0010】すなわち、1個所のショートのコストを1
0とした場合、1つのネットAを配線するためにネット
B,ネットCと1箇所ずつショートして配線した場合、
コストは20である。他方、ネットAをネットBとだけ
3箇所でショートして配線した場合のコストは30であ
る。前者の方がコストは小さいので、従来手法ではネッ
トAの配線経路として前者の経路が採用される。しか
し、後者の場合にはネットBだけを引きはがして再配線
すればよいのに対して、前者の場合にはB,Cを引きは
がして再配線しなければならない。従って、いずれにし
ても従来手法は配線時間が長くなる配線経路を選択する
ことになる。
0とした場合、1つのネットAを配線するためにネット
B,ネットCと1箇所ずつショートして配線した場合、
コストは20である。他方、ネットAをネットBとだけ
3箇所でショートして配線した場合のコストは30であ
る。前者の方がコストは小さいので、従来手法ではネッ
トAの配線経路として前者の経路が採用される。しか
し、後者の場合にはネットBだけを引きはがして再配線
すればよいのに対して、前者の場合にはB,Cを引きは
がして再配線しなければならない。従って、いずれにし
ても従来手法は配線時間が長くなる配線経路を選択する
ことになる。
【0011】本発明の目的は、かかる再配線処理の時間
を短縮することのできる配線設計方法を提供することに
ある。
を短縮することのできる配線設計方法を提供することに
ある。
【0012】
【課題を解決するための手段】本発明の配線設計方法
は、他ネットとのショートを許してコスト最小の配線経
路を求める処理ステップと、ショートされた配線をはが
す処理ステップと、ネットの配線と最初にショートする
ときのコストを同一ネットとショートし続けるときのコ
ストより重くする処理ステップとを含み、引きはがした
ネットの再配線を行うように構成される。
は、他ネットとのショートを許してコスト最小の配線経
路を求める処理ステップと、ショートされた配線をはが
す処理ステップと、ネットの配線と最初にショートする
ときのコストを同一ネットとショートし続けるときのコ
ストより重くする処理ステップとを含み、引きはがした
ネットの再配線を行うように構成される。
【0013】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【0014】図1は本発明の概略を説明するための再配
線フロー図である。図1に示すように、本発明における
配線処理は未配線ネットがある限り続ける未配線ネット
判定ステップ1と、この未配線Aを配線するためにコス
ト最小経路の探索を行うコスト最小経路の探索ステップ
3と、この最小経路の探索処理ステップ3で見付けたコ
スト最小の経路とショートするネットの配線を引きはが
すショートネットの引き剥がし処理ステップ4と、次に
邪魔なネットを引きはがした状態で、もう一度ネットA
の配線経路を探索する処理ステップ5と、引き剥がし処
理ステップ4で引きはがした配線を再配線するステップ
6とを含んでいる。また、未配線ネット判定ステップ1
で未配線がなくなれば、終了ステップ2へ進む。
線フロー図である。図1に示すように、本発明における
配線処理は未配線ネットがある限り続ける未配線ネット
判定ステップ1と、この未配線Aを配線するためにコス
ト最小経路の探索を行うコスト最小経路の探索ステップ
3と、この最小経路の探索処理ステップ3で見付けたコ
スト最小の経路とショートするネットの配線を引きはが
すショートネットの引き剥がし処理ステップ4と、次に
邪魔なネットを引きはがした状態で、もう一度ネットA
の配線経路を探索する処理ステップ5と、引き剥がし処
理ステップ4で引きはがした配線を再配線するステップ
6とを含んでいる。また、未配線ネット判定ステップ1
で未配線がなくなれば、終了ステップ2へ進む。
【0015】次に、かかる再配線における配線経路のコ
ストとしては、ネットの配線と初めてショートするとき
に加算されるコスト、ネットと続けてショートするとき
に加算されるコスト、各層ごと及び進む方向ごとの1格
子進むコスト、配線層を変更するごとに加えられるコス
トなどがあるが、実際の配線処理は経路上のコストの総
和が最小になる経路を見付ける。しかも、ネットの配線
と初めてショートするときのコストを同一ネットと続け
てショートするときのコストよりも大きく設定する。
ストとしては、ネットの配線と初めてショートするとき
に加算されるコスト、ネットと続けてショートするとき
に加算されるコスト、各層ごと及び進む方向ごとの1格
子進むコスト、配線層を変更するごとに加えられるコス
トなどがあるが、実際の配線処理は経路上のコストの総
和が最小になる経路を見付ける。しかも、ネットの配線
と初めてショートするときのコストを同一ネットと続け
てショートするときのコストよりも大きく設定する。
【0016】また、コスト最小経路の探索ステップ3で
見付けた配線経路は形状が悪いことが多いので、ネット
Aの配線ステップ5ではよりよい形状の配線経路を見付
けるためにネットAを配線し直している。なお、ショー
トネットの引き剥がしステップ4では邪魔なネットの配
線を引きはがしたことによりネットAを他のネットとシ
ョートせずにコスト最小経路の探索ステップ3の経路で
配線できるので、配線形状が悪くても構わなければこの
処理を行わなくてもよい。更に、引き剥がしネットの再
配線ステップ6の処理はショートネット引き剥がしステ
ップ4で引きはがしたネットの配線を再配線する処理で
あるが、本発明では複数ネットとショートするよりも同
一ネットを続けてショートすることを優先するため、こ
こで再配線を行うネットの数が従来手法に比べて少なく
なる。
見付けた配線経路は形状が悪いことが多いので、ネット
Aの配線ステップ5ではよりよい形状の配線経路を見付
けるためにネットAを配線し直している。なお、ショー
トネットの引き剥がしステップ4では邪魔なネットの配
線を引きはがしたことによりネットAを他のネットとシ
ョートせずにコスト最小経路の探索ステップ3の経路で
配線できるので、配線形状が悪くても構わなければこの
処理を行わなくてもよい。更に、引き剥がしネットの再
配線ステップ6の処理はショートネット引き剥がしステ
ップ4で引きはがしたネットの配線を再配線する処理で
あるが、本発明では複数ネットとショートするよりも同
一ネットを続けてショートすることを優先するため、こ
こで再配線を行うネットの数が従来手法に比べて少なく
なる。
【0017】要するに、かかるフローにおける再配線方
法の特徴は、配線経路のコストの設定にあり、特に「あ
るネットの配線と初めてショートするときに加算される
コスト」を設けたところにある。
法の特徴は、配線経路のコストの設定にあり、特に「あ
るネットの配線と初めてショートするときに加算される
コスト」を設けたところにある。
【0018】図2(a),(b)はそれぞれ本発明の一
実施例を説明するための再配線前後の配線図である。図
2(a)に示すように、本実施例において、細い実線で
囲まれたひとつひとつの四角は格子点7であり、その格
子点7の間に引かれた太い実線は配線10,11であ
る。また、矢印は経路探索ステップの際に各格子7から
隣の格子に経路を進めるときに加算されるコストの値を
表わしており、太い矢印すなわち第1コスト値8はその
方向に配線するとコストが10かかることを表わし、細
い矢印すなわち第2コスト値9はその方向に配線すると
コストが1かかることを表わす。
実施例を説明するための再配線前後の配線図である。図
2(a)に示すように、本実施例において、細い実線で
囲まれたひとつひとつの四角は格子点7であり、その格
子点7の間に引かれた太い実線は配線10,11であ
る。また、矢印は経路探索ステップの際に各格子7から
隣の格子に経路を進めるときに加算されるコストの値を
表わしており、太い矢印すなわち第1コスト値8はその
方向に配線するとコストが10かかることを表わし、細
い矢印すなわち第2コスト値9はその方向に配線すると
コストが1かかることを表わす。
【0019】本実施例で、あるネットの配線と初めてシ
ョートするときのコストを9、同一ネットとショートし
続けるときのコストを0、格子を一つ進むときのコスト
を1と設定した例を示している。
ョートするときのコストを9、同一ネットとショートし
続けるときのコストを0、格子を一つ進むときのコスト
を1と設定した例を示している。
【0020】まず、格子Sから上の格子Aに進むと配線
(ネット)11と初めてショートするので、ショートに
よるコストが9、格子を進むコストは1なので合わせて
コスト10の第1コスト値8(太い矢印で表現されてい
る)が加算され、Sの上の格子Aからさらに上の格子に
進むときはネット11とショートし続けるので、ショー
トのコストは0、格子を進むコストは1であるので合わ
せてコスト1の第2コスト値9(細い矢印で表現されて
いる)が加算される。
(ネット)11と初めてショートするので、ショートに
よるコストが9、格子を進むコストは1なので合わせて
コスト10の第1コスト値8(太い矢印で表現されてい
る)が加算され、Sの上の格子Aからさらに上の格子に
進むときはネット11とショートし続けるので、ショー
トのコストは0、格子を進むコストは1であるので合わ
せてコスト1の第2コスト値9(細い矢印で表現されて
いる)が加算される。
【0021】以下同様にして計算すると、格子Sから格
子Dに進むのに、格子A,Bを通って行くときのコスト
は23かかり、一方格子A,Cを通って行くときのコス
トは14かかる。
子Dに進むのに、格子A,Bを通って行くときのコスト
は23かかり、一方格子A,Cを通って行くときのコス
トは14かかる。
【0022】次に、図2(b)に示すように、コスト最
小の経路の探索の結果、格子A,Cを通るコスト14の
最小経路12が選ばれる。この経路12を実現するため
には、1つのネット11を引きはがすだけで済む。
小の経路の探索の結果、格子A,Cを通るコスト14の
最小経路12が選ばれる。この経路12を実現するため
には、1つのネット11を引きはがすだけで済む。
【0023】図3は図2における最終配線図である。図
3に示すように、ネット11を引き剥がし、格子S,D
間を最終配線13により配線したあと、引き直し配線1
4を再配線する。これにより、1つの未配線ネット処理
が完了し、次の未配線ネット処理に移る。
3に示すように、ネット11を引き剥がし、格子S,D
間を最終配線13により配線したあと、引き直し配線1
4を再配線する。これにより、1つの未配線ネット処理
が完了し、次の未配線ネット処理に移る。
【0024】本実施例によれば、少ない本数のネットを
引きはがすため、再配線時間が短くなる。例えば、50
0ネットの未配線を配線する際に従来法では各ネットに
付き2ネットの引き剥がしを行っているが、本実施例で
は1ネットの引き剥がしで済む。すなわち、1ネットの
配線時間を1秒としたとき、従来法では引き剥がし再配
線に500×3×1秒=1500秒がかかるのに対し、
本実施例では500×2×1秒=1000秒で済むの
で、引き剥がし再配線時間は500秒短縮される。
引きはがすため、再配線時間が短くなる。例えば、50
0ネットの未配線を配線する際に従来法では各ネットに
付き2ネットの引き剥がしを行っているが、本実施例で
は1ネットの引き剥がしで済む。すなわち、1ネットの
配線時間を1秒としたとき、従来法では引き剥がし再配
線に500×3×1秒=1500秒がかかるのに対し、
本実施例では500×2×1秒=1000秒で済むの
で、引き剥がし再配線時間は500秒短縮される。
【0025】
【発明の効果】以上説明したように、本発明の配線設計
方法は、複数のネットの引きはがしが少なくなるので、
引きはがしたネットの再配線の時間を短縮できるという
効果がある。
方法は、複数のネットの引きはがしが少なくなるので、
引きはがしたネットの再配線の時間を短縮できるという
効果がある。
【図1】本発明の概略を説明するための配線フロー図で
ある。
ある。
【図2】本発明の一実施例を説明するための再配線過程
を表わす配線図である。
を表わす配線図である。
【図3】図2における最終配線図である。
【図4】従来の一例を説明するための再配線過程を表わ
す配線図である。
す配線図である。
【図5】図4における最終配線図である。
1 未配線ネット判定ステップ 2 終了ステップ 3 コスト最終経路の探索ステップ 4 ショートネット引き剥がしステップ 5 ネットの配線ステップ 6 引き剥がしネットの再配線ステップ 7 格子 8 第1コスト値 9 第2コスト値 10,11 配線 12 最小経路 13 最終配線 14 引き直し配線
Claims (1)
- 【請求項1】 他ネットとのショートを許してコスト最
小の配線経路を求める処理ステップと、ショートされた
配線をはがす処理ステップと、ネットの配線と最初にシ
ョートするときのコストを同一ネットとショートし続け
るときのコストより重くする処理ステップとを含み、引
きはがしたネットの再配線を行うことを特徴とする配線
設計方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5301398A JPH07152802A (ja) | 1993-12-01 | 1993-12-01 | 配線設計方法 |
KR1019940032072A KR0153392B1 (ko) | 1993-12-01 | 1994-11-30 | Lsi용 상호접속 배선 설계 방법 |
US08/667,482 US5717600A (en) | 1993-12-01 | 1996-06-24 | Method for designing an interconnection route in an LSI |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5301398A JPH07152802A (ja) | 1993-12-01 | 1993-12-01 | 配線設計方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07152802A true JPH07152802A (ja) | 1995-06-16 |
Family
ID=17896392
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5301398A Pending JPH07152802A (ja) | 1993-12-01 | 1993-12-01 | 配線設計方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5717600A (ja) |
JP (1) | JPH07152802A (ja) |
KR (1) | KR0153392B1 (ja) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6266802B1 (en) * | 1997-10-27 | 2001-07-24 | International Business Machines Corporation | Detailed grid point layout using a massively parallel logic including an emulator/simulator paradigm |
US6889372B1 (en) | 2000-07-15 | 2005-05-03 | Cadence Design Systems Inc. | Method and apparatus for routing |
US6898773B1 (en) | 2002-01-22 | 2005-05-24 | Cadence Design Systems, Inc. | Method and apparatus for producing multi-layer topological routes |
US6957411B1 (en) | 2001-06-03 | 2005-10-18 | Cadence Design Systems, Inc. | Gridless IC layout and method and apparatus for generating such a layout |
US6957408B1 (en) | 2002-01-22 | 2005-10-18 | Cadence Design Systems, Inc. | Method and apparatus for routing nets in an integrated circuit layout |
US6877146B1 (en) | 2001-06-03 | 2005-04-05 | Cadence Design Systems, Inc. | Method and apparatus for routing a set of nets |
US7069530B1 (en) | 2001-06-03 | 2006-06-27 | Cadence Design Systems, Inc. | Method and apparatus for routing groups of paths |
US7107564B1 (en) | 2001-06-03 | 2006-09-12 | Cadence Design Systems, Inc. | Method and apparatus for routing a set of nets |
US6829757B1 (en) | 2001-06-03 | 2004-12-07 | Cadence Design Systems, Inc. | Method and apparatus for generating multi-layer routes |
US6795958B2 (en) * | 2001-08-23 | 2004-09-21 | Cadence Design Systems, Inc. | Method and apparatus for generating routes for groups of related node configurations |
US6862727B2 (en) * | 2001-08-24 | 2005-03-01 | Formfactor, Inc. | Process and apparatus for adjusting traces |
US6678876B2 (en) * | 2001-08-24 | 2004-01-13 | Formfactor, Inc. | Process and apparatus for finding paths through a routing space |
US6892371B1 (en) | 2002-01-22 | 2005-05-10 | Cadence Design Systems, Inc. | Method and apparatus for performing geometric routing |
US7080329B1 (en) | 2002-01-22 | 2006-07-18 | Cadence Design Systems, Inc. | Method and apparatus for identifying optimized via locations |
US6938234B1 (en) | 2002-01-22 | 2005-08-30 | Cadence Design Systems, Inc. | Method and apparatus for defining vias |
US7036105B1 (en) | 2002-01-22 | 2006-04-25 | Cadence Design Systems, Inc. | Integrated circuits with at least one layer that has more than one preferred interconnect direction, and method for manufacturing such IC's |
US7089524B1 (en) | 2002-01-22 | 2006-08-08 | Cadence Design Systems, Inc. | Topological vias route wherein the topological via does not have a coordinate within the region |
US7013451B1 (en) | 2002-01-22 | 2006-03-14 | Cadence Design Systems, Inc. | Method and apparatus for performing routability checking |
US7096449B1 (en) | 2002-01-22 | 2006-08-22 | Cadence Design Systems, Inc. | Layouts with routes with different widths in different directions on the same layer, and method and apparatus for generating such layouts |
US6944841B1 (en) | 2002-01-22 | 2005-09-13 | Cadence Design Systems, Inc. | Method and apparatus for proportionate costing of vias |
US7117468B1 (en) | 2002-01-22 | 2006-10-03 | Cadence Design Systems, Inc. | Layouts with routes with different spacings in different directions on the same layer, and method and apparatus for generating such layouts |
US7051298B1 (en) | 2002-06-04 | 2006-05-23 | Cadence Design Systems, Inc. | Method and apparatus for specifying a distance between an external state and a set of states in space |
US7069531B1 (en) | 2002-07-15 | 2006-06-27 | Cadence Design Systems, Inc. | Method and apparatus for identifying a path between source and target states in a space with more than two dimensions |
US7073151B1 (en) | 2002-06-04 | 2006-07-04 | Cadence Design Systems, Inc. | Method and apparatus for identifying a path between a set of source states and a set of target states in a triangulated space |
US7047512B1 (en) | 2002-06-04 | 2006-05-16 | Cadence Design Systems, Inc. | Method and apparatus for specifying a cost function that represents the estimated distance between an external state and a set of states in a space |
KR20040008382A (ko) * | 2002-07-18 | 2004-01-31 | 정문영 | 최저요금 사업자 루트 접속기 |
US6892369B2 (en) * | 2002-11-18 | 2005-05-10 | Cadence Design Systems, Inc. | Method and apparatus for costing routes of nets |
US7216308B2 (en) * | 2002-11-18 | 2007-05-08 | Cadence Design Systems, Inc. | Method and apparatus for solving an optimization problem in an integrated circuit layout |
US7093221B2 (en) * | 2002-11-18 | 2006-08-15 | Cadence Design Systems, Inc. | Method and apparatus for identifying a group of routes for a set of nets |
JP2007165487A (ja) * | 2005-12-12 | 2007-06-28 | Nec Electronics Corp | 半導体装置及びその設計方法 |
US7851298B2 (en) * | 2007-10-29 | 2010-12-14 | Hynix Semiconductor Inc. | Method for fabricating transistor in a semiconductor device utilizing an etch stop layer pattern as a dummy pattern for the gate electrode formation |
US8291366B2 (en) * | 2008-12-04 | 2012-10-16 | Stmicroelectronics Pvt Ltd | Routing system and method using a routing tree rip-up |
US8239808B2 (en) * | 2008-12-05 | 2012-08-07 | Stmicroelectronics International N.V. | Routing system |
US8312409B1 (en) * | 2010-03-05 | 2012-11-13 | Xilinx, Inc. | Multi-threaded deterministic router |
US10747936B1 (en) * | 2019-07-31 | 2020-08-18 | Cadence Design Systems, Inc. | System, method, and computer program product for genetic routing in an electronic circuit design |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02190977A (ja) * | 1989-01-19 | 1990-07-26 | Fujitsu Ltd | 経路探索処理方法 |
JPH05242200A (ja) * | 1992-01-31 | 1993-09-21 | Nec Corp | 引きはがし再配線処理方式 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3702004A (en) * | 1970-01-08 | 1972-10-31 | Texas Instruments Inc | Process and system for routing interconnections between logic system elements |
US3702003A (en) * | 1970-10-09 | 1972-10-31 | Marathon Oil Co | Algorithm to minimize iterative computation in a process for the analysis or design of a physical system |
US3681782A (en) * | 1970-12-02 | 1972-08-01 | Honeywell Inf Systems | Machine process for positioning interconnected components to minimize interconnecting line length |
US4495559A (en) * | 1981-11-02 | 1985-01-22 | International Business Machines Corporation | Optimization of an organization of many discrete elements |
US4615011A (en) * | 1983-12-19 | 1986-09-30 | Ibm | Iterative method for establishing connections and resulting product |
US4636965A (en) * | 1984-05-10 | 1987-01-13 | Rca Corporation | Routing method in computer-aided-customization of universal arrays and resulting integrated circuit |
US4754408A (en) * | 1985-11-21 | 1988-06-28 | International Business Machines Corporation | Progressive insertion placement of elements on an integrated circuit |
JP2522420B2 (ja) * | 1989-11-28 | 1996-08-07 | 日本電気株式会社 | 自動配線設計装置 |
US5361214A (en) * | 1990-07-09 | 1994-11-01 | Kabushiki Kaisha Toshiba | Method for automatically determining wiring routes |
US5309370A (en) * | 1990-12-13 | 1994-05-03 | Vlsi Technology, Inc. | Method for placement of connectors used interconnecting circuit components in an integrated circuit |
-
1993
- 1993-12-01 JP JP5301398A patent/JPH07152802A/ja active Pending
-
1994
- 1994-11-30 KR KR1019940032072A patent/KR0153392B1/ko not_active IP Right Cessation
-
1996
- 1996-06-24 US US08/667,482 patent/US5717600A/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02190977A (ja) * | 1989-01-19 | 1990-07-26 | Fujitsu Ltd | 経路探索処理方法 |
JPH05242200A (ja) * | 1992-01-31 | 1993-09-21 | Nec Corp | 引きはがし再配線処理方式 |
Also Published As
Publication number | Publication date |
---|---|
US5717600A (en) | 1998-02-10 |
KR950021227A (ko) | 1995-07-26 |
KR0153392B1 (ko) | 1998-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07152802A (ja) | 配線設計方法 | |
JPH077427B2 (ja) | ノードの相互接続方法 | |
US4768154A (en) | Computer aided printed circuit board wiring | |
JPH07321211A (ja) | 半導体集積回路の配線方法 | |
JP2828026B2 (ja) | 自動配線方法 | |
JP4400428B2 (ja) | 半導体集積回路の設計方法と設計装置並びにプログラム | |
JPH06124321A (ja) | 自動配線処理方法 | |
JP2664465B2 (ja) | 半導体装置のセル配置方法 | |
JP2771165B2 (ja) | 半導体集積回路装置のレイアウト設計方法 | |
JPH0677323A (ja) | 自動レイアウトシステム | |
JP2948584B2 (ja) | 自動配線方法及び自動配線プログラムを記録した記録媒体 | |
JPH05242200A (ja) | 引きはがし再配線処理方式 | |
JP2831738B2 (ja) | 配線経路探索装置 | |
JPH05181937A (ja) | 引きはがし再配線処理装置 | |
JP2620005B2 (ja) | 配置配線決定方法 | |
JPH04177472A (ja) | 自動配線方法 | |
JPH0830671A (ja) | 配線経路調査装置 | |
JP3578615B2 (ja) | 半導体集積回路のレイアウト方法 | |
JPS6223130A (ja) | 論理回路の自動配線方法 | |
JP2986279B2 (ja) | 配線方法およびプリント基板設計システム | |
JPH09223742A (ja) | 引き剥がし再配線方法 | |
JPH033349A (ja) | 半導体集積回路の自動配線方法 | |
JPH07296019A (ja) | 配線経路決定方式 | |
JPS63226774A (ja) | 集積回路における自動配線方法 | |
JPH09232434A (ja) | 自動引き剥がし再配線方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970304 |