JP2825928B2

JP2825928B2 - チャネルマージ配線法

Info

Publication number: JP2825928B2
Application number: JP11377790A
Authority: JP
Inventors: 俊明杉岡
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1990-04-27
Filing date: 1990-04-27
Publication date: 1998-11-18
Anticipated expiration: 2013-11-18
Also published as: JPH0410641A

Description

【発明の詳細な説明】〔発明の概要〕チャネルマージ配線法詳しくはチップを分割処理する
方式における分割領域間を跨ぐ結線の配線法に関し、分割領域の境界付近の配線経路を最適化して、回り込
み配線が原因で未結線になっているネットや、配線長の
無駄をなくすことを目的とし、半導体チップを複数の配線領域に区分し、各配線領域
毎に自動配線する配線法において、各配線領域のセル列
アレイの周囲の垂直／水平チャネル領域の、隣接配線領
域のそれと接する２つのチャネル領域を抽出し、該２つ
のチャネル領域のバウンダリテーブルをマージ処理して
１チャネル分のバウンダリテーブルに変換し、この１チ
ャネル分のバウンダリテーブルを用いて該２つのチャネ
ル領域のチャネル配線を行なうよう構成する。

〔産業上の利用分野〕

本発明は、チャネルマージ配線法詳しくはチップを分
割処理する方式における分割領域間を跨ぐ結線の配線法
に関する。

近年のASIC（Application Specific IC;特定用途向け
IC）では、ゲート数の大規模化、配線の高密度化、レイ
アウト設計期間の短縮の要求に伴い、レイアウトプログ
ラムの大規模データ対応、高密度配線、処理時間の短縮
が要求されている。

このためレイアウトCAD（Computer Aided Design）で
は大規模データに対応するため、チップを分割して処理
を行ない、その分割した領域内を高速に処理するため、
チャネル配線法を用いて自動配線を行なっている。

チップを分割処理すると、分割領域間を跨ぐ結線が出
てくるが、この分割領域間を跨ぐネット（接続すべき端
子群）を結線するために分割境界上に疑似端子を設定
し、一方の領域の端子とこの疑似端子を結線し、該疑似
端子と他方の領域の端子を結ぶ、という方法をとってい
る。この疑似端子の設定が適当でないと、疑似端子付近
で回り込み配線が生じて、他の配線の障害となり、配線
不可能部を生じたり、配線が無駄に長くなったりする。
そのため、回り込み配線を回避する方法が必要である。

〔従来の技術〕

従来の分割処理を第８図で説明すると、チップ10には
入／出力バッファ領域12と内部ゲートまたは内部セル領
域14が設けられるが、分割処理方式では内部ゲート領域
14を複数に本例では４つに分割する。各区分（配線領域
という）〜に内部ゲートまたはセル16（添字a,b,…
は相互を区別するもので、適宜省略する）を構成し、そ
の結線を行なう。配線の中には領域間に跨がるものも出
てくるが、この結線を行なうには境界線上に疑似端子18
を設け、疑似端子を介して結線する。本例では内部セル
16aと16bの結線は疑似端子18aを介して、また内部セル1
6cと16dの結線は疑似端子18bを介して行なっている。

配線領域には第９図に示すように、複数個の同形状の
セル列16が縦長に形成されるものもある。この場合セル
列間の縦方向領域V₁,V₂,……は垂直チャネル領域、セル
列アレイの上、下部領域H₁,H₂は水平チャネル領域とい
う。配線処理に当っては先ず配線領域について垂直、
水平チャネル領域を設定し、グローバル配線を行ない
かつフィードスルーFTを決定し、然る後、垂直チャネ
ルV₁〜V₆を順番にチャネル配線し、次いで水平チャネ
ルH₁,H₂のチャネル配線を行なう。領域間に跨がる配
線については疑似端子を設定し、こゝまでの配線を行な
う。これらの処理〜を配線領域〜についても行
ない、内部ゲート領域14のレイアウトを完了する。

自動配線ではチャネル配線法（グリッド配線法）が用
いられるので、配線は水平方向と垂直方向に延び、斜め
方向には延びない。また水平配線と垂直配線では配線層
を異ならせ、これらの接続はビアホールで行なう、とい
う方法もとられる。配線t,s等の角部の黒丸はこのビア
ホールを示す。

〔発明が解決しようとする課題〕

配線領域の境界線上に疑似端子を設ける方式では、配
線不可能で未結線となるものが出る。第９図の例では配
線領域の水平チャネル領域H₂と配線領域の水平チャ
ネル領域H₁でネットｓが回り込み配線をしているため、
配線領域のH₂でネットｔが未結線となってしまってい
る。また配線領域のV₆と配線領域のV₁で、ネットｕ
の垂直幹線がｌ部分で重複しており、配線の無駄が生じ
ている。

このネットｔは自動配線では結線できず、グラフィッ
クツールなどで配線を修正しなければならないため、無
駄な工数が掛かる。またネットｕでは冗長な配線をして
いるため、シミュレーション結果と実配線容量が合わな
い等の問題を生じる。

それ故本発明は、分割領域の境界付近の配線経路を最
適化して、回り込み配線が原因で未結線になっているネ
ットや、配線長の無駄をなくすことを目的とするもので
ある。

〔課題を解決するための手段〕

本発明では、分割境界に接するチャネル領域（第９図
ののV₆,のV₁,のH₂,のH₁,のH₂,のH₁など）
の配線処理を各々の配線領域，，……毎に行なうの
ではなく、これらは残しておいてその他の全配線領域の
処理が終った後に、これらを取出し、隣接２チャネル領
域をマージ処理して１つにし、この状態でチャネル配線
する。第１図に本発明のチャネルマージ配線法の処理フ
ローを示す。

図示のように本発明では、ステップａで処理対象とな
る隣接２チャネル領域をピックアップし、それらのバウ
ンダリテーブルbnd1〜bnd4を作成する。bnd1〜bnd4の一
例を第３図に示す。これは第２図に対応しており、bnd1
は配線領域のセル列16のセル端子21及びフィードスル
ー端子23についてのバウンダリテーブル、bnd2はのV₆
の境界線20上の疑似端子18についてのバウンダリテーブ
ル、bnd3は配線領域のV₁の境界線20上の疑似端子18に
ついてのバウンダリテーブル、bnd4はのセル列16のセ
ル端子21についてのバウンダリテーブルである。bnd2と
bnd3は同じ内容のものであるが、一方は側、他方は
側のものであるから、端子番号は違っている。

これら２つのチャネル領域のバウンダリテーブルbnd1
〜bnd4をマージ処理して１チャネル分のバウンダリテー
ブルに変換する。これを行なうのが第１図のステップｂ
〜ｈである。ステップｉでは隣接配線領域，をマー
ジし、V₆,V₁を１つのチャネル領域にする。第４図は隣
接チャネル領域V₆,V₁が１つに纏められて単一のチャネ
ル領域になり、境界線上の疑似端子は抹消した状態を
示す。また第５図はマージされてbnd1とbnd2が新バウン
ダリテーブルBND1になり、bnd3とbnd4は新バウンダリテ
ーブルBND4になった状態を示す。BND1はbnd1とBND4はbn
d4と内容（端子有無位置など）は同じであるが、端子番
号が異なる。

これらマージしたバウンダリテーブルBND1,BND4を用
い、チャネル領域でチャネル配線する。これがステッ
プｊである。

〔作用〕

このように本発明では、チップ分割境界に接する２つ
のチャネル領域をマージ処理してチャネル配線するた
め、チップ分割境界上の疑似端子の位置により配線経路
が回り込んだり、無駄配線が生じたり、分割境界を隔て
て配線密度が偏ったりすることがなくなる。この方法で
は疑似端子を意識しない最適な配線経路で結線すること
ができる。

〔実施例〕

第１図〜第５図を参照してマージ処理を詳述すると、
第１図のステップａでは隣接２チャネル領域のバウンダ
リテーブルを作成するが、これらは第３図の如くであ
り、この例では図示の如くセル16eは４端子位置がある
が、下から２つは不使用なので、0012と端子番号が付さ
れている。セル16eと16fの間にフィードスルー端子があ
り、これは端子番号３で表わされている。セル16fは５
つの端子位置を持つが、下から３番目と５番目は不使用
なので43050と端子番号が付されている。セル16fと16g
の間には２つのフィードスルー端子があり、これらには
端子番号9,10が付されている。セル16gには４つの端子
位置があるが、下から１番目は不使用なので0678と端子
番号が付されている。セル16gの上にフィードスルー端
子位置があるが、これは不使用なので端子番号０として
ある。他の端子列についても同様である。同じ端子番号
のものが結線され、bnd2とbnd3は同じ疑似端子18に与え
たもので、実質的には同じであるから、第３図では水平
配線で結線される（端子番号は異なる）。

これをマージ処理するにはステップｂで示すように、
バウンダリテーブルbnd1〜４中の最大の幹線番号（端子
番号）を検索し、これをレジスタmaxとレジスタtmaxに
格納する。従ってmaxはマージ処理前の最大幹線番号を
示し、tamxはマージ処理で使用する新幹線番号の最大値
を示すものである。第３図ではmaxは11であるから、レ
ジスタmax,tmaxへは11をセットする。

カウンタi,h,kを用意し、最初はｉ＝０とし、ステッ
プｃでbnd1のｉ＝０の幹線番号を読出し、それでbnd1
［ｉ］がmax以下かつ０より大かをチェックする。YESな
らステップｄでその幹線番号bnd1［ｉ］をレジスタt1に
格納し、tmax＝tmax＋１として、その端子には新幹線番
号tmaxをセットする。第３図ではｉ＝0,i＝１ではbnd1
［ｉ］＝０であるから単にｉのインクリメントのみが行
なわれ、ｉ＝２でbnd1［ｉ］＝１になるので、こゝでス
テップｄによりレジスタt1に１がセットされ、その端子
に12がセットされる。

次にステップｅで、bnd1上の幹線番号がt1の全ての端
子に新幹線番号tmaxをセットする。本例ではbnd1には幹
線番号１のものは１つしかないから、このステップでは
無処理である。

ステップｆでは幹線番号t1の疑似端子の位置をbnd2か
ら検索する。本例ではｉ（こゝではｈ）＝１のものがt1
（＝１）である。

ステップｇでは対応するbnd3のｈ（本例ではｈ＝１）
の幹線番号（本例では10）をレジスタt2に格納する。ス
テップｈではbnd4の幹線番号t2（＝10）を新幹線番号tm
ax（＝12）に変更する。第３図ではbnd4の幹線番号10の
ものは下から５番目（ｋ＝５）にあるからこれを12に変
更する。第５図のBND1のｉ＝2,BND4のｉ＝４が共に12な
のはこの処理による。

以下同様で、こうしてbnd1の幹線番号１をtmax＋１に
し、該幹線番号１に対する疑似端子をbnd2,bnd3で求
め、更にbnd4上のそれを求めてtmax＋１に変更したら、
ｉをインクリメントしてステップｃに戻り、今度は本例
ではｉ＝3,bnd1［ｉ］＝２の幹線番号につき同様処理を
行ない、これをｉの最大値即ちｉ＝bndmaxまで行なう。

第３図のｉ＝３のbnd1［ｉ］は２、従ってこれは本例
では13に変更され、そしてbnd1で２は１つしかないから
13になるのはこれ１つで、そしてbnd1［ｉ］＝２に対す
るbnd2［ｈ］はｈ（ｉ）＝13にあり、これはbnd3のｈ＝
13であってそれbnd3［ｈ］は２であり、同じ２はbnd4
［ｈ］のｂ＝15であるから、これが13になる。

次のｉ＝４ではbnd1［ｉ］＝３であり、３はbnd1のｉ
＝６にもある。従ってこれらが14に変る。bnd2の３はｈ
＝２にあり、これはbnd3では９、９はbnd4のｈ＝７にあ
るからこれが14に変る。以下同様であり、こうして第５
図のBND1,BND4が得られる。

第６図は本発明の方法により配線した例、第７図は従
来法により配線した例を示す。第７図では配線領域の
チャネル領域V₆は第３図のバウンダリテーブルbnd1とbn
d2を用いてチャネル配線し、配線領域のチャネル領域
V₁は第３図のバウンダリテーブルbnd3とbnd4を用いてチ
ャネル配線する。このような配線ではそれぞれのチャネ
ルで幹線を置くトラックが不足して未結線が発生する。
V₆の２と９と６、V₁の３がそれである。この点第６図で
はバウンダリテーブルをマージしてチャネル配線するの
で未結線は発生していない。また第７図の３と第６図の
14が対応するが、前者はかなり迂回しているが、後者は
かなりすっきりしている。

なお以上では、テーブルマージに当ってbnd1〜bnd4中
に幹線番号の最大値maxを求め、新幹線番号をmax＋１よ
り付け始めたが、これはmax＋1,max＋2,……などから付
け始めてもよく、要は新幹線番号がマージ前のバウンダ
リテーブルにある幹線番号とは異なるものにするという
ことである。この意味では昇順でなく、降順にしてもよ
い。この場合はminを見付けてmin−1,min−2,……と付
けて行くのが単純であるが、負の符号を扱うことになる
煩雑さはある。これを避けるには2maxより降順カウント
を開始するなどが考えられる。

〔発明の効果〕

以上説明したように本発明によれば、チップ分割配線
処理の分割境界において未結線の発生を抑えることがで
きるためレイアウト処理の収束が速く、また回り込み配
線がないので配線容量のシミュレーション結果と実際の
配線の誤差が少ない。また分割境界の左，右で配線密度
の偏りが発生するようなことがなくなるので、配線密度
が高くなっても配線領域を均等に使用して配線すること
ができる。これにより益々大規模化、高密度化するチッ
プのレイアウトにおいて、配線プログラムの結線率向上
とレイアウト時間の短縮に寄与する所が大きい。

【図面の簡単な説明】第１図は本発明の配線法を示す流れ図、第２図はチャネルマージ処理の対象領域の説明図、第３図は第２図に対するバウンダリテーブルの説明図、第４図はチャネルマージ処理後のチャネル領域の説明
図、第５図は第４図に対するバウンダリテーブルの説明図、第６図は本発明による配線例の説明図、第７図は従来法による配線例の説明図、第８図はチップ分割処理の説明図、第９図は第８図の詳細例の説明図である。第１図、第２図で，，……は配線領域、V₆,V₁はチ
ャネル領域、20は境界線、bnd1〜bnd4はバウンダリテー
ブル、BND1,BND4はマージ後のバウンダリテーブルであ
る。

Claims

(57)【特許請求の範囲】

【請求項１】半導体チップを複数の配線領域（、、
‥‥）に区分し、各配線領域毎に自動配線する配線法に
おいて、各配線領域のセル列アレイの周囲の垂直／水平チャネル
領域の、隣接配線領域のそれと接する２つのチャネル領
域（V₆、V₁）を抽出し、該２つのチャネル領域のバウンダリテーブル（bnd1〜bn
d4）のうち、該２つのチャネル領域の境界線上のバウン
ダリテーブル（bnd2、bnd3）を各々１つ隣のバウンダリ
テーブル（bnd1、bnd4）とマージ処理して１チャネル分
のバウンダリテーブル（BND1、BND4）に変換し、この１
チャネル分のバウンダリテーブルを用いて該２つのチャ
ネル領域のチャネル配線を行なうことを特徴とするチャ
ネルマージ配線法。