JP2753263B2 - 半導体集積回路の自動配線方法 - Google Patents
半導体集積回路の自動配線方法Info
- Publication number
- JP2753263B2 JP2753263B2 JP63114615A JP11461588A JP2753263B2 JP 2753263 B2 JP2753263 B2 JP 2753263B2 JP 63114615 A JP63114615 A JP 63114615A JP 11461588 A JP11461588 A JP 11461588A JP 2753263 B2 JP2753263 B2 JP 2753263B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- wiring
- bus
- bus signal
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- Computer Networks & Wireless Communication (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路のバス信号の配線径路を決定
する自動配線方法である。特に、任意サイズの矩形ブロ
ツクを配置したビルデイングブロツク方式で設計する半
導体装置に好適な自動配線方法である。
する自動配線方法である。特に、任意サイズの矩形ブロ
ツクを配置したビルデイングブロツク方式で設計する半
導体装置に好適な自動配線方法である。
バス信号とは、アドレス信号，データ信号なで複数本
の信号が纏まつて１つの役割を成す信号の集合である。
従来、バス信号の配線方法については、第20回デザイン
・オートメーシヨン会議予稿集（1983年）第578頁から
第583頁（Proc.of Design Automation Conf.（1983）pp
578−583）において発表されている。この文献で述べら
れている配線方法は、配線層が１層であり、配線領域は
連続した折線で囲まれた閉領域で内部には配線の障害と
なるものがない領域に限定されていた。本発明は、上記
文献とは異なり、２層以上の配線層でも使用できる。ま
た、ビルデイングンブロツク方式設計の半導体装置の自
動配線を目的としているので、配線領域は、連続した折
線で囲まれた閉領域内に矩形ブロツクが配線の障害とし
て多数存在する領域である。むしろ、矩形ブロツクの隙
間を配線領域として、バス信号を纏まつた配線を行なう
こ方法である。
の信号が纏まつて１つの役割を成す信号の集合である。
従来、バス信号の配線方法については、第20回デザイン
・オートメーシヨン会議予稿集（1983年）第578頁から
第583頁（Proc.of Design Automation Conf.（1983）pp
578−583）において発表されている。この文献で述べら
れている配線方法は、配線層が１層であり、配線領域は
連続した折線で囲まれた閉領域で内部には配線の障害と
なるものがない領域に限定されていた。本発明は、上記
文献とは異なり、２層以上の配線層でも使用できる。ま
た、ビルデイングンブロツク方式設計の半導体装置の自
動配線を目的としているので、配線領域は、連続した折
線で囲まれた閉領域内に矩形ブロツクが配線の障害とし
て多数存在する領域である。むしろ、矩形ブロツクの隙
間を配線領域として、バス信号を纏まつた配線を行なう
こ方法である。
バス信号は、アドレス信号，データ信号など、複数の
信号が纏まつて１つの役割を成す。従つて各信号の配線
長にばらつきがあると、信号の伝播時間、及び、信号の
到達時間がばらつく。この信号到達時間のばらつきをス
キユーという。半導体装置を高速に動作させるために
は、バス信号のスキユーを小さくしなければならない。
スキユーを小さくするためには、バス信号内の各信号の
配線長をできるだけ揃えて、各信号 の伝播時間を等しくしなければならない。
信号が纏まつて１つの役割を成す。従つて各信号の配線
長にばらつきがあると、信号の伝播時間、及び、信号の
到達時間がばらつく。この信号到達時間のばらつきをス
キユーという。半導体装置を高速に動作させるために
は、バス信号のスキユーを小さくしなければならない。
スキユーを小さくするためには、バス信号内の各信号の
配線長をできるだけ揃えて、各信号 の伝播時間を等しくしなければならない。
本発明の目的は、バス信号内の各信号の配線長をでき
るだけ揃えて、バス信号のスキユーを小さくすることに
ある。従来、半導体装置の配線に用いられた自動配線方
式では、バス信号内の各信号は独立に個々の信号として
扱つていたので、各信号ごとに異なつた配線径路になつ
ていた。このため、バス信号内の各信号の配線長のばら
つきが大きかつた。ここで、信号の配線径路とは、ブロ
ツクとブロツクの隙間である配線領域を複数の部分領域
に分割した時、その信号の配線が通過する部分領域の集
合である。第２図は、４個の信号から成るバス信号にお
いて、信号の配線径路が異なる場合の配線図である。信
号202と203の配線径路はブロツク201の左側を通過して
いるが、信号204と205の配線径路はブロツク201の右側
を通過している。このようにバス信号内の各信号の配線
径路が異なると、各信号の配線長にばらつきを生じて、
バス信号のスキユーが大きくなる。
るだけ揃えて、バス信号のスキユーを小さくすることに
ある。従来、半導体装置の配線に用いられた自動配線方
式では、バス信号内の各信号は独立に個々の信号として
扱つていたので、各信号ごとに異なつた配線径路になつ
ていた。このため、バス信号内の各信号の配線長のばら
つきが大きかつた。ここで、信号の配線径路とは、ブロ
ツクとブロツクの隙間である配線領域を複数の部分領域
に分割した時、その信号の配線が通過する部分領域の集
合である。第２図は、４個の信号から成るバス信号にお
いて、信号の配線径路が異なる場合の配線図である。信
号202と203の配線径路はブロツク201の左側を通過して
いるが、信号204と205の配線径路はブロツク201の右側
を通過している。このようにバス信号内の各信号の配線
径路が異なると、各信号の配線長にばらつきを生じて、
バス信号のスキユーが大きくなる。
本発明の目的は、バス信号のスキユーを小さくするた
めに、バス信号内の各信号の配線を同じ配線径路にする
自動配線方式を提供することにある。
めに、バス信号内の各信号の配線を同じ配線径路にする
自動配線方式を提供することにある。
バス信号内の各信号の配線を同じ配線径路とするため
に、従来と異なる入力手段とグローバル配線手段を設け
る。
に、従来と異なる入力手段とグローバル配線手段を設け
る。
入力手段としては、従来のブロツク配置情報、ブロツ
クの端子位置情報，信号ごとの結線すべき端子の集合の
情報（論理情報）に加えて、新たにバス信号名とバス信
号に属する信号名リスト情報を入力できる記能をもたせ
る。これによつて、バス信号に属する信号のリストを入
力することができる。
クの端子位置情報，信号ごとの結線すべき端子の集合の
情報（論理情報）に加えて、新たにバス信号名とバス信
号に属する信号名リスト情報を入力できる記能をもたせ
る。これによつて、バス信号に属する信号のリストを入
力することができる。
グローバル配線手段としては、バス信号に対して次の
２段階の処理する機能をもたせる。
２段階の処理する機能をもたせる。
（１）バス信号内の全信号を端子を集めて、バス信号全
体を１信号とみなし、バス信号の配線径路を探索する。
この探索方法は従来のグローバル配線手法でよい。但
し、探索したバス信号の配線径路は、グラフ理論用語の
トリー状でなければならない。トリー状でないとループ
が存在する。
体を１信号とみなし、バス信号の配線径路を探索する。
この探索方法は従来のグローバル配線手法でよい。但
し、探索したバス信号の配線径路は、グラフ理論用語の
トリー状でなければならない。トリー状でないとループ
が存在する。
（２）バス信号内の各信号について、（１）で求めたバ
ス信号の配線径路の範囲内で、配線径路を探索する。こ
の探索方法も従来のグローバル配線手法でよい。
ス信号の配線径路の範囲内で、配線径路を探索する。こ
の探索方法も従来のグローバル配線手法でよい。
入力手段にバス信号名とバス信号に属する信号名リス
ト情報を入力できる機能をもたせることによつて、バス
信号名とバス信号に属する信号との対応をつけたテーブ
ルを作成できる。さらに、各信号と信号に属する端子と
の対応をつけたテーブルを作成できる。
ト情報を入力できる機能をもたせることによつて、バス
信号名とバス信号に属する信号との対応をつけたテーブ
ルを作成できる。さらに、各信号と信号に属する端子と
の対応をつけたテーブルを作成できる。
グローバル配線手段によつて、バス信号に属する各信
号の配線径路が同じになるように決める。先ず、バス信
号内の全信号の端子を集めて、バス信号全体を１信号と
みなしてバス信号の配線径路を探索することによつて、
トリー状のバス配線径路が求まる。トリー状であれば配
線径路にループはない、次いで、トリー状のバス配線径
路の範囲内に限定して、バス信号内の各信号の配線径路
を求めることによつて、バス信号内の各信号の配線長の
ばらつきを小さくすることができる。バス信号の配線径
路は全端子を配線できる配線径路なので、バス信号内の
各信号の配線径路は必ず見い出すことができる。バス配
線径路はトリー状なので、どの信号でも、端子の位置に
より信号の配線径路は一意に決まる。つまり、ループが
ないので１つの信号に２つ以上の配線径路が求まる可能
性はない。第２図は本発明と違つて、バス信号内の信号
が異なつた配線径路になつた図である。信号202と203の
配線径路はブロツク201の左側を通過し、信号204と205
の配線径路はブロツク201の右側を通過している。本発
明によれば、バス信号内の全信号がブロツクの同一側を
通過する。故に、バス信号内の信号は同じ配線径路とな
るので、バス信号内の各信号の配線長のばらつきが小さ
くなり、バス信号のスキユーが小さくなる。
号の配線径路が同じになるように決める。先ず、バス信
号内の全信号の端子を集めて、バス信号全体を１信号と
みなしてバス信号の配線径路を探索することによつて、
トリー状のバス配線径路が求まる。トリー状であれば配
線径路にループはない、次いで、トリー状のバス配線径
路の範囲内に限定して、バス信号内の各信号の配線径路
を求めることによつて、バス信号内の各信号の配線長の
ばらつきを小さくすることができる。バス信号の配線径
路は全端子を配線できる配線径路なので、バス信号内の
各信号の配線径路は必ず見い出すことができる。バス配
線径路はトリー状なので、どの信号でも、端子の位置に
より信号の配線径路は一意に決まる。つまり、ループが
ないので１つの信号に２つ以上の配線径路が求まる可能
性はない。第２図は本発明と違つて、バス信号内の信号
が異なつた配線径路になつた図である。信号202と203の
配線径路はブロツク201の左側を通過し、信号204と205
の配線径路はブロツク201の右側を通過している。本発
明によれば、バス信号内の全信号がブロツクの同一側を
通過する。故に、バス信号内の信号は同じ配線径路とな
るので、バス信号内の各信号の配線長のばらつきが小さ
くなり、バス信号のスキユーが小さくなる。
バス信号内の１信号について配線径路を求めてバス信
号内の残りの信号の配線径路を同じ配線径路にコピーす
る方法を採用しなかつた理由を述べる。バス信号には多
くのブロツクがつながる。ブロツクによつては、バス信
号内の全信号がなく一部の信号のみがつながる場合があ
る。例えば、32ビツトのうちの８ビツトのみがつながる
場合である。この場合、ブロツクにつながる38ビツトの
中に、バス信号として選んだ１信号が含まれないことが
あり得る。８ビツトの中に含まれないと、このブロツク
への配線径路が作られずに、バス信号の配線ができな
い。このように、バス信号内の一部の信号のみがブロツ
クにつながる場合にも、配線径路ができるようにした。
号内の残りの信号の配線径路を同じ配線径路にコピーす
る方法を採用しなかつた理由を述べる。バス信号には多
くのブロツクがつながる。ブロツクによつては、バス信
号内の全信号がなく一部の信号のみがつながる場合があ
る。例えば、32ビツトのうちの８ビツトのみがつながる
場合である。この場合、ブロツクにつながる38ビツトの
中に、バス信号として選んだ１信号が含まれないことが
あり得る。８ビツトの中に含まれないと、このブロツク
への配線径路が作られずに、バス信号の配線ができな
い。このように、バス信号内の一部の信号のみがブロツ
クにつながる場合にも、配線径路ができるようにした。
また、バス信号のブロツク端子は、並んでいなくて、
ブロツクごとに信号の並び順が異なつている場合にも本
発明を適用することができる。
ブロツクごとに信号の並び順が異なつている場合にも本
発明を適用することができる。
これらが、先ずバス信号内の全端子の端子を１つの信
号につながるとしてバス信号の配線径路を求めた理由で
ある。
号につながるとしてバス信号の配線径路を求めた理由で
ある。
本発明の一実施例を第３図以下により説明する。第３
図はバス信号も含めた配線処理方法の全体を示す。
図はバス信号も含めた配線処理方法の全体を示す。
最初のステツプ301はブロツク配置情報、ブロツクの
端子位置情報、信号ごとの結線すべき端子の集合の情報
（論理情報）、及び、バス信号名とバスに属する信号名
のリスト情報を入力する。そして、バス信号名とバス信
号との対応をつけたテーブル、及び、各信号と信号に属
する端子との対応をつけたテーブルを作成する。
端子位置情報、信号ごとの結線すべき端子の集合の情報
（論理情報）、及び、バス信号名とバスに属する信号名
のリスト情報を入力する。そして、バス信号名とバス信
号との対応をつけたテーブル、及び、各信号と信号に属
する端子との対応をつけたテーブルを作成する。
ステツプ302は、ブロツクとブロツクの隙間の配線領
域全体を部分配線領域（以下チヤネルと呼ぶ）に分割
し、チヤネルの接続関係を表現するチヤネルグラフを作
成する。配線領域全体をチヤネルに分割する方法として
は、例えば、IEEE Trans.on CAD,vol CAD−2,No.4,pp28
5−292（1983）に発表された、木村他の方法を使用でき
る。木村他の方法は、ブロツクの辺の線分を、他のブロ
ツクの辺またはチツプ境界まで延長し、２つの線分の間
にブロツクがなくて線分の区間に抱含関係がある時に２
つの線分を１本の線分にまとめる手順を繰返す方法であ
る。第４図はこうしてできた配線領域全体をチヤネルへ
分割した図である。第４図の破線がチヤネルへの分割線
である。ここで、チヤネルを頂点とし、チヤネルとチヤ
ネルが隣接している時には、各チヤネルに対応する頂点
間を線（枝）を結んでできるグラフをチヤネルグラフと
呼ぶ。第４図のチヤネルへの分割図に対応するチヤネル
グラフが第５図である。第４図のチヤネル401〜407に対
応するのが、第５図の頂点501〜507である。第４図のチ
ヤネル402は、チヤネル403と、407と隣接している。従
つて、第５図では、頂点502は頂点503と507と線で結ば
れる。
域全体を部分配線領域（以下チヤネルと呼ぶ）に分割
し、チヤネルの接続関係を表現するチヤネルグラフを作
成する。配線領域全体をチヤネルに分割する方法として
は、例えば、IEEE Trans.on CAD,vol CAD−2,No.4,pp28
5−292（1983）に発表された、木村他の方法を使用でき
る。木村他の方法は、ブロツクの辺の線分を、他のブロ
ツクの辺またはチツプ境界まで延長し、２つの線分の間
にブロツクがなくて線分の区間に抱含関係がある時に２
つの線分を１本の線分にまとめる手順を繰返す方法であ
る。第４図はこうしてできた配線領域全体をチヤネルへ
分割した図である。第４図の破線がチヤネルへの分割線
である。ここで、チヤネルを頂点とし、チヤネルとチヤ
ネルが隣接している時には、各チヤネルに対応する頂点
間を線（枝）を結んでできるグラフをチヤネルグラフと
呼ぶ。第４図のチヤネルへの分割図に対応するチヤネル
グラフが第５図である。第４図のチヤネル401〜407に対
応するのが、第５図の頂点501〜507である。第４図のチ
ヤネル402は、チヤネル403と、407と隣接している。従
つて、第５図では、頂点502は頂点503と507と線で結ば
れる。
第３図のステツプ303はグローバル配線である。この
ステツプでは、各信号の配線がどのチヤネルを経由して
配線させるかを決定する。チヤネルグラフ上で述べれ
ば、どの頂点を経由して配線させるかを決定する。本発
明は、このグローバル配線において、バス信号に属する
各信号の配線径路（経由するチヤネルのチエイン）を同
じにする方法である。このグローバル配線については後
に詳述する。
ステツプでは、各信号の配線がどのチヤネルを経由して
配線させるかを決定する。チヤネルグラフ上で述べれ
ば、どの頂点を経由して配線させるかを決定する。本発
明は、このグローバル配線において、バス信号に属する
各信号の配線径路（経由するチヤネルのチエイン）を同
じにする方法である。このグローバル配線については後
に詳述する。
ステツプ304は詳細配線である。このステツプでは、
各チヤネルごとに、チヤネルを経由する配線径路を切り
出して、チヤネル内の配線パターンを決定する。この
時、チヤネルの接合部では配線が整合するように配線パ
ターンを決定する。チヤネルを配線する方法としては、
例えば、IEEE Trans.on CAD,vol CAD−2,No.4,pp285−2
92（1983）に発表された木村他の方法を使用できる。
各チヤネルごとに、チヤネルを経由する配線径路を切り
出して、チヤネル内の配線パターンを決定する。この
時、チヤネルの接合部では配線が整合するように配線パ
ターンを決定する。チヤネルを配線する方法としては、
例えば、IEEE Trans.on CAD,vol CAD−2,No.4,pp285−2
92（1983）に発表された木村他の方法を使用できる。
バス信号の配線径路決定を含めたグローバル配線につ
いて、第６図により説明する。信号にはバス信号に属す
る信号とバス信号に属さない信号があるので、両者を区
別して扱う。ステツプ601では、第３図の入力処理301で
作成したテーブルにてバス信号の有無を判定する。バス
信号がなければ、バス信号に対する処理602〜605をスキ
ツプして、ステツプ606へ行く。バス信号がある場合に
は、ステツプ602にて、１つのバス信号内の全信号の端
子を集めて、バス信号を１信号とみなしてこのバス信号
を配線径路チヤネルグラフ上で探索する。１信号の配線
径路の探索方法としては、例えば、IEEE Trans.on CAD,
vol CAD−2,No.4,pp285−292（1983）に発表された木村
他の方法を使用できる。木村他の方法で検索した配線径
路はトリー状でループはない。求めたバス配線径路に対
応するチヤネルグラフ上の頂点にマークを付けて他の頂
点と区別する。第１図または第２図を各信号の結線情報
とブロツク配線情報とした時、チヤネルグラフは第５図
になる。バス信号内の全信号の端子を集めて、バス信号
を１信号とみなして配線径路を求めた図が第７図であ
る。従つい、第５図のチヤネルグラフ上では、頂点502,
503,505にマークが付く。
いて、第６図により説明する。信号にはバス信号に属す
る信号とバス信号に属さない信号があるので、両者を区
別して扱う。ステツプ601では、第３図の入力処理301で
作成したテーブルにてバス信号の有無を判定する。バス
信号がなければ、バス信号に対する処理602〜605をスキ
ツプして、ステツプ606へ行く。バス信号がある場合に
は、ステツプ602にて、１つのバス信号内の全信号の端
子を集めて、バス信号を１信号とみなしてこのバス信号
を配線径路チヤネルグラフ上で探索する。１信号の配線
径路の探索方法としては、例えば、IEEE Trans.on CAD,
vol CAD−2,No.4,pp285−292（1983）に発表された木村
他の方法を使用できる。木村他の方法で検索した配線径
路はトリー状でループはない。求めたバス配線径路に対
応するチヤネルグラフ上の頂点にマークを付けて他の頂
点と区別する。第１図または第２図を各信号の結線情報
とブロツク配線情報とした時、チヤネルグラフは第５図
になる。バス信号内の全信号の端子を集めて、バス信号
を１信号とみなして配線径路を求めた図が第７図であ
る。従つい、第５図のチヤネルグラフ上では、頂点502,
503,505にマークが付く。
ステツプ603では、バス信号内の１信号の配線径路
を、ステツプ602でマーク付けしたチヤネルグラフ上で
探索する。探索方法は、前述の木村他の方法にマーク付
けした頂点に限定する処理を追加すれば使用できる。第
８図は、バス信号内の１信号の配線径路を求めた図であ
る。ステツプ602で求めたバス信号全体の配線径路であ
る第７図と同じ配線径路になる。ステツプ603は、バス
信号内の全信号について行なう。全信号終了したかどう
かはステツプ604で判定する、第１図は、バス信号内の
全信号の配線径路を求めた図である。ステツプ605は、
バス信号が複数個ある場合に、バス信号ごとに上記処理
をするための判定である。BUS信号が複数個ある時は、
ステツプ602,603,604をバス信号ごとに繰返す。
を、ステツプ602でマーク付けしたチヤネルグラフ上で
探索する。探索方法は、前述の木村他の方法にマーク付
けした頂点に限定する処理を追加すれば使用できる。第
８図は、バス信号内の１信号の配線径路を求めた図であ
る。ステツプ602で求めたバス信号全体の配線径路であ
る第７図と同じ配線径路になる。ステツプ603は、バス
信号内の全信号について行なう。全信号終了したかどう
かはステツプ604で判定する、第１図は、バス信号内の
全信号の配線径路を求めた図である。ステツプ605は、
バス信号が複数個ある場合に、バス信号ごとに上記処理
をするための判定である。BUS信号が複数個ある時は、
ステツプ602,603,604をバス信号ごとに繰返す。
ステツプ606,607,608は、バス信号に属さない信号の
配線径路を求める。ステツプ606は、バス信号に属する
信号は既に配線径路が求まつているので、ステツプ607
をスキツプするための判定である。ステツプ607は１信
号の配線径路を探索する処理で、前述の木村他の方法が
使える。ステツプ608は全信号の配線径路の探索を終了
したかどうかの判定である。
配線径路を求める。ステツプ606は、バス信号に属する
信号は既に配線径路が求まつているので、ステツプ607
をスキツプするための判定である。ステツプ607は１信
号の配線径路を探索する処理で、前述の木村他の方法が
使える。ステツプ608は全信号の配線径路の探索を終了
したかどうかの判定である。
上記と異なる実施例としては、第６図のグローバル配
線について、先にバス信号に属さない信号の配線径路を
求め、次にバス信号に属す信号の配線径路を求める方法
である。この場合には、第６図の信号を用いて処理の並
び順を示すと、606,607,608,601,602,603,604,605の順
とする。
線について、先にバス信号に属さない信号の配線径路を
求め、次にバス信号に属す信号の配線径路を求める方法
である。この場合には、第６図の信号を用いて処理の並
び順を示すと、606,607,608,601,602,603,604,605の順
とする。
本発明によれば、バス信号内の各信号の配線径路は、
第１図のように纏まつてブロツクの一方の側を通る。第
２図のように、バス信号内の一部の信号の配線径路はブ
ロツクの左側を通り、一部の信号の配線径路はブロツク
の右側を通るという、バス信号内の信号が異なる配線径
路になることはない。従つて、バス信号内の信号の配線
長のばらつきが小さくなり、バス信号のスキユーを小さ
くできる。これによつて、半導体装置の動作速度を早く
できる効果がある。
第１図のように纏まつてブロツクの一方の側を通る。第
２図のように、バス信号内の一部の信号の配線径路はブ
ロツクの左側を通り、一部の信号の配線径路はブロツク
の右側を通るという、バス信号内の信号が異なる配線径
路になることはない。従つて、バス信号内の信号の配線
長のばらつきが小さくなり、バス信号のスキユーを小さ
くできる。これによつて、半導体装置の動作速度を早く
できる効果がある。
第１図は本発明に従つたバス信号の配線径路を示す図、
第２図は従来方法で配線したバス信号の配線径路を示す
図である。第３図は配線処理全体構成を示す。第４図は
配線領域の分割を示す図で、第５図は分割後の部分領域
の関係を表わすチヤネルグラフの図である。第６図は本
発明の中心を成すグローバル配線の流れ図である。第７
図及び第８図はグローバル配線の途中段階での配線径路
ができて行く過程を示した図である。 201……ブロツク、202,203,204,205……バス信号内各信
号の配線径路、301,302,303,304,305……配線処理全体
の各構成部分、401,402,403,404,405,406,407……配線
領域を分割してできた部分領域、501,502,503,504,505,
506,507……部分領域に対応するチヤネルグラフの頂
点、601,602,603,604,605,606,607,608……グローバル
配線の各構成部分。
第２図は従来方法で配線したバス信号の配線径路を示す
図である。第３図は配線処理全体構成を示す。第４図は
配線領域の分割を示す図で、第５図は分割後の部分領域
の関係を表わすチヤネルグラフの図である。第６図は本
発明の中心を成すグローバル配線の流れ図である。第７
図及び第８図はグローバル配線の途中段階での配線径路
ができて行く過程を示した図である。 201……ブロツク、202,203,204,205……バス信号内各信
号の配線径路、301,302,303,304,305……配線処理全体
の各構成部分、401,402,403,404,405,406,407……配線
領域を分割してできた部分領域、501,502,503,504,505,
506,507……部分領域に対応するチヤネルグラフの頂
点、601,602,603,604,605,606,607,608……グローバル
配線の各構成部分。
Claims (1)
- 【請求項１】配線領域を複数個の部分領域に分割し、配
線が経由すべき部分領域の集合である配線径路を決定す
る半導体集積回路の自動配線方法であって （ａ）バス信号に属する信号のリストを入力する工程、 （ｂ）バス信号内の全信号を一つの信号とみなして配線
径路を決定し、配線径路に含まれる部分領域にマークを
付す工程、 （ｃ）マーク付けされた部分領域の範囲内に限定して、
バス信号内の各信号の配線径路を決定する工程、 を有することを特徴とする半導体集積回路の自動配線方
法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63114615A JP2753263B2 (ja) | 1988-05-13 | 1988-05-13 | 半導体集積回路の自動配線方法 |
| US07/350,573 US5065355A (en) | 1988-05-13 | 1989-05-11 | Automatic routing method for LSI |
| KR1019890006379A KR890017777A (ko) | 1988-05-13 | 1989-05-13 | 반도체 집적회로의 자동배선방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63114615A JP2753263B2 (ja) | 1988-05-13 | 1988-05-13 | 半導体集積回路の自動配線方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01286080A JPH01286080A (ja) | 1989-11-17 |
| JP2753263B2 true JP2753263B2 (ja) | 1998-05-18 |
Family
ID=14642286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63114615A Expired - Fee Related JP2753263B2 (ja) | 1988-05-13 | 1988-05-13 | 半導体集積回路の自動配線方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5065355A (ja) |
| JP (1) | JP2753263B2 (ja) |
| KR (1) | KR890017777A (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0797378B2 (ja) * | 1989-02-21 | 1995-10-18 | 日本電気株式会社 | 回路図発生方式 |
| JPH03180976A (ja) * | 1989-12-11 | 1991-08-06 | Hitachi Ltd | 入出力端子割付方法 |
| US5262959A (en) * | 1990-12-07 | 1993-11-16 | Hewlett-Packard Co. | Representation and processing of hierarchical block designs |
| US5485396A (en) * | 1991-06-28 | 1996-01-16 | Vlsi Technology, Inc. | Symbolic routing guidance for wire networks in VLSI circuits |
| US5450331A (en) * | 1992-01-24 | 1995-09-12 | Vlsi Technology, Inc. | Method for verifying circuit layout design |
| US5550750A (en) * | 1993-05-28 | 1996-08-27 | Mentor Graphics Corporation | Method and system for integrating component analysis with multiple component placement |
| US5440497A (en) * | 1993-06-29 | 1995-08-08 | Mitsubishi Semiconductor America, Inc. | Method of and system for laying out bus cells on an integrated circuit chip |
| JP3207989B2 (ja) * | 1993-12-21 | 2001-09-10 | 三菱電機株式会社 | 遅延時間計算装置 |
| US5550748A (en) * | 1994-03-22 | 1996-08-27 | Cadence Design Systems, Inc. | Region search for delay routing and signal net matching |
| US5638288A (en) * | 1994-08-24 | 1997-06-10 | Lsi Logic Corporation | Separable cells having wiring channels for routing signals between surrounding cells |
| JP2830763B2 (ja) * | 1995-02-09 | 1998-12-02 | 日本電気株式会社 | 束配線設計装置 |
| US6389582B1 (en) | 1995-12-21 | 2002-05-14 | John Valainis | Thermal driven placement |
| KR100472178B1 (ko) * | 1997-03-06 | 2005-06-27 | 삼성전자주식회사 | 메모리의어드레스와데이터단자를랜덤하게연결가능한컴퓨터 |
| US6230304B1 (en) | 1997-12-24 | 2001-05-08 | Magma Design Automation, Inc. | Method of designing a constraint-driven integrated circuit layout |
| JP2000029913A (ja) * | 1998-07-14 | 2000-01-28 | Mitsubishi Electric Corp | 自動配置配線装置 |
| US6360133B1 (en) * | 1999-06-17 | 2002-03-19 | Advanced Micro Devices, Inc. | Method and apparatus for automatic routing for reentrant process |
| US6446154B1 (en) * | 1999-11-03 | 2002-09-03 | Intel Corporation | Method and mechanism for virtualizing legacy sideband signals in a hub interface architecture |
| US6618840B2 (en) * | 2001-02-12 | 2003-09-09 | Hewlett-Packard Development Company, L.P. | Method and system for analyzing a VLSI circuit design |
| US6567966B2 (en) * | 2001-02-14 | 2003-05-20 | Agilent Technologies, Inc. | Interweaved integrated circuit interconnects |
| JP2008204349A (ja) * | 2007-02-22 | 2008-09-04 | Fujitsu Ltd | レイアウト設計プログラム、該プログラムを記録した記録媒体、レイアウト設計方法、およびレイアウト設計装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4636965A (en) * | 1984-05-10 | 1987-01-13 | Rca Corporation | Routing method in computer-aided-customization of universal arrays and resulting integrated circuit |
| JPS63137A (ja) * | 1986-02-17 | 1988-01-05 | Mitsubishi Electric Corp | 配線領域決定処理装置 |
-
1988
- 1988-05-13 JP JP63114615A patent/JP2753263B2/ja not_active Expired - Fee Related
-
1989
- 1989-05-11 US US07/350,573 patent/US5065355A/en not_active Expired - Lifetime
- 1989-05-13 KR KR1019890006379A patent/KR890017777A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01286080A (ja) | 1989-11-17 |
| US5065355A (en) | 1991-11-12 |
| KR890017777A (ko) | 1989-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2753263B2 (ja) | 半導体集積回路の自動配線方法 | |
| US5072402A (en) | Routing system and method for integrated circuits | |
| JP2687879B2 (ja) | 自動配線方法 | |
| US6219823B1 (en) | Method and apparatus for deciding a wiring route and for detecting a critical cut | |
| WO1999052049A3 (en) | Method of designing a constraint-driven integrated circuit layout | |
| KR910002139B1 (ko) | 반도체집적회로장치의 배선방법 | |
| US4700316A (en) | Automated book layout in static CMOS | |
| US6766502B1 (en) | Method and apparatus for routing using deferred merging | |
| US5701255A (en) | Cell generation method and cell generation system | |
| KR20010024944A (ko) | 전자 소자 및 장치의 설계 및 제조 방법 | |
| US6477690B1 (en) | In-place repeater insertion methodology for over-the-block routed integrated circuits | |
| JP3208014B2 (ja) | 配線経路調査装置および配線経路調査方法 | |
| JPH05243383A (ja) | 自動配線方法 | |
| JP3127877B2 (ja) | 配線容量算出装置 | |
| JP3755669B2 (ja) | 多数のネットのルーティングを自動的に実行する自動レイアウト・システムを用いて電子デバイスの設計を行う方法 | |
| JP2818247B2 (ja) | 半導体装置の自動配線方法 | |
| JP2778483B2 (ja) | デザインルール検証システム | |
| Leblond | CAF: A computer-assisted floorplanning tool | |
| JP2877086B2 (ja) | 回路図面生成装置及び回路図面生成方法 | |
| JP3512757B2 (ja) | レイアウト設計における最適化方法 | |
| JPH0683911A (ja) | 配線経路決定方法及びその装置 | |
| JPS63155740A (ja) | 配線処理方式 | |
| JPH0589204A (ja) | 自動配線方法 | |
| JPH04290170A (ja) | ラベル付けを用いた自動配線方式 | |
| JPH01291377A (ja) | 信号名配置決定方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |