JPH0962725A

JPH0962725A - 半導体装置の自動配線方法および半導体装置

Info

Publication number: JPH0962725A
Application number: JP7220014A
Authority: JP
Inventors: Naoki Kato; 直樹加藤; Tetsuo Sasaki; 哲雄佐々木
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1995-08-29
Filing date: 1995-08-29
Publication date: 1997-03-07

Abstract

(57)【要約】【目的】半導体装置の再製造回数を低減し、半導体装置
の製造期間短縮およびコスト低減を図る。【構成】配線経路記憶装置を参照し、加工可能経路を持
たない配線を優先的に最上層に割り付ける最上層使用優
先度決定処理，その結果をもとに配線層を割り付ける優
先度考慮初期層割当て処理，配線の分割により下層の配
線を上の層に引き上げる上層引上げ処理，最上層の加工
可能経路を持たない配線の上層に禁止領域を生成し最上
層以外の層で加工可能経路を確保する処理等により、全
ての端子間配線に加工可能経路を保証する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置および自動
配線方法に関する。

【０００２】

【従来の技術】従来の半導体装置では配線に使用する層
は、１層または２層が通常であった。しかし、半導体装
置の大規模化が進み、高集積で高速の半導体装置を得る
には、配線に使用する面積を、できるだけ小さくする必
要があり、配線層の多層化が進んできた。現在は、半導
体製造技術の進歩により、配線層が４層，５層或いはそ
れ以上の半導体装置を製造することが可能となってい
る。これに伴い、多層の配線層を使用する半導体装置の
配線を、計算機を用いて行う自動配線技術が、考案され
ている。例えば、第２３回デザイン・オートメーション
会議予稿集(1986年)第４９５頁から第５０１頁（Proc.o
f Design Automation Conf.１９８３ｐｐ.４９５−５
０１）では、効率良く配線層を使用するために、おのお
のの配線すべき経路を、どの配線層を使用するかを決め
る方法が述べられている。また、アイ・イー・イー・イ
ートランザクションズオンコンピュータエイデ
ィドデザインフォーインテグレーティドサーキッ
ツアンドシステムズ、ＣＡＤ−３，Ｎo.２（１９８
４）第１５６頁から１６３頁（IEEE Trans. on CADfor
ICAS．Ｖol.ＣＡＤ−３，Ｎo.２，１９８４，ｐｐ.１５
６−１６３）では、３層の配線層を用いる半導体装置の
配線方法に関して、配線すべき経路の間の制約をグラフ
理論に基づいた方法で表現し、各配線をどの層にまたど
の順に割り付けるかを決定する方法について述べてい
る。

【０００３】

【発明が解決しようとする課題】上記従来技術では、ど
ちらの配線方法でも、配線領域を小さくするために効率
的な配線の経路を決定するための配線層の使用方法につ
いてのみの考慮しかなされておらず、半導体装置の製造
後に、その半導体装置の論理設計の誤りや論理の変更に
より、配線すべき端子対に変更が生じた場合に、配線パ
ターンの切断および再結線の加工を行う必要を考慮して
配線層を決定するという問題には言及されていない。

【０００４】半導体装置の製造工程では、製造後に仕様
通りの動作を行うかどうかを調べる実機テストを行う。
このテストで論理不良が検出されると、論理を修正し、
半導体装置の作り直しを行う必要が生じる。しかし、論
理不良を１件検出する度に、半導体装置を作り直してい
たのでは、製造期間が延びる，製造コストが高くなると
いう問題がある。そこで、論理不良箇所の配線パターン
について切断や再結線の加工を行い、論理不良対策を施
し、実機テストを続行し、未検出の論理不良がないかを
調べる。このようにして、なるべく多くの設計不良を検
出しておき、作り直し回数を出来るだけ少なくするとい
う方法がとられている。

【０００５】しかし、配線層が多層になると次のような
問題が生じてくる。すなわち、通常、配線パターンの切
断および再結線の加工を行うには、半導体装置の上面か
ら加工用の穴を開ける。そのため、加工を行いたい箇所
が上面に近いほど、つまり、上の配線層ほど加工が容易
である。また、加工穴の形状は、理想的には円柱状が望
ましいが、実際は下に頂点のある円錐状となる。そのた
め、穴が深くなるほど、大きな穴が必要となる。ゆえ
に、下層の配線パターンを加工するときは、その上層に
障害物のない広い領域が必要となり、上層に障害物があ
る場合は、加工が不可能という問題が生じる。加工が不
可能になった場合は、その論理不良を修正した半導体装
置を作り直した後に、以降のテストを行うために、半導
体装置の製造期間が大幅に延び、製造コストの上昇につ
ながる。

【０００６】最上層の配線が望ましいもう一つの理由を
以下に説明する。半導体装置の製造後に、動作時の各信
号の電圧値を測定する方法として、電子ビームテスタが
ある。このテスタは、半導体装置上面から電子ビームを
照射し、各配線パターンの電圧値を計測するために、最
上層の配線のみが測定できる。そのために、多層配線に
なると測定不能な信号が増え、デストのカバレジが低下
するという問題がある。

【０００７】最初に述べた加工不可能な事態は、全ての
端子間配線が、配線経路の中の少なくとも一部が加工容
易な最上層を使用し、かつ、その部分が加工に十分な長
さを持てば防ぐことができる。同様に、電子ビームテス
タで測定不可能な事態も、全ての端子間配線が、配線経
路の中で少なくとも一部で、最上層を使用していれば防
ぐことができる。しかし、最上層ばかり使用していたの
では、配線層をバランス良く使用できず、配線に必要な
領域が増大する、あるいは、定められた配線領域では配
線できなくなり、未結線を生じるといった問題が生じ
る。この問題を解決するには、全ての端子間に加工が容
易な配線経路を求めると同時に、配線層を効率良く使用
し、配線に必要な領域を、できるだけ小さくするという
二つの目的を満足する配線方法が必要となる。

【０００８】本発明の目的は、上記課題を解決し、全て
の端子間配線が、配線経路の中で少なくとも一部が加工
の容易な最上層を使用して、かつ、加工に十分な長さを
持つ半導体装置およびその配線方法を提供することにあ
る。

【０００９】

【課題を解決するための手段】上記の問題点は、加工を
施したい配線パターンが下の配線層しか使用しておら
ず、かつその配線パターンの上に障害となる他の配線パ
ターンが存在する事が原因である。そこで、本発明で
は、上記課題を解決するための手段として以下に二つの
手段を提案する。第１の手段は、配線すべき各端子間に
ついて既に配線した経路と使用した配線層を記憶する配
線経路記憶装置を有し、ある部分領域を配線する前に、
配線経路記憶装置を参照し、既配線経路で加工に十分な
長さに渡って最上層を使用していない端子対を求め、そ
の端子対の配線では優先的に最上層を使用する経路を探
索する。

【００１０】しかし、配線層をバランス良く使用すると
いう目的も満足する必要があるために、必ずしも全ての
端子間で、最上層を使用して、加工に十分な経路を求め
ることができるとは限らない。そこで、第２の手段とし
て、全ての部分領域内で、加工に十分な長さ以上連続し
て最上層を使用する配線経路を求めることが出来なかっ
た端子間については、配線経路記憶装置を参照し、加工
に十分な長さ以上連続してある層を使用している経路の
うち、最も上の層にある経路を求め、求めた経路の中
で、上層に障害物が少ない経路、つまり、その経路の配
線層より上の層の使用する他の配線の通過本数が最も少
ない経路を選択し、その経路の存在する区間について、
その経路の配線層より上の層の使用を禁止する配線禁止
領域を設定し、その経路の存在する部分領域について、
その経路以外の他の配線を全て引きはがし、再配線をす
ることにより、その配線パターンを加工する際に、上層
の障害物となる他の配線を作らないようにする。

【００１１】

【作用】上記第１の手段により、部分領域を配線する前
に、配線経路記憶装置を参照し、既配線経路で加工に十
分な長さに渡って最上層を使用していない端子対を求
め、その端子対の配線では優先的に最上層を使用する経
路を探索する。これにより、既配線経路で加工の容易な
最上層を使用している端子間配線についてはなるべく最
上層を使用せず、まだ最上層を使用していない端子間配
線で、優先的に最上層を使用するので、多くの配線すべ
き端子間について、どこかの部分領域では、最上層の経
路があり、加工可能な場所が見つけられる。

【００１２】上記第１の手段で、最上層の経路を見つけ
ることができない端子間が存在する場合は、第２の手段
により、最上層以外の層で加工可能の長さを持ち、その
経路が存在する範囲について、その経路の層より上の配
線層には加工障害物になる他の配線が存在しないような
加工可能な経路を見つけることができる。

【００１３】これにより配線された半導体装置は製造後
の実機テストで検出された論理不良箇所の配線パターン
について、切断や再結線の加工を行うことが可能であ
り、その加工による論理修正をして、なるべく多くの設
計不良を検出しておくことにより、作り直し回数を少な
くすることができる。

【００１４】

【実施例】図１に本発明の配線方法の処理の流れを示
す。配線によりつなぐべき端子のグループを以下ではネ
ットと呼ぶ。概略配線処理１０１では、全てのネットに
ついておおまかな経路を決定する。ここでは、部分領域
の辺の通過位置のみを決定し、部分領域内の詳細の経路
は次の処理である詳細配線処理１２０で決定する。

【００１５】詳細配線処理は図１で点線で囲った処理か
らなる。詳細配線処理の入力は、領域内部の端子と概略
配線処理で求めた領域辺上の通過点である。領域辺上の
通過点とは実際の素子の端子ではないが、詳細配線処理
では、これを部分領域内の端子と同様に端子と呼び区別
しない。

【００１６】図５（ａ）に、概略配線処理の結果、同図
（ｂ）にその一つの部分領域を示す。図５（ａ）は半導
体装置の全領域を９個の部分領域５０１から５０９に分
割した例である。部分領域は、図中に示した座標系Ｍ
Ｘ，ＭＹにより特定される。以下、この座標系を概略格
子座標系と呼ぶ。例えば部分領域５０８は、概略格子座
標系を用いることにより、（ＭＸ，ＭＹ）＝（２，１）
と表現される。

【００１７】これとは別に、半導体装置全体を詳細に表
現するための座標系，詳細座標系ＤＸ，ＤＹ、および、
部分領域内ごとに定義する部分領域座標系ＲＸ，ＲＹが
ある。部分領域座標系は、詳細座標系と同じスケールで
あり、部分領域の左下を原点とする相対座標系である。
図中の丸印５１１から５１９は端子を示しており、丸印
の中の数字はネットの番号を示す。ネット１の端子は５
１１から５１４で、ネット２の端子は５１５から５１９
である。

【００１８】概略配線では、これらの同ネットの端子を
どの部分領域を通ってつなぐかを決定する。図では端子
をつなぐ経路を示しているが、実際は、概略配線処理で
は図にＸ印で示した部分領域辺の通過位置５２１から５
２７の点のみを決定する。（ｂ）は部分領域５０８を切
り出して示した。詳細配線処理では上述のように、一つ
の部分領域のみに着目し、内部の端子５１４，５１８，
５１９と概略配線処理で決定した辺上通過位置５２２，
５２６，５２７を端子として扱い領域内の詳細経路を決
定する。この例ではネット１として端子５１４，５２
２，５２３、ネット２として端子５１８，５１９，５２
６，５２７をつなぐ経路を求める。同様に他の全ての部
分領域について経路を求めると処理は終了する。

【００１９】本発明の要点は主に詳細配線処理にあるた
めに、以下に詳細配線処理について詳しく述べる。詳細
配線処理では、まず、配線を行おうとする部分領域につ
いての内部情報を作成する。

【００２０】入力となる回路接続情報および概略配線処
理結果情報を図６に示す。図６では図５に示したネット
１，２についての端子，概略配線，詳細配線についての
情報である。（ａ）は、ネット情報テーブルであり、例
えばネット１は、素子端子として、端子テーブル（ｂ）
の５１１番から４個の端子を持つことを示している。同
様に、概略配線処理で決定した概略格子辺の中継端子と
して、端子テーブル（ｂ）の５２１番から５個の端子を
持っていることが示されている。端子テーブル（ｂ）に
は、端子の位置，層，ネットなどの端子についての詳し
い情報が格納されている。さらに、ネット情報テーブル
は、どのような概略配線経路を持っているかを示す概略
配線テーブル（ｃ）を指している。例えばネット１は、
概略配線テーブル（ｃ）の１番から５個の概略配線を持
っている。概略配線テーブル（ｃ）は、概略格子内の結
ぶべき端子の集合として表現されている。例えば、概略
配線テーブル１番の概略配線は、概略配線内端子ポイン
タテーブル（ｄ）の１番から２個の端子５１１，５２１
をつなぐものだということを示している。概略配線テー
ブル（ｃ）は、どの概略格子内の配線かを示す概略格子
座標を持っている。１番は、概略格子（２，３）内（図
５の概略格子５０２）の概略配線であることがわかる。
さらに、概略配線テーブルは、詳細配線処理により実際
の経路が求まっている場合は、詳細配線テーブル（ｅ）
のポインタと個数により示している。

【００２１】また、詳細配線処理が行われていない場合
は、個数が０となっている。この例では、概略格子
（１，１）（図５の概略格子５０７）についての詳細配
線処理が終了した状態であり、概略配線テーブル７番の
みが詳細配線テーブルを指している。概略配線７番は、
詳細配線テーブルの１番から３個の詳細配線を持ってい
る。

【００２２】詳細配線テーブルは線分を単位データとし
て表現されており、層，ネット，方向，位置が示されて
いる。配線層は４層とすると、詳細配線テーブルの１番
は、最上層を使用しており、長さはｙ２−ｙ１＝３４で
ある。「最上層で、長さ１０以上の経路は加工可能であ
る」という設計規則がある場合、詳細配線テーブルの１
番は、加工に用いる条件を満たしており、このような配
線経路を持つネットは、ネット情報テーブルの加工可否
フラグに１が入っている。

【００２３】以上が、詳細配線の主な入力情報である
が、この他には、電気的制約や半導体装置製造プロセス
上の制約を、配線を行う上での幾何学的制約条件の形で
表現した設計規則がある。その中で、本発明に特に関連
がある加工条件に関する設計規則の一例を図７に示す。
この例は、配線層を５層使用する場合の設計規則であ
る。加工条件テーブルは加工する配線層ごとに、加工に
必要な経路長，上層に障害物を置いてはならない領域の
大きさを示している。例えば、第３層に着目してみる
と、加工に必要な経路長は８、一つ上の層である第４層
では、加工必要経路長に加えて縦横マージン２を加えた
領域に配線があってはならず、第５層には加工必要経路
長に加えて縦横マージン３を加えた領域に配線があって
はならないことがわかる。

【００２４】詳細配線における内部データ構造および処
理の詳細は、詳細配線の方法に依存するが、ここではチ
ャネル配線法を用いるとして、以下の説明を行う。チャ
ネル配線法は、図８に示されるようなチャネルと呼ばれ
る上下辺に端子の並ぶ矩形領域内８０１の配線経路を決
定する方法である。図中の端子に示した番号はネットの
番号である。実際には上下辺のみでなく内部や左右辺に
端子がある場合もあるが、簡単のために、ここでは、上
下辺の端子のみに限定して説明を行う。

【００２５】同一ネットの端子（例えばネット１の８１
１，８１２，８１３）は幹線と呼ばれる水平方向の配線
８２１と、支線と呼ばれる垂直方向の配線８２２，８２
３，８２４を用いて結ばれる。詳細配線における経路探
索処理とは、各幹線の層とｙ座標を決定することであ
る。本実施例では、一つの配線層の中での配線の方向
を、縦または横の一方向に限定し、縦方向の配線の層と
横方向の配線の層を交互に用いる配線モデルを適用して
いる。

【００２６】図３は、多層配線のモデルの一例である。
３１０から３４０はそれぞれ配線層を示す。３１０，３
３０は縦方向の配線の配線層、つまり支線専用の層、３
２０，３４０は横方向の配線層、つまり、幹線専用の層
である。配線層上に示した点線は、その点線の上を配線
が通ることを許可するものであり、隣接する２本の点線
上を配線が通っても設計規則に違反しない間隔が保証さ
れている。

【００２７】図４は縦方向の配線の配線層３１０と横方
向の配線の配線層３２０を重ねて、上から見た図であ
る。図中の点線は、図３と同様に配線が通ることができ
ることを許可するものであり、縦方向の配線の配線層と
横方向の配線の配線層を対にして配線する配線方法の場
合は、本図の様に点線が格子状になるために、これらの
点線を配線格子と呼ぶ。

【００２８】チャネル配線法で詳細配線を行うために、
図１の詳細配線情報作成処理１２１で、図６に示した入
力情報から対象とする部分領域内の幹線および支線の情
報を作成する。この処理については、説明は省くが、図
８の部分領域について、作成した幹線及び支線の情報を
図１０に示す。（ａ）の幹線テーブルは、幹線について
の情報として、ネット，端点の座標，接続する支線の数
とポインタを持っている。幹線テーブルから接続する支
線を辿るために、（ｂ）の幹線支線接続テーブルを用い
る。例えば、幹線１は、幹線支線接続テーブルの１番か
ら３番までが指す３個の支線と接続することがわかる。
支線テーブル（ｃ）は、ネット，層，Ｘ座標，接続する
端子および接続する幹線の数とポインタの情報をもって
いる。支線テーブルから接続する幹線を辿るために、
（ｄ）の支線幹線接続テーブルを用いる。例えば、支線
１は、支線幹線接続テーブルの１番が指す１個の幹線と
接続することがわかる。以下の処理の都合上、図８の８
２１のように３個以上の支線を持つ幹線は、隣り合った
２個の支線のみ持つように分解しておく。これを図９に
示す。幹線９０１は支線８２２と８２３を持ち、幹線９
０２は支線８２３と支線８２４を持つようになる。これ
により、全ての幹線は両端にそれぞれ一つずつ支線を持
つことになる。

【００２９】図１の最上層使用優先順位決定処理１２２
について図１１を用いて詳しく説明する。以下では、最
上層使用優先順位を単に優先度と呼ぶ。まず、注目する
部分領域内に存在する全てのネットについて以下の処理
を行う（１１０１）。ネット情報テーブルの加工可否フ
ラグを調べ（１１０２）で、もしフラグが１ならば、優
先度テーブル(図１１では、Ｓ(ｉ)と示す)に∞(無限大)
を書き込む(１１０３)。もし、フラグが０ならば、優先
度テーブルに０を書き込む（１１０４）。そのネットの
持つ概略配線について（１１０５）、概略配線テーブル
の持つ詳細配線を調べ（１１０６）、もし、その個数が
０ならば優先度テーブルに１を加える（１１０７）。次
に、ネットテーブルを、優先度テーブルの値の昇順に並
べ替える（１１０８）。これにより、既に加工可能経路
を持つものは最も後に並ぶ。加工可能経路を持たないも
のについては、まだ詳細配線が行われていない部分領域
を多く持つものほど後に並ぶ。ネットが存在する部分領
域の数はネットの持つ概略配線の個数で分かり、まだ詳
細配線が行われているかどうかは、概略配線の持つ詳細
配線経路が０か否かで判断できる。加工可能経路を持た
ないネットは注目部分領域を含めた残りの領域のどこか
で加工可能経路を持たなくてはならない。そのため、ま
だ詳細配線が行われていない領域が少ないネットほど注
目部分領域で優先的に最上層を使用するようにする。

【００３０】次に優先度考慮初期層割当て処理１２３に
ついて説明する。配線に用いる層は図３に示した４層で
あるとする。以下の説明では、縦方向の支線をＶ層，横
方向の層をＨ層と呼び、下の層から第１層（Ｖ１），第
２層（Ｈ１），第３層(Ｖ２)，第４層（Ｈ２）と呼ぶ。
異なった層の配線はスルーホールと呼ぶ層間接続穴で接
続されるが、プロセス上の制約からスルーホールは隣接
する２層のみを接続することができる。層割当て処理と
は、幹線の層を、「つながるべき支線の層と隣接する層
でなければならない」という制約を守った上で、「Ｈ１
層とＨ２層のバランス」と「最上層使用の優先度」を考
慮して決定する問題を解くものである。

【００３１】「Ｈ１層とＨ２層のバランス」を考慮する
ために、Ｈ１層とＨ２層の使用量を管理する混雑度管理
テーブルを用いる。混雑度とは、あるＸ座標を通過する
Ｈ層の幹線の本数である。

【００３２】図１２に層割当て結果とその時の混雑度管
理テーブルの例を示す。（ａ）は幹線１２０１から１２
１０の層割当て結果である。太い実線は幹線を示す。格
子線は、縦の破線がＶ１層，実線がＶ２層，横の破線が
Ｈ１層，実線がＨ２を示している。本図では支線は省略
してある。幹線１２０１から１２０５がＨ１層に、幹線
１２０６から１２１０がＨ２層に割り付いたとする。
（ｂ）の混雑度管理テーブルはＸ座標に対する、Ｈ１，
Ｈ２層の幹線の通過本数が分かるようになっている。例
えば、Ｘ＝１０のＨ１層の混雑度は３、Ｈ２層の混雑度
は１であることがわかる。確かに(ａ)図でＸ＝１０をＨ
１層は幹線１２０１，１２０３，１２０４の３本が、Ｈ
２層は幹線１２０６の１本が通過している。

【００３３】以下に、優先度考慮初期層割当て処理の詳
細を図１３を用いて説明する。部分領域内の全ての幹線
について、ネットの優先度の順に以下の処理を行う(130
1)。注目幹線につながる支線の層を求め、その中で最も
上の層と、最も下の層を求める（１３０２）。「幹線の
層はつながるべき支線の層と隣接する層でなければなら
ない」という制約があるために、幹線の左右の支線の層
は、同じ層または２層離れているかである。この制約は
概略配線処理で守られているとする。

【００３４】支線層の関係を調べ（１３０３）、左右の
支線が２層離れているならば、幹線はその間の層に決定
される（１３０４）。例えば支線の層が第１層（Ｖ１）
と第３層（Ｖ２）ならば、幹線の層は第２層（Ｈ１）に
決定される。もし、左右の支線が同じ層ならば、幹線の
層は支線層の一つ上の層または一つ下の層を選択する自
由度を持つ。しかし、支線層が最上層の場合は、それよ
り下の層はないので、幹線層は支線層の一つ下の層に決
定される（１３０６）。支線層が最下層(Ｖ１)の場合
は、それより下の層はないので、幹線層は第２層（Ｈ
１）に決定される（１３０７）。支線層の上下の層が使
えるならば、混雑度を考慮して幹線層を決定する
（Ａ）。

【００３５】幹線の区間について混雑度管理テーブルを
調べ、支線層の一つ上の層および一つ下の層の最大混雑
度を求める（１３０９）。両層の最大混雑度と許容混雑
度（通過可能本数）を比較し（１３１０）、支線層の一
つ下の層の最大混雑度が許容混雑度を超えている場合、
幹線層は、支線層の一つ上の層に決定される(1311)。そ
の逆に支線層の一つ上の層の最大混雑度が許容混雑度を
超えている場合、支線層の一つ下の層に決定される（１
３１１）。両層とも超えていない場合は、その幹線のネ
ットの優先度テーブルを参照し（１３１６）、もし、そ
の値が無限大ならば（既に加工可能経路を持つネットな
らば）、支線層の一つ下の層に決定し（１３１７）、有
限値を持っているならば（まだ加工可能経路を持たない
ネットならば）、支線層の一つ上の層に決定する（１３
１８）。

【００３６】以上の処理で幹線の層は決定されるが、優
先度が高いのに「つながるべき支線の層と隣接する層で
なければならない」という制約のために最上層を与えら
れていない幹線が存在することがある。そのため、上層
引上げ処理１２４を行う。初期層割当て処理の説明でわ
かるように、幹線のネットの優先度テーブルの値が無限
大でない（加工可能経路をまだ持たない）のに、Ｈ２層
（最上層）を割り当てられないのは、（１）つながる支
線の制約による。（２）Ｈ２層の許容混雑度を超える。
という二つの理由がある。上層引上げ処理の目的は
（１）の理由によるものを最上層に引き上げることであ
る。（２）の理由による幹線は、より優先度の高い幹線
に最上層を既に占められているので、上層引上げ対象と
することはできない。

【００３７】つながる支線の制約により、最上層を使う
ことができない幹線は、幹線を分割して徐々に上の層に
引き上げることが必要である。この例を図１５に示す。
(ａ)は幹線が左右ともにＶ１層の支線を持っている例で
ある。Ｖ１層支線から直接Ｈ２層につなぐことができな
いために、幹線１５０１を三つの幹線１５０３，１５０
４，１５０５に分割し、Ｈ１層幹線とＨ２層幹線の間に
Ｖ２層の支線1515，１５１６を生成する。（ｂ）は幹線
が左にＶ１層支線、右にＶ２層支線を持っている例であ
る。右の支線には直接Ｈ２層の幹線をつなぐことができ
るが、左の支線にはＨ１層幹線しかつなぐことができな
い。そこで（ａ）と同様な処理を左側のみに施し、幹線
を二つに分割し、Ｖ２層の支線１５１７を生成する。

【００３８】この処理の詳細を図１４により説明する。
部分領域内の全ての幹線について、ネットの優先度の順
に以下の処理を行う（１４０１）。その幹線のネットの
優先度テーブルを調べ、有限値を持ち（加工可能経路を
まだ持たない）かつＨ２層（最上層）に割り付いていな
いならば、以下の処理を行う（１４０２）。注目幹線に
つながる左右の支線の層を求める（１４０３）。左右と
もにＶ２層（最上層−１）であるならば処理を終了する
（１４０５，１４０６）。これは、より優先度の高い幹
線に最上層を既に占められていてＨ２層の許容混雑度を
超えてしまうため、支線層の制約はないのに最上層に割
り付けられなかった幹線である。以降の幹線は、さらに
優先度が低いネットであるために、この条件にあう幹線
があれば以降の処理を打ち切る。少なくとも一方の支線
がＶ２層でない幹線は幹線分割処理１４０７を行い上層
に引き上げる。もし、幹線分割に成功した場合(1408)、
幹線分割により層が変更された（Ｈ１層からＨ２層）範
囲について混雑度管理テーブルを更新する（１４０
９）。

【００３９】幹線分割処理は図１５を用いた説明で述べ
た様に、Ｖ１層の支線を持つ側で幹線の分割を行い、Ｖ
１層支線，Ｈ１層幹線，Ｖ２層支線，Ｈ２層幹線の順に
幹線を引き上げる。まず右の支線の層を調べＶ２層でな
ければ（１４１０）、分割点を探索する。探索は幹線の
（右端のＸ座標）ー（スルーホール最小隣接間隔）の点
から開始し、幹線の左端に向かって左向きに探索する
（１４１１）。スルーホール最小隣接間隔とは、プロセ
ス上の制約から来る設計規則の一つであり、二つのスル
ーホールを隣接しておく場合に最低離さなくてはならな
い距離である。分割点の合格条件は、そのＸ座標はＶ２
層の支線を置くことができること、つまりＶ２層格子線
が存在すること（１４１２）、および、そのＸ座標に他
の支線が既に存在していないこと（１４１３）である。
この条件に合格する点が見つかれば、その座標を右分割
点とし、探索をやめる（１４１４）。もし、右側支線が
Ｖ２層であり分割の必要がない場合は、幹線の右端を右
分割点として記憶する(1417)。探索の結果分割点が見つ
からない場合は（１４１５）、この幹線の分割を諦め、
分割処理を抜ける（１４１６）。

【００４０】同様の処理を幹線の左側についても行う
（１４１８から１４２５）。その結果、左右の分割点の
間（Ｈ２層幹線になる範囲の長さ）が、設計規則で定め
られた加工必要経路長より長ければ（１４２６）、幹線
分割を行い層を変更する(1427)。もし、短い場合は加工
可能経路長が確保できないために幹線分割を行わない。

【００４１】以上の結果、優先度の高い幹線から最上層
を優先的に使用させることはできたが、混雑度のアンバ
ランスや許容混雑度を超えている場所が存在することも
あるために混雑度平準化層変更処理１２５を行う。ここ
で、注意することは混雑度の平準化のために、優先度が
高い幹線をＨ２層からＨ１層に引き下げないようにする
ことである。

【００４２】以下、処理の詳細を図１６を用いて説明す
る。最大混雑度を持つＸ座標ＭＸとその幹線層ＭＬを求
める（１６０１）。ＭＸから左右に探索し、混雑度が逆
転するＸ座標ＲＸ１，ＲＸ２を求める（１６０２）。Ｒ
Ｘ１からＲＸ２の範囲は図１６中に示した混雑度のグラ
フの例から分かるようにＭＸという最大混雑度を持つＸ
座標を含んでＭＬ層が他の層より混雑度が大きい範囲で
ある。層変更はこの範囲に納めることが要求される。次
に、ＭＸを通過する幹線の集合ＴＳＥＴを作成する（１
６０３）。もし、ＭＬが最上層であるＨ２層であれば
（１６０４）、なるべく加工可能経路をＨ１層に引き下
げてしまわない層変更幹線を選択しなければならない。

【００４３】そこで、幹線を次の三つの部分集合に分類
する（１６０５）。（１）優先度が無限大（Ｈ１層に引
き下げてもかまわない幹線の集合）。（２）優先度が無
限大ではないがＲＸ１からＲＸ２の範囲をＨ１層に引き
下げても、その左又は右に加工可能な経路長を持つＨ２
層幹線が残る幹線の集合。（３）上記（１)，(２）以外
の幹線の集合。（３）は優先度の低い順にソーティング
しておく。幹線部分集合（１)，(２)，(３）の順に層変
更可能幹線が見つかるまで（１６０６）、層変更幹線選
択処理（１６０７）を行う。ＭＬがＨ１層であれば全体
集合であるTSETを対象にして層変更幹線選択処理（１６
０７）を行う。層変更可能幹線があれば（１６０８）、
層変更を実行し（１６０９）、混雑度管理テーブルを更
新(1610)する。

【００４４】以上の結果、最大混雑度を目標混雑度未満
に下げることができたなら終了し、まだ未達成ならば
（１６１１）、最初に戻り（１６１２）、以上の処理を
繰り返す。ここで、目標混雑度とは、許容混雑度に１以
下のあるパラメータを掛けたものである。これは、最大
混雑度が許容混雑度以下であっても、必ずしも割り付け
可能という保証がないために、マージンを見込んでおく
ためである。経験的には０.７から０.８を用いている。

【００４５】層変更幹線選択処理（１６１４）は、対象
とする幹線集合について、ＲＸ１からＲＸ２の範囲で層
変更するための各幹線の必要分割数の少なさを優先順位
として層変更幹線を選択する。集合内の全ての幹線につ
いて（１６１３）、幹線の左端点がＲＸ１より大きく、
左支線が変更幹線層に直接つながる場合（１６１４）
は、左の分割の必要がなく分割数は０である（１６１
５）。この条件が満たされない場合は分割数は１である
（１６１６）。同様に右についても分割数を調べ（１６
１７，１６１８）、合計の必要分割数を求める。幹線を
必要分割数の少ない順にソーティングする（１６１
９）。但し、ＭＬがＨ２層であり、対象幹線集合が
（３）の場合は、優先度の低い並びを壊さないようにす
る。上で並べた順に分割可能幹線が見つかるまで（１６
２０）、幹線分割点を上層引上げ処理と同様に探索する
（１６２１）。但し、左右の探索開始点は、それぞれＲ
Ｘ１，ＲＸ２である。

【００４６】以上で、幹線の層が決定したので配線経路
決定処理１２６を行う。配線経路決定処理とは、同じ層
の幹線，同じ層の支線が重ならないように、幹線のｙ座
標を決定する問題である。その方法は幹線をノードで、
同じｙ座標に置けない幹線間の制約関係をエッジで表わ
す、グラフ理論の応用が広く知られているためにここで
は説明を省略する。配線経路記憶更新処理１２７では、
求めた詳細配線経路を図６の（ｅ）の詳細配線テーブル
に出力する。また、詳細配線処理を行った部分領域で加
工可能経路が得られたネットは、図６の（ａ）のネット
情報テーブルの加工可否フラグに１を書き込む。

【００４７】次に、全部分領域の詳細配線処理を終了し
ても、最上層加工可能経路が求まらないネットがある場
合に、最上層以外の加工可能経路を求める方法の例につ
いて図２を用いて説明する。

【００４８】全部分領域の詳細配線が終了したのちに、
全ネットについて加工可能性を調べ、もし持たないネッ
トがあるならば、最上層以外の加工可能経路確保処理(2
00)を行う。これは、固定経路及び再線部分領域決定処
理（２０１），部分領域内禁止領域設定処理（２０
２），部分領域既配線削除処理（２０３）から構成され
る。固定経路を決定する処理は、配線経路記憶装置を参
照し、そのネットの経路の中で、その経路の層の加工必
要経路長を持つ経路を求める。求めた経路の中で、最上
層に近い層のものを候補とし、その中でその配線経路の
上を通過する他のネットの配線経路が最も少ないものを
選択する。その経路が存在する部分領域を再線部分領域
とする。

【００４９】部分領域内禁止領域設定処理（２０２）で
は、加工必要経路長の部分に、縦横に図７で示した上層
マージン分拡大した領域を禁止領域とする。例えば、図
７で示した加工条件に従えば、固定経路が第３層である
とすると、加工必要経路長は８であり、第４層には加工
マージン２を拡大した禁止領域を、第５層には加工マー
ジン３を拡大した禁止領域を設定する。その後に、部分
領域既配線削除処理（２０３）により、部分領域内の既
配線を固定経路を除いて削除する。これは図６に示した
概略配線テーブルを用いる。対象とする部分領域の概略
格子座標を持つ概略配線テーブルを調べ、固定経路以外
は詳細配線個数を０にクリアする。そののち、再び部分
領域について詳細配線を行う。

【００５０】次に、上で説明した配線方法による本発明
の半導体装置の特徴的な配線パターンを図１７に示す。
図１７は配線層を４層用いた半導体装置の配線パターン
を模式的に表わした斜視図である。図１７の（ａ）は、
スルーホールは隣接配線層のみ接続できるというプロセ
ス条件、（ｂ）は、スルーホールは２層離れた配線層ま
で接続できるというプロセス条件、（ｃ）は、スルーホ
ールは３層離れた配線層まで接続できるというプロセス
条件の元で、それぞれ本発明を実施した例である。図１
７では、図３に示した配線層の使用例と同様に、下から
第１の配線層は縦方向の配線層，第２の配線層は横方向
の配線層，第３の配線層は縦方向の配線層，第４の配線
層は横方向の配線層と縦横交互に配線層を使用する。端
子層は、第１の配線層の下にあるとする。（ａ）では、
端子１７００と端子１７０１を接続する配線パターンと
して、第１の配線層の配線１７１０，１７１１、第２の
配線層の配線１７２０，１７２１、第３の配線層の配線
１７３０，１７３１、第４の配線層の配線１７４０が用
いられている。これは、加工用に最上層の配線パターン
を端子間の接続で一部分は必要とするためである。配線
層の異なる配線の接続は、スルーホール１７５０から１
７５５により行う。

【００５１】（ａ）では、スルーホールは隣接層のみ接
続できるため、加工用の最上層（第４層）の配線パター
ン１７４０まで、１層ずつ階段状に配線パターンとスル
ーホールを用いて上がっている。（ｂ）では、端子１７
０２と１７０３を接続する配線パターンとして、第１の
配線層の配線１７１２，１７１３、第２の配線層の配線
１７２２，１７２３、第４の配線層の配線１７４１が用
いられている。（ｂ）では、２層離れた配線層を接続で
きるために、第２層の配線パターン１７２２，１７２３
と第４層の配線パターン１７４１はスルーホール１７６
０，１７６１により第３層の配線パターンを介すことな
く直接つながっている。（ｃ）では、３層離れた配線層
を接続できるために、第１層の配線パターン１７１４，
１７１５と第４層の配線パターン１７４２はスルーホー
ル１７７０，１７７１により第２層，第３層の配線パタ
ーンを介すことなく直接つながっている。図１７の
(ａ),(b)，(ｃ）共に端子間の接続は、図から分かるよ
うに第１層の配線パターンのみまたは第１層と第２層の
配線パターンのみで接続可能である。本発明の半導体装
置では製造後の加工可能性を保証するために、敢えて第
４層まで引き上げてある。

【００５２】

【発明の効果】配線層を複数層使用する半導体装置を、
計算機を用いて配線する自動配線方法で、本発明で提案
する第１の方法では、配線すべき端子間について、部分
領域を配線する前に、配線経路記憶装置を参照し、既配
線経路で、加工に十分な長さに渡って最上層を使用して
いない端子対を求め、その端子対の配線では優先的に最
上層を使用する経路を探索する。これにより、既配線経
路で加工の容易な最上層を使用している端子間配線につ
いてはなるべく最上層を使用せず、まだ最上層を使用し
ていない端子間配線で、優先的に最上層を使用するの
で、多くの配線すべき端子間について、どこかの部分領
域では、最上層の経路があり、加工可能な場所が見つけ
られる。どうしても、最上層の経路を見つけることがで
きない端子間配線の場合は、第２の方法により、最上層
以外の層で加工可能の長さを持ち、その経路が存在する
範囲について、その経路の層より上の配線層には加工障
害物になる他の配線が存在しないような加工可能な経路
を見つけることができる。

【００５３】以上の結果、半導体装置の製造後に検出さ
れる不良に対して、配線パターンの切断や最結線の加工
が容易になり、半導体装置の再製造回数を低減できるた
めに、設計期間を短縮し、コストの上昇を防ぐことがで
きる。

【００５４】さらに、電子ビームテスタにより半導体装
置の製造後に各信号の電圧値を測定する際にも、最上層
の配線パターンのみが測定可能なために、本発明の半導
体装置では、測定不可能な信号がなく、テストのカバレ
ジが向上するために、信頼性の高い半導体装置が短期間
で開発できる。

【図面の簡単な説明】

【図１】本発明の一実施例の処理のフローチャート。

【図２】第二の実施例の処理のフローチャート。

【図３】多層配線方法の配線層のモデルの説明図。

【図４】配線層と配線格子の説明図。

【図５】該概略配線処理の結果および部分領域の例を表
わす説明図。

【図６】詳細配線の入力となる情報の説明図。

【図７】配線パターンの加工条件を表した設計規則の説
明図。

【図８】チャネル配線の端子，幹線，支線の説明図。

【図９】図８の幹線に対して２支線分割を行った例を示
す説明図。

【図１０】詳細配線の内部情報の例を示した説明図。

【図１１】最上層使用優先順位決定処理の説明図。

【図１２】混雑度管理テーブルの説明図。

【図１３】優先度考慮初期層割当て処理の説明図。

【図１４】配線の上層引上げ処理の説明図。

【図１５】配線の上層引上げ処理のための幹線分割の説
明図。

【図１６】混雑度平準化層変更処理の説明図。

【図１７】本発明の半導体装置の特徴的な配線パターン
の例の説明図。

【符号の説明】

１０１，１２０，１２１，１２２，１２３，１２４，１
２５，１２６，１２７…本発明の実施例における各処
理。

Claims

【特許請求の範囲】

【請求項１】配線層を複数層使用する半導体装置を、計
算機を用いて配線する自動配線方法であり、半導体装置
の全領域を一つ以上の部分領域に分割し、まず、全ての
配線すべき端子間について、全領域についての部分領域
の辺上の通過点を決定する概略配線処理と、部分領域内
について領域内の端子及び領域辺上の通過点の間の詳細
な経路を決定する詳細配線処理の２段階で配線する自動
配線方法において、配線すべき端子間について既に配線
を行った部分領域内の経路及び使用した配線層を記憶す
る配線経路記憶装置を有し、これから配線する部分領域
内の配線すべき端子間について、前記配線経路記憶装置
を参照し、既に配線された他の部分領域内の経路におい
て、予め設定された設計規則において指定される長さ以
上連続して最上層を使用したかどうかを判定し、使用し
ていない端子間では、これから配線する部分領域内で
は、その端子間経路で、優先的に最上層を使用し、前記
設計規則で指定される長さ以上連続して最上層を使用す
る配線経路を探索することを特徴とする半導体装置の自
動配線方法。
【請求項２】前記部分領域内で、これから配線する部分
領域内の端子間についての前記最上層使用の優先順位
を、（１）前記配線経路記憶装置を参照し既に配線され
た他の部分領域内の経路で、予め設定された設計規則で
指定される長さ以上連続して最上層を使用した端子間の
最上層使用の優先順位を最も低くし、（２）予め設定さ
れた設計規則で指定される長さ以上連続して最上層をし
ていない端子間については、端子間の概略配線経路が、
通過する部分領域の中で詳細配線処理を行っていない部
分領域の数が少ない端子間ほど最上層使用の優先順位を
高くするように決定する請求項１に記載の半導体装置の
自動配線方法。
【請求項３】異なる層の配線経路はスルーホールと呼ぶ
貫通穴を用いて接続するが、プロセス上の制約からスル
ーホールは隣接する層の接続のみが可能である場合に、
端子の層が下層にあるために最上層を使用できなかった
配線経路について、折れ曲がり配線経路およびスルーホ
ールを生成し、段階的に最上層に引き上げる請求項１に
記載の半導体装置の自動配線方法。
【請求項４】前記部分領域内で、ある端子間について、
前記設計規則で、指定される長さ以上連続して最上層を
使用する配線経路を求めることが出来なかった場合、そ
の端子間の前記配線経路記憶装置を参照し、前記設計規
則で指定される長さ以上連続してある層を使用している
経路のうち、最も上の層にある経路を求め、求めた経路
の中で前記設計規則で指定される長さの経路を選択し、
その経路に沿った一定の領域について、前記経路の配線
層より上の層の使用を禁止する配線禁止領域を設定し、
前記経路の存在する部分領域について、前記経路以外の
他の配線を全て引きはがし、再配線をする請求項１に記
載の半導体装置の自動配線方法。
【請求項５】請求項１，２または４で、指定される長さ
とは、半導体装置の製造後に、その半導体装置の論理設
計の誤りや論理の変更により、配線すべき端子対に変更
が生じた場合に、配線パターンの切断および再結線の加
工が行える最小の寸法により定められ、加工の容易度に
応じて配線層毎に設定する請求項１に記載の半導体装置
の自動配線方法。
【請求項６】論理設計の誤りや論理の変更が生じる可能
性の無い端子間について最上層使用優先順位を最低に設
定する請求項１に記載の半導体装置の自動配線方法。
【請求項７】予め指定され端子間についてのみ、優先的
に最上層を使用する配線経路を探索する対象にする請求
項１に記載の半導体装置の自動配線方法。
【請求項８】配線層を複数層使用する半導体装置であっ
て、端子間の配線経路で、少なくとも一箇所以上、次の
二つの条件のいずれかを満たす配線パターンを有する半
導体装置。（１）予め設定された設計規則で指定される長さ以上連
続した最上層のパターン。（２）予め設定された設計規則で指定される長さ以上連
続した最上層以外の配線パターンであり、前記配線パタ
ーンより上の配線層には、前記配線パターンに沿った一
定の領域に他の配線パターンが存在しない。
【請求項９】請求項８に記載の設計規則で指定される長
さとは、半導体装置の製造後に、その半導体装置の論理
設計の誤りや論理の変更により、配線すべき端子対に変
更が生じた場合に、配線パターンの切断および再結線の
加工が行える最小の寸法により定められ、加工の容易度
に応じて配線層毎に設定する請求項８に記載の半導体装
置。
【請求項１０】論理設計の誤りや論理の変更が生じる可
能性の無い端子間については請求項８に記載の二つの条
件のどちらかを満たす配線パターンが存在しない場合が
あり、それ以外の端子間の経路は、少なくとも一箇所以
上、前記二つの条件のいずれかを満たす配線パターンを
有する半導体装置。
【請求項１１】ある特定の端子間については、少なくと
も一箇所以上、請求項８に記載の二つの条件のどちらか
を満たす配線パターンを有し、それ以外の端子間につい
ては、前記二つの条件のどちらかを満たす配線パターン
が存在しない場合がある半導体装置。